專利名稱：集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)，特別涉及一種集成電路結(jié)構(gòu)。
背景技術(shù)：
密封環(huán)(seal ring)為半導(dǎo)體后段工藝中一重要部分。密封環(huán)為圍繞集成電路的 壓力保護(hù)結(jié)構(gòu)，其保護(hù)位于半導(dǎo)體芯片內(nèi)部的集成電路不會(huì)因?yàn)槭艿綇木懈畛砂雽?dǎo)體 芯片造成的損傷。另外，密封環(huán)可防止水氣穿透進(jìn)入半導(dǎo)體芯片。公知的密封環(huán)通常由內(nèi) 部連接的金屬線和介層孔形成，且形成鄰近于切割道。集成電路形成于密封環(huán)的內(nèi)側(cè)。因?yàn)樘峁┝嗣芊猸h(huán)和保護(hù)層，所以可以保護(hù)位于密封環(huán)內(nèi)側(cè)的集成電路不因受外 界環(huán)境的影響而導(dǎo)致半導(dǎo)體芯片內(nèi)部的破裂。因此在一段長(zhǎng)時(shí)間內(nèi)可以保證半導(dǎo)體元件特 性的穩(wěn)定。當(dāng)切割晶片時(shí)，會(huì)施加高機(jī)械壓力，且可能會(huì)損傷密封環(huán)。為了增加密封環(huán)的 強(qiáng)度，可于半導(dǎo)體芯片的邊角形成邊角壓力釋放結(jié)構(gòu)(corner stress release (CSR) structure,以下簡(jiǎn)稱為CSR結(jié)構(gòu))。上述CSR結(jié)構(gòu)為與密封環(huán)同時(shí)形成的額外金屬線和介 層孔，且實(shí)際上與密封環(huán)連接。由于CSR結(jié)構(gòu)的形成，邊角區(qū)域會(huì)存在有較多金屬結(jié)構(gòu)，所 以上述邊角區(qū)域的壓力會(huì)大于半導(dǎo)體芯片的其他區(qū)域。因此施加于密封環(huán)的壓力會(huì)分散至 上述較多金屬結(jié)構(gòu)，且因此個(gè)別的密封環(huán)會(huì)較不可能受到壓力造成的損傷。因此，在此技術(shù)領(lǐng)域中，需要一種集成電路結(jié)構(gòu)，以克服公知技術(shù)的缺點(diǎn)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的實(shí)施例提供一種集成電路結(jié)構(gòu)，上述集成電路結(jié)構(gòu)包括一半 導(dǎo)體芯片，包括一邊角；一密封環(huán)，相鄰于上述半導(dǎo)體芯片的邊緣；一邊角壓力釋放結(jié)構(gòu)， 相鄰于上述邊角，且實(shí)際上鄰接于上述密封環(huán)，其中上述邊角壓力釋放結(jié)構(gòu)包括一第一部 分，位于一頂部金屬層中；一電路構(gòu)件，其中上述電路構(gòu)件擇自下列族群一內(nèi)連線結(jié)構(gòu)以 及位于上述邊角壓力釋放結(jié)構(gòu)的上述第一部分正下方的一有源電路。本發(fā)明的另一實(shí)施例提供一種集成電路結(jié)構(gòu)，包括一半導(dǎo)體芯片，包括一第一 邊緣；一第二邊緣，垂直于該第一邊緣，且與該第一邊緣形成一邊角區(qū)；一接合焊盤，相鄰 于該第一邊緣；一密封環(huán)，包括平行于該第一邊緣的一第一側(cè)邊，和平行于該第二邊緣的一 第二側(cè)邊；以及一邊角壓力釋放結(jié)構(gòu)，位于該邊角區(qū)中，且包括一第一末端，鄰接于該密封 環(huán)的該第一側(cè)邊，以及相對(duì)于該第一末端的一第二末端，鄰接于該密封環(huán)的該第二側(cè)邊；一 內(nèi)連線結(jié)構(gòu)，位于該邊角壓力釋放結(jié)構(gòu)的正下方，該內(nèi)連線結(jié)構(gòu)包括金屬線和介層孔；以及 一有源電路，位于該邊角壓力釋放結(jié)構(gòu)的正下方，該有源電路包括一晶體管。本發(fā)明的其他實(shí)施例公開如后。本發(fā)明中，如果從下層金屬層中移除或減少CSR結(jié)構(gòu)會(huì)影響釋放壓力的功能的 話，影響會(huì)非常少。另一方面，通過可允許于CSR結(jié)構(gòu)的正下方形成有源電路及內(nèi)連線結(jié) 構(gòu)，可節(jié)省芯片面積。


圖IA和圖IB為本發(fā)明實(shí)施例的半導(dǎo)體芯片中的密封環(huán)和邊角壓力釋放結(jié)構(gòu)的俯 視圖。圖2為圖IA或圖IB的剖面圖。圖3A為本發(fā)明實(shí)施例的半導(dǎo)體芯片中的上層金屬層的俯視圖。圖;3B和圖3C為本發(fā)明實(shí)施例的半導(dǎo)體芯片中的下層金屬層的俯視圖。圖4和圖5為本發(fā)明其他實(shí)施例的如圖IA和圖IB所示的半導(dǎo)體芯片中的密封環(huán) 和邊角壓力釋放結(jié)構(gòu)的俯視圖。其中，附圖標(biāo)記說明如下；2 半導(dǎo)體芯片；4 邊緣；6 邊角；8 密封環(huán)；8_1、8_2 側(cè)邊；8_3 部分；Ml、Mtop、Mtop-I、Mtop-2、Mtop_3 金屬層；10 邊角壓力釋放結(jié)構(gòu)；10_1、10_2 部分；18 接合焊盤；30 半導(dǎo)體基板；32 有源電路；33 晶體管；；34 內(nèi)連線結(jié)構(gòu)；36 金屬線；38 介層孔；40 介電層；44、46 保護(hù)層；48、52、56 金屬焊盤；53 頂部介電層；54 介層孔；60 焊線；62 金屬線；L1、L2 水平尺寸。
具體實(shí)施例方式以下以各實(shí)施例詳細(xì)說明并伴隨著

的范例，做為本發(fā)明的參考依據(jù)。且 在附圖中，實(shí)施例的形狀或是厚度可擴(kuò)大，并以簡(jiǎn)化或是方便標(biāo)示。再者，附圖中各元件的 部分將以分別描述說明之，值得注意的是，圖中未示出或描述的元件，為所屬技術(shù)領(lǐng)域中的普通技術(shù)人員所知的形式，另外，特定的實(shí)施例僅為揭示本發(fā)明使用的特定方式，其并非用 以限定本發(fā)明。圖IA和圖IB為本發(fā)明實(shí)施例的部分半導(dǎo)體芯片2的俯視圖，上述半導(dǎo)體芯片2 包括彼此垂直的邊緣4和邊角6。雖然圖IA和圖IB并未顯示全部的半導(dǎo)體芯片2，但是半 導(dǎo)體芯片2可具有包括四個(gè)邊緣的長(zhǎng)方形，且邊緣4為其中兩個(gè)邊緣。密封環(huán)8形成相鄰 于半導(dǎo)體芯片2的邊緣4。因此，密封環(huán)8可包括四個(gè)側(cè)邊，每一個(gè)側(cè)邊近似于半導(dǎo)體芯片 2的邊緣4的其中之一。在邊角6處，密封環(huán)8可形成為90度角或可不形成為90度角。甚 至密封環(huán)8可包括對(duì)角線的部分8_3。在一實(shí)施例中，密封環(huán)8可由金屬線和延伸穿過多個(gè) 介電層的介層孔形成，上述介電層包括但不限于如圖2、圖4和圖5所示的金屬層Ml至金屬 層Mtop。在密封環(huán)8中的金屬線和介層孔形成連續(xù)的金屬壁(參考圖幻，所以例如水氣的 有害物質(zhì)會(huì)被阻擋于密封環(huán)8之外?？梢粤私獾氖?，雖然本實(shí)施例只顯示一個(gè)密封環(huán)8，然 而也可由多個(gè)密封環(huán)形成密封環(huán)8，且外側(cè)的密封環(huán)包圍著內(nèi)側(cè)的密封環(huán)。邊角壓力釋放結(jié)構(gòu)(corner stress release (CSR) structure，以下簡(jiǎn)稱為 CSR 結(jié) 構(gòu))10可形成相鄰于邊角6和密封環(huán)8，以增加密封環(huán)8的強(qiáng)度。舉例來說，請(qǐng)參考圖1A， CSR結(jié)構(gòu)10可為金屬物，其具有連接至密封環(huán)8的側(cè)邊的兩個(gè)相對(duì)末端。如圖IB所示，在 其他實(shí)施例中，CSR結(jié)構(gòu)10可形成為一實(shí)心焊盤，其包括密封環(huán)8的邊角部分。可同時(shí)形 成CSR結(jié)構(gòu)10和密封環(huán)8，且因此可由一相同材料形成CSR結(jié)構(gòu)10和密封環(huán)8，并且CSR 結(jié)構(gòu)10和密封環(huán)8形成一連續(xù)區(qū)域。也可在半導(dǎo)體芯片2的表面形成接合焊盤18。在一實(shí)施例中，可于密封環(huán)8的內(nèi) 側(cè)(接近半導(dǎo)體芯片2中心的側(cè)邊)上形成接合焊盤18，且接合焊盤18可排列成線狀，其 平行于密封環(huán)8的側(cè)邊，例如側(cè)邊8_1和8_2。圖2為本發(fā)明實(shí)施例的半導(dǎo)體芯片2的剖面圖，其中上述剖面圖為沿圖IA或圖IB 的切線2-2的剖面圖。在如圖2所示的剖面圖中，半導(dǎo)體芯片2可包括半導(dǎo)體基板30，有 源電路32形成于半導(dǎo)體基板30上?；?0可為由例如硅、硅鍺或其他類似的材料的常用 半導(dǎo)體材料形成的半導(dǎo)體基板。有源電路32可包括互補(bǔ)式金屬氧化物半導(dǎo)體(CM0Q晶體 管(標(biāo)示為晶體管33)、電阻、電容或其他類似的元件。在一實(shí)施例中，有源電路32可為一 輸入/輸出(I/O)電路。內(nèi)連線結(jié)構(gòu)34形成于有源電路32的上方，且用以內(nèi)部連接至有 源電路32，且將有源電路32連接至接合焊盤18。內(nèi)連線結(jié)構(gòu)34可包括多個(gè)金屬層，上述 金屬層可包括金屬線36和介層孔38，且上述金屬線36和介層孔38形成于多個(gè)介電層40 中?？捎衫缃殡姵?shù)約低于2. 5或甚至小于2. 0的低介電常數(shù)介電材料形成介電層40。在一實(shí)施例中，保護(hù)層44和46形成于介電層40的上方。在此領(lǐng)域中保護(hù)層44 和46通常可分別視為保護(hù)層-1和保護(hù)層_2，且可由例如氧化硅、氮化硅、未摻雜硅玻璃 (USG)、聚酰亞胺(polyimide)及/或上述材料形成的多層結(jié)構(gòu)形成保護(hù)層44和46。金屬 焊盤48形成于保護(hù)層44和46的其中之一或兩者之上/之中。在一實(shí)施例中，金屬焊盤48 可具有位于保護(hù)層46的一開口中的一較低部分，以及位于保護(hù)層44上方的一較高部分。金 屬焊盤48可包括鋁，且因此也可視為鋁焊盤48。然而，也可由例如鋁、銀、金、鎳、鎢或上述 合金的其他材料或包括例如銅、銀、金、鎳、鎢或上述合金的其他材料形成金屬焊盤48。在一 實(shí)施例中，金屬焊盤48可由鋁-銅合金形成。金屬焊盤48可通過例如位于其下的內(nèi)連線 結(jié)構(gòu)34電性連接至有源電路32。
上述金屬層可包括形成于頂部介電層53中的一頂部金屬層Mtop。頂部金屬焊盤 (Mtop pad)52形成于頂部介電層53中，其可做為頂部金屬層Mtop的一部分?？捎晌磽诫s 硅玻璃(USG)或低介電常數(shù)介電材料形成頂部介電層53。如圖2所示，頂部金屬焊盤52 可直接接觸金屬焊盤48，或者，頂部金屬焊盤52可通過多個(gè)介層孔連接至金屬焊盤48 (圖 未顯示，但類似于介層孔M)。一額外的下一層金屬焊盤(Mtop-1 pad) 56，可形成于頂部金 屬焊盤52的正下方。下一層金屬焊盤56可形成于下一層金屬層Mtop-I中，下一層金屬層 Mtop-I緊接頂部金屬層Mtop的下方(下一層處)?？赏ㄟ^多個(gè)介層孔M連接下一層金屬 焊盤56和頂部金屬焊盤52。下一層金屬焊盤56和頂部金屬焊盤52可具有彼此部分重迭的 明顯部分。如圖2所示，在一實(shí)施例中，下一層金屬焊盤56和頂部金屬焊盤52可具有相同 尺寸和相同形狀，且可(或可沒有)彼此完全重迭。在一實(shí)施例中，可進(jìn)行打線接合(wire bonding)工藝，以將金屬焊盤48電性連接至金屬線62，其中顯示焊線(wire bond)60形成 于金屬焊盤48上。在打線接合(wire bonding)工藝期間，接合力(bonding force)施加 至金屬焊盤48，上述接合力會(huì)通過頂部金屬焊盤52影響下一層金屬焊盤56，且因此頂部金 屬焊盤52和下一層金屬焊盤56兩者可在結(jié)構(gòu)上支撐金屬焊盤48。CSR結(jié)構(gòu)10可包括位于上層金屬層中的部分。舉例來說，CSR結(jié)構(gòu)10可位于金屬 層Mtop和Mtop-I中的部分。在較低金屬層中，舉例來說，從底部金屬層(通常為Ml)至金 屬層Mtop-2，CSR結(jié)構(gòu)10的水平(橫向)尺寸可小于金屬層Mtop和金屬層Mtop-Ι，或者 根本不形成CSR結(jié)構(gòu)10。因此，如圖2所示，CSR結(jié)構(gòu)10正下方的區(qū)域可用以形成內(nèi)連線 結(jié)構(gòu)34及/或有源電路32。圖3A至圖3C為本發(fā)明實(shí)施例的在不同金屬層中的密封環(huán)8和CSR結(jié)構(gòu)10的俯 視圖。請(qǐng)參考圖3A，密封環(huán)8和CSR結(jié)構(gòu)10形成于上層金屬層中，舉例來說，包括金屬層 Mtop及/或金屬層Mtop-I。值得注意的是，雖然頂部金屬焊盤52和下一層金屬焊盤56顯 示于同一附圖中，但是當(dāng)頂部金屬焊盤52位于金屬層Mtop中時(shí)，下一層金屬焊盤56位于 金屬層Mtop-I中。另外，CSR結(jié)構(gòu)10可包括位于金屬層Mtop及/或金屬層Mtop-I中的 部分10_1。請(qǐng)參考圖:3B，圖;3B顯示在下層金屬層(包括金屬層Ml至金屬層Mtop-幻中的密封 環(huán)8。由于CSR結(jié)構(gòu)10、下一層金屬焊盤56和頂部金屬焊盤52只形成于高于金屬層Mtop-2 的上層金屬層中，而沒有顯示在金屬層Ml至金屬層Mtop-2中，所以利用虛線表示CSR結(jié)構(gòu) 10、下一層金屬焊盤56和頂部金屬焊盤52。在圖:3B所示的實(shí)施例中，CSR結(jié)構(gòu)10不包括 下層金屬層Ml至金屬層Mtop-2的任何部分。值得注意的是，內(nèi)連線結(jié)構(gòu)34及/或有源電 路32可形成于CSR結(jié)構(gòu)10的部分10_1的正下方，且可延伸至下一層金屬焊盤56和頂部 金屬焊盤52的正下方。換言之，當(dāng)位于CSR結(jié)構(gòu)10正下方的下層金屬層中的區(qū)域用來形 成有源電路和金屬繞線結(jié)構(gòu)時(shí)，CSR結(jié)構(gòu)10只會(huì)形成于上層金屬層中。請(qǐng)?jiān)賲⒖紙D2，可以 注意到每一個(gè)內(nèi)連線結(jié)構(gòu)34及有源電路32可包括位于CSR結(jié)構(gòu)10正下方的部分。圖3C顯示本發(fā)明的其他實(shí)施例，圖3C中顯示在下部的金屬層Mtop-2至金屬層Ml 金屬層中的密封環(huán)8的俯視圖。在本實(shí)施例中，CSR結(jié)構(gòu)10除了部分10_1位于上部的金屬 層Mtop及/或金屬層Mtop-I中，CSR結(jié)構(gòu)10還包括位于下部的金屬層Ml至金屬層Mtop-2 金屬層中的部分10_2。然而，位于下部的金屬層中的CSR結(jié)構(gòu)10的部分10_2的尺寸小于 位于上部的金屬層中的CSR結(jié)構(gòu)10的部分10_1的尺寸。舉例來說，位于下部的金屬層中的CSR結(jié)構(gòu)的部分10_2的水平(橫向)尺寸顯示為L(zhǎng)2，其小于CSR結(jié)構(gòu)的部分10_2的相 應(yīng)的水平(橫向)尺寸Li。在一實(shí)施例中，水平(橫向)尺寸L2可小于水平(橫向)尺寸 Ll的百分之50，甚至小于水平(橫向)尺寸Ll的百分之20。結(jié)果，位于CSR結(jié)構(gòu)10的部 分10_1正下方的下層金屬層中的區(qū)域可用來形成有源電路32及內(nèi)連線結(jié)構(gòu)34。因?yàn)槿鐖D2所示的焊焊盤(接合焊盤)結(jié)構(gòu)包括兩個(gè)位于金屬焊盤48下方且連 接至金屬焊盤48的頂部金屬焊盤52和下一層金屬焊盤56，所以如圖2所示的焊焊盤(接 合焊盤)結(jié)構(gòu)可視為一雙重實(shí)心焊焊盤(接合焊盤)結(jié)構(gòu)。如圖4所示，在其他實(shí)施例中， 可形成單一實(shí)心焊焊盤(接合焊盤)結(jié)構(gòu)，上述單一實(shí)心焊焊盤結(jié)構(gòu)除了沒有形成介層孔 M和下一層金屬焊盤56之外，其類似于圖2所示的焊焊盤(接合焊盤)結(jié)構(gòu)。換言之，只 有一個(gè)單一頂部金屬焊盤52位于金屬焊盤48下方。在本實(shí)施例中，CSR結(jié)構(gòu)10(請(qǐng)參考 圖3A)可包括位于包含頂部金屬層Mtop的上部的金屬層的一部分，在此同時(shí)CSR結(jié)構(gòu)10 不會(huì)形成于包含金屬層Ml至金屬層Mtop-I的下部的金屬層中。在其他實(shí)施例中，CSR結(jié) 構(gòu)10可包括位于下部的金屬層中的部分，但是CSR結(jié)構(gòu)10的位于下部的金屬層中的部分 的水平(橫向)尺寸小于位于上部的金屬層中的CSR結(jié)構(gòu)10的位于頂部金屬層Mtop (請(qǐng) 參考圖3C)的水平(橫向)尺寸。因此，位于下部的金屬層Ml至金屬層Mtop-I中且位于 CSR結(jié)構(gòu)10的正下方的區(qū)域可包括金屬線和介層孔。另外，有源電路32可形成位于CSR結(jié) 構(gòu)10的正下方。上述接合焊盤也可包括位于金屬焊盤48正下方的兩個(gè)以上的接合焊盤。如圖5 所示，舉例來說，接合焊盤18可為三重實(shí)心焊焊盤(接合焊盤)結(jié)構(gòu)，其包括位于金屬層 Mtop-2、金屬層Mtop-I和金屬層Mtop中的金屬焊盤。因此，CSR結(jié)構(gòu)10可包括位于包含 金屬層Mtop至金屬層Mtop-2的上部的金屬層的部分，在此同時(shí)CSR結(jié)構(gòu)10不會(huì)形成于包 含金屬層Ml至金屬層Mtop-3的下部的金屬層中。在其他實(shí)施例中，CSR結(jié)構(gòu)10可包括位 于下部的金屬層中的部分，但是CSR結(jié)構(gòu)10的位于下部的金屬層中的部分的水平(橫向) 尺寸小于CSR結(jié)構(gòu)10的位于上部的金屬層中的水平(橫向)尺寸。因此，位于下部的金屬 層中且位于CSR結(jié)構(gòu)10的部分10_1 (請(qǐng)參考圖3C)的正下方的區(qū)域可包括金屬線和介層 孔。對(duì)本發(fā)明實(shí)施例的半導(dǎo)體芯片進(jìn)行實(shí)驗(yàn)以研究壓力的影響。實(shí)驗(yàn)結(jié)果顯示壓力的 最大值位于半導(dǎo)體芯片2的邊角且位于例如金屬層Mtop和金屬層Mtop-I的上層金屬層 中，此時(shí)位于半導(dǎo)體芯片2的邊角且位于下層金屬層的壓力明顯較低。因此，如果從下層金 屬層中移除或減少CSR結(jié)構(gòu)10會(huì)影響釋放壓力的功能的話，影響會(huì)非常少。另一方面，通 過可允許于CSR結(jié)構(gòu)的正下方形成有源電路及內(nèi)連線結(jié)構(gòu)，可節(jié)省芯片面積。雖然本發(fā)明已以實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范 圍當(dāng)視隨附的權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括 一半導(dǎo)體芯片，包括 一邊角；一密封環(huán)，相鄰于該半導(dǎo)體芯片的邊緣；以及一邊角壓力釋放結(jié)構(gòu)，相鄰于該邊角，且實(shí)際上鄰接于該密封環(huán)，其中該邊角壓力釋放 結(jié)構(gòu)包括一第一部分，位于一頂部金屬層中；以及一電路構(gòu)件，其中該電路構(gòu)件擇自下列族群一內(nèi)連線結(jié)構(gòu)以及位于該邊角壓力釋放 結(jié)構(gòu)的該第一部分正下方的一有源電路。
2.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中電路構(gòu)件包括該內(nèi)連線結(jié)構(gòu)，且該內(nèi)連線 結(jié)構(gòu)包括金屬線和介層孔。
3.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該電路構(gòu)件包括該有源電路，且該有源電 路包括一晶體管。
4.權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該邊角壓力釋放結(jié)構(gòu)包括一第二部分，該第 二部分位于一下層金屬層中，且該下層金屬層位于該頂部金屬層的下方，且其中該邊角壓 力釋放結(jié)構(gòu)的該第二部分的尺寸小于該第一部分的尺寸。
5.如權(quán)利要求4所述的集成電路結(jié)構(gòu)，其中該下層金屬層為位于該頂部金屬層的下方 的兩層金屬層。
6.如權(quán)利要求5所述的集成電路結(jié)構(gòu)，還包括 一雙重實(shí)心金屬焊盤，包括一第一金屬焊盤，位于該頂部金屬層中；一第二金屬焊盤，位于該第一金屬焊盤的正下方，且位于一下一層金屬層中，該下一層 金屬層位于該頂部金屬層的下一層處；以及多個(gè)介層孔，連接該第一金屬焊盤和該第二金屬焊盤。
7.如權(quán)利要求4所述的集成電路結(jié)構(gòu)，其中該邊角壓力釋放結(jié)構(gòu)不包括位于該下層金 屬層中的任何部分，且不包括位于該下層金屬層的下方的任何額外金屬層的任何部分。
8.如權(quán)利要求4所述的集成電路結(jié)構(gòu)，其中該邊角壓力釋放結(jié)構(gòu)的該第二部分的尺寸 小于該第一部分的尺寸。
9.一種集成電路結(jié)構(gòu)，包括 一半導(dǎo)體芯片，包括一第一邊緣；一第二邊緣，垂直于該第一邊緣，且與該第一邊緣形成一邊角區(qū)； 一接合焊盤，相鄰于該第一邊緣；一密封環(huán)，包括平行于該第一邊緣的一第一側(cè)邊，和平行于該第二邊緣的一第二側(cè)邊；以及一邊角壓力釋放結(jié)構(gòu)，位于該邊角區(qū)中，且包括一第一末端，鄰接于該密封環(huán)的該第一 側(cè)邊，以及相對(duì)于該第一末端的一第二末端，鄰接于該密封環(huán)的該第二側(cè)邊；一內(nèi)連線結(jié)構(gòu)，位于該邊角壓力釋放結(jié)構(gòu)的正下方，該內(nèi)連線結(jié)構(gòu)包括金屬線和介層 孔；以及一有源電路，位于該邊角壓力釋放結(jié)構(gòu)的正下方，該有源電路包括一晶體管。
10.如權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中該內(nèi)連線結(jié)構(gòu)位于該密封環(huán)的一內(nèi)側(cè)。
全文摘要
本發(fā)明提供一種集成電路結(jié)構(gòu)。上述集成電路結(jié)構(gòu)包括一半導(dǎo)體芯片，包括一邊角；一密封環(huán)，相鄰于上述半導(dǎo)體芯片的邊緣；一邊角壓力釋放結(jié)構(gòu)，相鄰于上述邊角，且實(shí)際上鄰接于上述密封環(huán)，其中上述邊角壓力釋放結(jié)構(gòu)包括一第一部分，位于一頂部金屬層中；一電路構(gòu)件，其中上述電路構(gòu)件擇自下列族群一內(nèi)連線結(jié)構(gòu)以及位于上述邊角壓力釋放結(jié)構(gòu)的上述第一部分正下方的一有源電路。本發(fā)明中，如果從下層金屬層中移除或減少CSR結(jié)構(gòu)會(huì)影響釋放壓力的功能的話，影響會(huì)非常少。另一方面，通過可允許于CSR結(jié)構(gòu)的正下方形成有源電路及內(nèi)連線結(jié)構(gòu)，可節(jié)省芯片面積。
文檔編號(hào)H01L23/28GK102148205SQ20101026067
公開日2011年8月10日 申請(qǐng)日期2010年8月19日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者陳憲偉 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司