專利名稱：Cmos器件應(yīng)力膜的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種CMOS器件應(yīng)力膜的形成方法。
背景技術(shù)：
在CMOS器件中，提高場效應(yīng)晶體管的開關(guān)頻率的一種主要方法是提高驅(qū)動電流， 而提高驅(qū)動電流的主要途徑是提高載流子遷移率?，F(xiàn)有一種提高場效應(yīng)晶體管載流子遷移率的技術(shù)是應(yīng)力膜技術(shù)，通過在場效應(yīng)晶體管的表面形成應(yīng)力膜，而在溝道區(qū)域構(gòu)成穩(wěn)定應(yīng)力，提高溝道中的載流子遷移率。申請?zhí)枮?00510093507. 7的中國專利文獻中公開了一種具有應(yīng)力膜的金屬氧化物半導體場效應(yīng)晶體管，其在沿著源極 漏極的方向上，在NMOS晶體管表面形成拉伸應(yīng)力 (Tensile Strain)的應(yīng)力膜，使得P溝道區(qū)域中的分子排列更加疏松，從而提高電子的遷移率；而在PMOS晶體管表面形成壓縮應(yīng)力(Compressive Strain)的應(yīng)力膜，使得N溝道區(qū)域內(nèi)的分子排布更加緊密，有助于提高空穴的遷移率。圖1至圖7為一種現(xiàn)有的CMOS器件的應(yīng)力膜形成方法的示意圖。如圖1所示，首先，在NMOS晶體管10和PMOS晶體管20上形成拉伸應(yīng)力(Tensile Strain)的應(yīng)力膜30，應(yīng)力膜30可以增加NMOS晶體管的導電溝道內(nèi)電子的遷移率，在應(yīng)力膜30上形成硬掩模層40，在NMOS晶體管10對應(yīng)的硬掩模層40a上形成光掩模圖形50。如圖2所示，刻蝕去除PMOS晶體管20上的硬掩模層。如圖3所示，灰化去除光掩模圖形50。 如圖4所示，刻蝕去除位于PMOS晶體管20上部分硬掩模層40b。如圖5所示，PMOS晶體管和硬掩模層40a上形成在形成壓縮應(yīng)力(Compressive Strain)的應(yīng)力膜60，其可以增加空穴的遷移率。接著，如圖6所示，在PMOS晶體管對應(yīng)的應(yīng)力膜60上形成光掩模圖形70，然后刻蝕去除NMOS晶體管上的應(yīng)力膜60，其中硬掩模層40a用來作刻蝕停止層。接著，如圖 7所示，去除光掩模圖形70和硬掩模層40a，從而形成位于PMOS晶體管上的壓縮應(yīng)力的應(yīng)力膜60，位于NMOS晶體管上的拉伸應(yīng)力的應(yīng)力膜30。現(xiàn)有的CMOS器件的應(yīng)力膜形成方法存在如下問題為獲得較好的應(yīng)力效果，應(yīng)力膜30通常沉積得較厚，遠大于硬掩模層40的厚度，在進行PMOS晶體管區(qū)域的應(yīng)力膜刻蝕時，用于遮蓋NMOS晶體管區(qū)域的硬掩模層40極易被消耗完。此外，由于CMOS器件表面并不是平齊的，而存在許多突出于半導體襯底的柵極，柵極與柵極之間構(gòu)成凹槽。當在NMOS 晶體管10以及PMOS晶體管20表面形成拉伸應(yīng)力的應(yīng)力膜30時，一方面，所述應(yīng)力膜30 形成拐角、褶皺，極易斷裂而影響應(yīng)力的效果；另一方面，所述應(yīng)力膜30在凹槽處沉積時容易形成空洞，使得后續(xù)刻蝕過程容易在空洞處停止，刻蝕不徹底而造成殘留。且所述應(yīng)力膜 30越厚，其均勻性越差，上述缺陷也越明顯。

發(fā)明內(nèi)容
本發(fā)明解決的問題是在CMOS器件應(yīng)力膜的形成工藝中，防止硬掩模被過消耗，且避免應(yīng)力膜產(chǎn)生斷裂以及形成空洞的現(xiàn)象。
本發(fā)明提供的一種CMOS器件應(yīng)力膜的形成方法，其特征在于，包括提供半導體結(jié)構(gòu)，其包括CMOS器件；在所述CMOS器件的表面形成具有拉伸應(yīng)力的第一應(yīng)力膜；采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的第一應(yīng)力膜；在所述PMOS晶體管以及第一應(yīng)力膜的表面依次形成具有拉伸應(yīng)力的第二應(yīng)力膜以及硬掩模層；采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的硬掩模層；以所述硬掩模層為掩模，刻蝕去除位于PMOS晶體管所在區(qū)域的第二應(yīng)力膜。在刻蝕第二應(yīng)力膜后，還包括在PMOS晶體管所在區(qū)域的表面形成具有壓縮應(yīng)力的第三應(yīng)力膜的步驟?？蛇x的，所述形成第一應(yīng)力膜前，還包括在CMOS器件的表面形成刻蝕阻擋層的步驟。所述刻蝕阻擋層為氧化硅材質(zhì)的低溫氧化層。所述刻蝕阻擋層的厚度范圍為 30 Α~ιοο A。可選的，所述第一應(yīng)力膜與第二應(yīng)力膜的材質(zhì)均為氮化硅。所述第一應(yīng)力膜與第二應(yīng)力膜的厚度比范圍為(1 1,3 1]。位于NMOS晶體管所在區(qū)域的第一應(yīng)力膜與第二應(yīng)力膜的厚度之和范圍為300 A-1000入。可選的，所述硬掩模層的材質(zhì)為氧化硅。所述硬掩模層的厚度范圍為50 A 150 A。本發(fā)明所提供的CMOS器件應(yīng)力膜的形成方法，在制作NMOS晶體管表面具有拉伸應(yīng)力的應(yīng)力膜時，采用雙層分步沉積刻蝕工藝，改善應(yīng)力膜的均勻性，從而避免應(yīng)力膜產(chǎn)生斷裂或形成空洞的現(xiàn)象，同時僅在第二步刻蝕時使用硬掩模，而防止硬掩模層被過消耗。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其他目的、特征和優(yōu)勢將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標記。附圖并未按比例繪制，重點在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺寸。圖1至圖7是現(xiàn)有CMOS器件應(yīng)力膜形成方法的剖面示意圖；圖8是本發(fā)明所述CMOS器件應(yīng)力膜形成方法的流程圖；圖9至圖20是本發(fā)明實施例CMOS器件應(yīng)力膜形成方法的剖面示意圖。
具體實施例方式在現(xiàn)有CMOS器件應(yīng)力膜的形成方法中，由于應(yīng)力膜相對硬掩模層較厚，容易在進行刻蝕時過消耗硬掩模層；另一方面，在制作位于NMOS晶體管表面具有拉伸應(yīng)力的應(yīng)力膜時，由于CMOS器件表面并不平齊，容易使得所述應(yīng)力膜產(chǎn)生斷裂，并形成空洞。本發(fā)明在形成上述應(yīng)力膜時，將原先單層一次沉積刻蝕工藝替換為雙層分步沉積刻蝕工藝，保持總厚度不變，但改善了應(yīng)力膜的均勻性，從而避免應(yīng)力膜產(chǎn)生斷裂或形成空洞的現(xiàn)象，同時僅在對第二層的應(yīng)力膜進行刻蝕時使用硬掩模，而防止硬掩模層被過消耗。本發(fā)明所述CMOS器件應(yīng)力膜形成方法的流程示意圖如圖8所示，基本步驟包括
S101、提供半導體結(jié)構(gòu)，其包括CMOS器件；其中，所述CMOS器件至少包括通過淺溝槽相互隔離的NMOS晶體管以及PMOS晶體管。S102、在所述CMOS器件的表面形成具有拉伸應(yīng)力的第一應(yīng)力膜；所述形成拉伸應(yīng)力的第一應(yīng)力膜，可以采用物理氣相淀積(PVD)工藝、原子層沉積(ALD)工藝、熱驅(qū)動化學氣相沉積(TDCVD)或者等離子增強化學氣相沉積(PECVD)工藝。 根據(jù)公知常識，可以通過改變氣相沉積的參數(shù)，而調(diào)節(jié)應(yīng)力膜內(nèi)的應(yīng)力類型以及大小。S103、采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的第一應(yīng)力膜；其中，在上述半導體結(jié)構(gòu)的表面旋涂光刻膠，并曝光顯影，圖形化所述光刻膠，便能夠形成僅覆蓋NMOS晶體管所在區(qū)域的光刻掩模，以所述光刻掩模為掩模進行刻蝕，從而去除位于PMOS晶體管所在區(qū)域的第一應(yīng)力膜。S104、在所述PMOS晶體管以及第一應(yīng)力膜的表面依次形成具有拉伸應(yīng)力的第二應(yīng)力膜以及硬掩模層；其中，所述第二應(yīng)力膜應(yīng)當與第一應(yīng)力膜具有較好的粘附性，而不會在兩者之間產(chǎn)生間隙或者空洞，作為優(yōu)選的方案，第二應(yīng)力膜可以與第一應(yīng)力膜采用同種材質(zhì)。S105、采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的硬掩模層；與步驟S103相同，形成僅覆蓋NMOS晶體管所在區(qū)域的光刻掩模，并以其為掩模進行刻蝕，去除位于PMOS晶體管所在區(qū)域的硬掩模層。S106、以所述硬掩模層為掩模，刻蝕去除位于PMOS晶體管所在區(qū)域的第二應(yīng)力膜。經(jīng)過上述步驟，便形成了位于NMOS晶體管表面具有拉伸應(yīng)力的應(yīng)力膜。然后基于上述結(jié)構(gòu)，還應(yīng)當包括在PMOS晶體管表面形成具有壓縮應(yīng)力的應(yīng)力膜的步驟。下面結(jié)合一個具體實施例，對本發(fā)明形成方法做進一步介紹。圖9至圖20為本發(fā)明所述CMOS器件應(yīng)力膜形成方法的具體實施例的剖面示意圖。如圖9所示，在半導體襯底100上形成CMOS器件。具體的，所述半導體襯底100可以是硅襯底或絕緣體上硅。所述CMOS器件包括匪OS晶體管Nl以及PMOS晶體管Pl，在所述匪OS晶體管附和PMOS晶體管Pl之間的半導體襯底100中形成有淺溝槽隔離STI。如圖10所示，在CMOS器件的表面形成刻蝕阻擋層101。所述刻蝕阻擋層101用于后續(xù)工藝對應(yīng)力膜進行刻蝕時，保護底部CMOS器件不受刻蝕影響。需要說明的是，本步驟僅作為可選的方案。由于在制作CMOS器件時，有源區(qū)(例如柵極、源極、漏極等)表面通常會形成金屬硅化物層(圖中未示出)，用于降低互連時的接觸電阻，因此即使本步驟中不形成刻蝕阻擋層101，所述金屬硅化物層同樣可以起到刻蝕阻擋的作用。所述刻蝕阻擋層的厚度不宜過厚，否則會影響后續(xù)應(yīng)力膜的效果。具體的，本實施例中所述刻蝕阻擋層可以為氧化硅材質(zhì)的低溫氧化層(LowTemperature Oxide,LT0)，即采用較低的沉積溫度(不大于450攝氏度)形成的氧化硅層，厚度范圍為30 A-100 A,采用低溫氧化層的好處在于形成工藝所需的溫度較低，不會影響其他半導體器件。如圖11所示，在所述CMOS器件的表面(即NMOS晶體管附以及PMOS晶體管Pl的表面)形成具有拉伸應(yīng)力的第一應(yīng)力膜201。具體的，由于在圖10所示步驟中，CMOS器件表面形成有刻蝕阻擋層101，因此本實施例中，所述第一應(yīng)力膜201實際形成于刻蝕阻擋層101的表面。作為優(yōu)選方案，所述第一應(yīng)力膜201的材質(zhì)可以為氮化硅，通過化學氣相沉積(CVD)沉積形成，沿橫向具有拉伸應(yīng)力，厚度范圍為200Λ 600A。其中通過控制化學氣相沉積的參數(shù)，調(diào)節(jié)第一應(yīng)力膜201的應(yīng)力類型以及大小，應(yīng)當為本領(lǐng)域技術(shù)人員所公知，不再贅述。如圖12所示，在第一應(yīng)力膜201的表面，形成僅覆蓋NMOS晶體管m所在區(qū)域的光刻掩模301。具體的，在圖11所示半導體結(jié)構(gòu)上旋涂厚度為1500A 2500人光刻膠(其中還應(yīng)當包括底部抗反射層或頂部抗反射層)，并曝光顯影，圖形化所述光刻膠，形成光刻掩模 301，使得所述光刻掩模301僅覆蓋所述NMOS晶體管m所在區(qū)域，而露出PMOS晶體管Pl 所在區(qū)域上的第一應(yīng)力膜201。如圖13所示，以光刻掩模301為掩模，刻蝕所述第一應(yīng)力膜201。具體的，可以采用等離子刻蝕或反應(yīng)離子刻蝕等干法刻蝕工藝刻蝕上述第一應(yīng)力膜層201，直至露出刻蝕阻擋層101。此時位于PMOS晶體管Pl所在區(qū)域的第一應(yīng)力膜201 將被去除，而僅保留位于NMOS晶體管m所在區(qū)域的部分。在完成本步驟的刻蝕工藝后，還應(yīng)當包括灰化去除光刻掩模301的步驟。本實施例中，采用等離子刻蝕工藝對上述第一應(yīng)力膜201進行刻蝕，選擇的刻蝕氣體可以為SF6、CHF3、氯氣Cl2、氮氣隊、氦氣He和氧氣仏的混合氣體，以及惰性氣體(比如氫氣Ar、氖氣Ne、氦氣He等等)或其組合。上述刻蝕氣體對于氮化硅具有很高的刻蝕選擇性。如圖14所示，在PMOS晶體管Pl以及剩余的第一應(yīng)力膜201的表面形成具有拉伸應(yīng)力的第二應(yīng)力膜202。具體的，上述應(yīng)當形成于PMOS晶體管Pl表面的部分第二應(yīng)力膜202在本實施例中依然形成于刻蝕阻擋層101的表面。作為優(yōu)選方案，所述第二應(yīng)力膜202采用與第一應(yīng)力膜201相同的形成工藝以及材質(zhì)；通常為了在后續(xù)對第二應(yīng)力膜202的刻蝕工藝中，減少其表面硬掩膜層的消耗，以降低沉積硬掩膜層的成本，所述第一應(yīng)力膜201的厚度大于第二應(yīng)力膜202的厚度，同時為了保持第一應(yīng)力膜201的均勻性，將所述第一應(yīng)力膜201與第二應(yīng)力膜202的厚度比范圍控制在(1 1,3 1]內(nèi)，并使得形成于NMOS晶體管m所在區(qū)域表面的第一應(yīng)力膜201以及第二應(yīng)力膜202的厚度之和范圍為300人 1000人。如圖15所示，在第二應(yīng)力膜202的表面形成硬掩模層400。具體的，所述硬掩模層400與應(yīng)力膜應(yīng)當具有較大的材質(zhì)區(qū)別，以便于選擇性刻蝕。由于在后續(xù)刻蝕應(yīng)力膜的工藝中，僅需要去除PMOS晶體管Pl表面的第二應(yīng)力膜202， 所述第二應(yīng)力膜202的厚度較薄，因此所述硬掩模層400的厚度也不需要太大，不易產(chǎn)生過消耗。本實施例中，作為優(yōu)選方案，所述硬掩模400層材質(zhì)為二氧化硅，采用化學氣相沉積 CVD工藝形成，厚度范圍為50 A-150 K。如圖16所示，在硬掩模層400的表面，形成僅覆蓋NMOS晶體管m所在區(qū)域的光刻掩模302。所述形成光刻掩模302的步驟與圖12中形成光刻掩模301的步驟相同。如圖17所示，以光刻掩模302為掩模，刻蝕所述硬掩模層400。具體的，可以通過干法刻蝕工藝或濕法刻蝕工藝刻蝕上述硬掩模層400，直至露出第二應(yīng)力膜202。此時位于PMOS晶體管Pl所在區(qū)域的硬掩模層400將被去除，而僅保留位于NMOS晶體管m所在區(qū)域的部分。在完成本步驟的刻蝕工藝后，還應(yīng)當包括灰化去除光刻掩模302的步驟。作為可選方案，當采用等離子刻蝕工藝對上述硬掩模層400進行刻蝕時，選擇的刻蝕氣體可以為CF4和&混合氣體，上述刻蝕氣體對于二氧化硅具有很高的刻蝕選擇性；而采用濕法刻蝕時，則可以使用氫氟酸。如圖18所示，以硬掩模層400為掩模，刻蝕所述第二應(yīng)力膜202。具體的，本實施例中所述的第二應(yīng)力膜202的材質(zhì)與第一應(yīng)力膜201相同，因此可以采用與圖13所述步驟相同的工藝刻蝕第二應(yīng)力膜202，直至露出刻蝕阻擋層101。經(jīng)過本步驟的刻蝕后，所述第二應(yīng)力膜202位于PMOS晶體管Pl所在區(qū)域的部分被去除。經(jīng)過上述工藝，所述第一應(yīng)力膜201與第二應(yīng)力膜202的剩余部分，共同作用于 NMOS晶體管m，促進其P溝道區(qū)域的載流子遷移。與現(xiàn)有技術(shù)相比，本發(fā)明將NMOS晶體管 Nl表面較厚的應(yīng)力膜，分成兩層較薄的應(yīng)力膜并分別沉積以及刻蝕，具有下述優(yōu)點相對于一次沉積形成較厚的應(yīng)力膜，分步沉積形成的第一應(yīng)力膜201與第二應(yīng)力膜202具有更好的均勻性，可以防止在拐角處產(chǎn)生斷裂，還可以在沉積工藝中避免空洞的產(chǎn)生。此外由于第一應(yīng)力膜201在刻蝕時采用光刻掩模301作為掩模，而第二應(yīng)力膜202在刻蝕時則采用硬掩模層400做為掩模，因此在保證第一應(yīng)力膜201的均勻性的前提下，靈活調(diào)節(jié)第一應(yīng)力膜201的厚度與第二應(yīng)力膜202的厚度比，可以減少硬掩膜層400的消耗量，而有效防止硬掩模層400被過消耗。如圖19所示，在所述PMOS晶體管的表面以及硬掩模層400的表面形成具有壓縮應(yīng)力的第三應(yīng)力膜203。本實施例中，為簡化工藝，所述第三應(yīng)力膜的材質(zhì)也可以為氮化硅，同樣采用化學氣相沉積形成，但需要調(diào)整沉積工藝的參數(shù)使得所述第三應(yīng)力膜的應(yīng)力類型與第一應(yīng)力膜以及第二應(yīng)力膜相反。此外為了保持PMOS晶體管Pl以及NMOS晶體管m表面不同應(yīng)力類型的應(yīng)力膜之間接觸面平齊，作為優(yōu)選方案，所述第三應(yīng)力膜203的厚度與第一應(yīng)力膜201 和第二應(yīng)力膜202的總厚度相同。如圖20所示，在第三應(yīng)力膜203的表面，形成僅覆蓋PMOS晶體管Pl所在區(qū)域的光刻掩模303。并以所述光刻掩模303為掩模，刻蝕第三應(yīng)力膜203。其中，所述光刻掩模303的形成工藝與前述光刻掩模301相同，僅僅變更了形成位置?？梢圆捎玫入x子刻蝕工藝或反應(yīng)離子刻蝕工藝刻蝕第三應(yīng)力膜203。在本步驟中，硬掩模層400將起到刻蝕阻擋的作用。在刻蝕結(jié)束后，位于NMOS晶體管m所在區(qū)域的第三應(yīng)力膜203被去除，而保留位于PMOS晶體管Pl所在區(qū)域的部分。此外，還包括灰化去除光刻掩模303的步驟。最終完成CMOS器件應(yīng)力膜的形成工藝。通常在后續(xù)工藝中還需在CMOS 器件表面形成層間介質(zhì)層ILD，所述層間介質(zhì)層ILD與硬掩膜層400的材質(zhì)可以相同，因此所述硬掩膜層400可以保留。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種CMOS器件應(yīng)力膜的形成方法，其特征在于，包括 提供半導體結(jié)構(gòu)，其包括CMOS器件；在所述CMOS器件的表面形成具有拉伸應(yīng)力的第一應(yīng)力膜； 采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的第一應(yīng)力膜； 在所述PMOS晶體管以及第一應(yīng)力膜的表面依次形成具有拉伸應(yīng)力的第二應(yīng)力膜以及硬掩模層；采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的硬掩模層；以所述硬掩模層為掩模，刻蝕去除位于PMOS晶體管所在區(qū)域的第二應(yīng)力膜。
2 如權(quán)利要求1所述的形成方法，其特征在于，在刻蝕第二應(yīng)力膜后，還包括在PMOS晶體管所在區(qū)域的表面形成具有壓縮應(yīng)力的第三應(yīng)力膜的步驟。
3.如權(quán)利要求1所述的形成方法，其特征在于，所述形成第一應(yīng)力膜前，還包括在CMOS 器件的表面形成刻蝕阻擋層的步驟。
4.如權(quán)利要求3所述的形成方法，其特征在于，所述刻蝕阻擋層為氧化硅材質(zhì)的低溫氧化層。
5.如權(quán)利要求4所述的形成方法，其特征在于，所述刻蝕阻擋層的厚度范圍為30 A loo A。
6.如權(quán)利要求1所述的形成方法，其特征在于，所述第一應(yīng)力膜與第二應(yīng)力膜的材質(zhì)均為氮化硅。
7.如權(quán)利要求6所述的形成方法，其特征在于，所述第一應(yīng)力膜與第二應(yīng)力膜的厚度比范圍為(1 1,3 1]。
8.如權(quán)利要求7所述的形成方法，其特征在于，位于NMOS晶體管所在區(qū)域的第一應(yīng)力膜與第二應(yīng)力膜的厚度之和范圍為300 A-1000 A。
9.如權(quán)利要求1所述的形成方法，其特征在于，所述硬掩模層的材質(zhì)為氧化硅。
10.如權(quán)利要求9所述的形成方法，其特征在于，所述硬掩模層的厚度范圍為 50 A 150 A。
全文摘要
本發(fā)明提供的一種CMOS器件應(yīng)力膜的形成方法，包括提供半導體結(jié)構(gòu)，其包括CMOS器件；在所述CMOS器件的表面形成具有拉伸應(yīng)力的第一應(yīng)力膜；采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的第一應(yīng)力膜；在所述PMOS晶體管以及第一應(yīng)力膜的表面依次形成具有拉伸應(yīng)力的第二應(yīng)力膜以及硬掩模層；采用光刻工藝，去除位于PMOS晶體管所在區(qū)域的硬掩模層；以所述硬掩模層為掩模，刻蝕去除位于PMOS晶體管所在區(qū)域的第二應(yīng)力膜。本發(fā)明改善了應(yīng)力膜的均勻性，能夠避免應(yīng)力膜產(chǎn)生斷裂或形成空洞的現(xiàn)象，并防止了硬掩模層被過消耗。
文檔編號H01L21/8238GK102376645SQ20101026605
公開日2012年3月14日 申請日期2010年8月19日 優(yōu)先權(quán)日2010年8月19日
發(fā)明者韓秋華, 黃敬勇 申請人:中芯國際集成電路制造(上海)有限公司