專(zhuān)利名稱(chēng)：集成電路結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，且特別涉及堆疊裸片的方法，更特別涉及包含堆疊裸片的 封裝體及其封裝方法。
背景技術(shù)：
半導(dǎo)體工業(yè)已經(jīng)歷持續(xù)的快速成長(zhǎng)，這是由于各種電子元件(即，晶體管、二極 管、電阻器、電容器等)的整合密度的持續(xù)增進(jìn)。占最大原因地，此整合密度的增進(jìn)來(lái)自于 最小特征尺寸(minimum feature size)的一再縮小化，其允許了更多元件整合至所給予的 芯片面積中。這些整合增進(jìn)實(shí)際上為實(shí)質(zhì)二維的，其中所整合的元件所占的體積實(shí)質(zhì)于半導(dǎo)體 晶片的表面上。雖然，光刻工藝的顯著的增進(jìn)已于二維集成電路制作中造成相當(dāng)大的進(jìn)步， 但在二維中所能達(dá)到的密度有著物理限制。這些限制其中之一為制造這些元件所需的最小 尺寸。并且，當(dāng)更多的元件放進(jìn)一芯片中時(shí)，需要更多復(fù)雜的設(shè)計(jì)。另一附加限制是因?yàn)殡S著元件數(shù)目的增加，元件間的內(nèi)連線的數(shù)目與長(zhǎng)度 隨之而顯著增加。當(dāng)內(nèi)連線的長(zhǎng)度與數(shù)目增加時(shí)，電路的RC延遲與功率損耗(power consumption)亦皆增力口。因而產(chǎn)生了三維(3D)集成電路(ICs)以解決以上所討論的限制。在公知的三維 集成電路工藝之中，形成兩晶片，每一晶片皆包括集成電路。接著，將兩晶片接合，且使元件 對(duì)齊。接著，形成深介層窗(de印vias)以?xún)?nèi)連接兩晶片中的元件。形成三維集成電路的另一方案為接合裸片(bonding dies)。公知地，為了將兩裸 片接合在一起，每一裸片分別接合至一封裝基板上，并接著進(jìn)一步將兩封裝基板接合在一 起以形成封裝體。所知的方法包括封裝體于封裝體中(package-in-package，PIP)接合及 封裝體于封裝體上(package-on-package，POP)接合。然而，這些接合方法遭遇一些缺點(diǎn)。 由于封裝基板(其一般大于裸片)的使用，最終封裝體的尺寸增加到超出任何裸片，這可能 不是令人樂(lè)見(jiàn)的。再者，在公知的封裝方案中，使用了封裝化合物(molding compound)。然 而，在一些高效能應(yīng)用中，大量的熱能將產(chǎn)生于裸片中，而封裝化合物(其常常非良好的熱 導(dǎo)體)會(huì)減低熱散失效率(efficiency in heat dissipation)。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的上述缺陷，本發(fā)明一實(shí)施例提供一種集成電路結(jié)構(gòu)，包括一底 裸片；一頂裸片，接合至該底裸片，其中該頂裸片具有一尺寸，小于該底裸片的一尺寸；以 及一封裝化合物，位于該頂裸片及該頂裸片之上，其中該封裝化合物延伸至接觸該頂裸片 的邊緣，且其中該底裸片的邊緣垂直對(duì)齊于該封裝化合物的相應(yīng)邊緣。本發(fā)明一實(shí)施例提供一種集成電路結(jié) 構(gòu)，包括一底裸片；一頂裸片，接合至該底 裸片，其中該頂裸片具有一尺寸，小于該底裸片的一尺寸；一封裝化合物，位于該底裸片及 該頂裸片之上，其中該封裝化合物接觸該頂裸片的邊緣，且其中該底裸片的邊緣對(duì)齊于該封裝化合物的邊緣；一封裝基板，位于該底裸片之下，且接合至該底裸片；以及一附加封裝 化合物，位于該封裝基板之上，且接觸該底裸片，其中該封裝化合物及該附加封裝化合物具 有一界面，對(duì)齊于該底裸片的一邊緣。本發(fā)明一實(shí)施例提供一種集成電路結(jié)構(gòu)的形成方法，包括將多個(gè)頂裸片接合至 一底晶片之上；將一第一封裝化合物形成至所述多個(gè)頂裸片及該底晶片之上；切割該底晶 片、所述多個(gè)頂裸片、及該第一封裝化合物以形成多個(gè)封裝單元，其中每一所述封裝單元包 括其中一所述頂裸片及一底裸片，該底裸片切割自該底晶片；將其中一所述封裝單元接合 至一封裝基板之上；將一第二封裝化合物形成至該其中一所述封裝單元及該封裝基板之 上；以及切割該封裝基板及該第二封裝化合物以形成多個(gè)封裝體單元。借著將頂裸片直接接合在底晶片上而不通過(guò)封裝基板，可縮減封裝尺寸，且也可 減少工藝時(shí)間與成本。


圖1-圖9顯示根據(jù)本發(fā)明一實(shí)施例制造封裝體的中間工藝階段。 圖10-圖17顯示根據(jù)本發(fā)明一實(shí)施例制造附加封裝體的中間工藝階段，其中封裝 化合物移除自附加封裝體。其中，附圖標(biāo)記說(shuō)明如下8 載具；10、14 裸片；12 晶片；16,24 封裝化合物(或可重復(fù)使用材料)；17 切割框架；18 晶片級(jí)封裝單元；19、40 切割膠帶；20、30 封裝基板；26 封裝體單元；28 界面；32 球柵陣列球；34 封裝裸片單元；38 印刷電路板；44 堆疊裸片。
具體實(shí)施例方式以下將詳細(xì)說(shuō)明本發(fā)明實(shí)施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許 多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制 造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。再者，當(dāng)述及一第一材料層位于一 第二材料層上或之上時(shí)，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材 料層的情形。為了簡(jiǎn)單與清楚化，許多結(jié)構(gòu)可能會(huì)繪成不同的尺寸。將說(shuō)明一種新穎的封裝體結(jié)構(gòu)及其形成方法。實(shí)施例的中間工藝階段也將作說(shuō)明。接著將討論實(shí)施例的變化。在這些實(shí)施例的敘述及附圖中，相似的標(biāo)號(hào)用以標(biāo)示相似 的元件。圖1顯示將頂裸片(top dies) 10接合至底晶片12以形成堆疊結(jié)構(gòu) (stackingstructure) 0在接合之前，可將底晶片12固定在載具(carrier)8之上。頂裸片 10及底晶片12皆可包括集成電路(未顯示)于其中，例如互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS) 晶體管。頂裸片10可通過(guò)倒裝芯片接合(flip-chip bonding)而接合至底晶片12，雖然也 可使用焊線接合。頂裸片10可具有小于底晶片12(未顯示于圖1中，請(qǐng)參照?qǐng)D6)中的底 裸片14的尺寸?？蓪⒌啄z(underfill)(未顯示)填入頂裸片10與底晶片12之間的空間 中以保護(hù)接合點(diǎn)。請(qǐng)參照?qǐng)D2，進(jìn)行晶片級(jí)封裝，且形成封裝化合物16以覆蓋頂裸片10及底晶片 12，例如可使用旋轉(zhuǎn)涂布(spin coating)或印刷(printing)。封裝化合物16具有平坦的 頂表面。在一實(shí)施例中，封裝化合物16對(duì)堆疊結(jié)構(gòu)提供保護(hù)，并保留于最終結(jié)構(gòu)之中。因 此，封裝化合物16可使用常用的封裝化合物材料，例如樹(shù)脂(resins)。在另一實(shí)施例中， 封裝化合物16在后續(xù)工藝步驟中移除，而可使用可重復(fù)使用的材料，例如臘(wax)、粘著劑 (膠)、及其相似物。在移除之后，可收集可重復(fù)使用材料，并可再次使用。因此，封裝化合 物16也可稱(chēng)為可重復(fù)使用材料16。在圖2中，可重復(fù)使用材料16提供暫時(shí)性平坦表面，因而可將切割膠帶(dicing tape)固 定于其上。圖3顯示將切割膠帶19固定于封裝化合物16之上。切割膠帶19可 包括切割框架(dicing frame) 17于其中。在固定之后，將切割膠帶19粘著至封裝化合物 16。接著，如圖4所示，自底晶片12取下載具8。在一實(shí)施例中，載具8通過(guò)紫外光膠(UV glue)而粘著至底晶片12，因此可通過(guò)將紫外光膠暴露于紫外光而取下載具。在其他實(shí)施 例中，可使用化學(xué)藥品移除載具8與底晶片12之間的粘著劑。圖5顯示堆疊結(jié)構(gòu)的切割。切割自堆疊結(jié)構(gòu)的一部分堆疊裸片(以下稱(chēng)作晶片級(jí) 封裝單元18)的剖面圖顯示于圖6之中。在所產(chǎn)生的晶片級(jí)封裝單元18中，頂裸片10從頂 部到側(cè)邊都由封裝化合物16所覆蓋。然而，底裸片14(其切割自底晶片12，如圖5所示) 僅自頂部被封裝化合物16所覆蓋。封裝化合物16的邊緣與底裸片14的邊緣對(duì)齊?？勺?意到的是，既然封裝化合物16不延伸至底裸片14的邊緣上，晶片級(jí)封裝單元18的水平尺 寸將等于底裸片14的水平尺寸，且小于底裸片14的水平尺寸，若封裝化合物16延伸至接 觸底裸片14的邊緣。請(qǐng)參照?qǐng)D7，將晶片級(jí)封裝單元18接合至封裝基板20之上。接合可為倒裝芯片接 合。在此情形中，凸塊球(bump ball)(未顯示)可預(yù)先固定于顯示于圖6的底裸片14的 底部側(cè)面上?；蛘撸诮雍线M(jìn)行之前，凸塊球可預(yù)先固定于封裝基板20的頂表面上。在另 一實(shí)施例中，晶片級(jí)封裝單元18可通過(guò)焊線接合而接合至封裝基板20之上。請(qǐng)參照?qǐng)D8，進(jìn)行封裝體的封裝，且將封裝化合物24形成在晶片級(jí)封裝單元18及 封裝基板20之上。也將球柵陣列球(BGA balls) 32 (其為焊球)固定于封裝基板20之上。 接著，如圖9所示，進(jìn)行切割，而將封裝體單元(package-molded unit) 26自顯示于圖8的 結(jié)構(gòu)切下。也顯示用以將頂裸片10接合至底裸片14以及將底裸片14接合至封裝基板30 的焊球或焊線，其中封裝基板30為切割自顯示于圖7的封裝基板20的一部分。在一實(shí)施 例中，封裝化合物16及24包括不同的材質(zhì)，因此可于封裝化合物16及24之間發(fā)現(xiàn)可見(jiàn)界面(visible interface)28。在另一實(shí)施例中，封裝化合 物16及24由相同材料形成。然而，既然它們于不同時(shí) 間涂布，界面28可仍為可見(jiàn)的，雖然他們有時(shí)也不可見(jiàn)。再者，封裝基板30的邊緣垂直地 對(duì)齊封裝化合物24的邊緣?？砂l(fā)現(xiàn)的是，封裝體單元26、頂裸片10、及底裸片14不需在它們接合在一起之前 就先接合至封裝基板之上。因此，僅需較少的工藝步驟與較少的封裝基板。最終封裝體的 尺寸也是小的。圖10-圖12顯示另一實(shí)施例。此實(shí)施例的起始步驟實(shí)質(zhì)上相同于所顯示于圖 1-圖7者。應(yīng)注意的是，在顯示于圖2的步驟中，封裝化合物16由可重復(fù)使用材料所形成。 因此，在進(jìn)行顯示于圖7的步驟之后，將可重復(fù)使用材料16自晶片級(jí)封裝單元18中移除， 例如使用水或其他溶劑，其中所需的溶劑取決于可重復(fù)使用材料的型式。最終結(jié)構(gòu)顯示于 圖10中。由于可重復(fù)使用材料16的移除，頂裸片10與底裸片14暴露于外界環(huán)境，例如開(kāi) 放空氣(open air)?？墒占⒅貜?fù)使用所移除的可重復(fù)使用材料。在可重復(fù)使用材料的重 復(fù)使用中，如圖1及圖2所示的工藝步驟于其他頂裸片及底晶片上重復(fù)進(jìn)行，且所收集的可 重復(fù)使用材料可再次模制以形成另一個(gè)封裝化合物，其相似于圖2所顯示者。接著，如圖11所示，進(jìn)行切割工藝，且封裝裸片單元(packaged die unit) 34切割 自顯示于圖10中的結(jié)構(gòu)。球柵陣列球32也固定于封裝基板30之上，封裝基板30為切割 自如圖10所示的封裝基板20的一部分。在后續(xù)工藝步驟中，封裝裸片單元34可接合至其 他結(jié)構(gòu)，例如是印刷電路板(PCB)38，如圖12所示。無(wú)形成封裝化合物以覆蓋頂裸片10及 /或底裸片14。因此，頂裸片10及底裸片14可具有較佳的熱散失能力。為了簡(jiǎn)化，未顯示 位于頂裸片10與底裸片14之間的底膠及位于底裸片14與封裝基板30之間的底膠。圖13-圖17顯示另一實(shí)施例。此實(shí)施例的起始步驟實(shí)質(zhì)上相同于顯示于圖1-圖 4者，因而不于此重復(fù)。再次，在顯示于圖2的步驟中，封裝化合物16由可重復(fù)使用材料形 成。在圖14中，將切割膠帶40(其可相同于或不同于顯示于圖13中的切割膠帶19)粘貼 至底晶片12。因此，顯示于圖13及圖14中的步驟等同于將切割膠帶自包含底晶片12與可 重復(fù)使用材料16的結(jié)合結(jié)構(gòu)的一側(cè)重新固定至另一側(cè)。因此，露出了可重復(fù)使用材料16， 并可例如使用水或其他溶劑移除可重復(fù)使用材料16。最終結(jié)構(gòu)顯示于圖15。請(qǐng)參照?qǐng)D16，切割堆疊結(jié)構(gòu)(包括頂裸片10及底晶片12)，形成出堆疊裸片44，如 圖17所示。接著，將堆疊裸片44拾起并接合至封裝基板20之上，隨后將底膠(未顯示) 注入并固化，其中底膠注入在堆疊裸片44與封裝基板20之間的空間中。接合的細(xì)節(jié)實(shí)質(zhì) 上相同于對(duì)圖7的描述內(nèi)容，因而在此不重復(fù)敘述。在進(jìn)行顯示于圖17的步驟之后，最終 結(jié)構(gòu)實(shí)質(zhì)上相同于圖10所顯示者。隨后，可進(jìn)行顯示于圖11及圖12的工藝步驟。實(shí)施例具有多個(gè)優(yōu)點(diǎn)。借著將頂裸片直接接合在底晶片上而不通過(guò)封裝基板， 可縮減封裝尺寸，且也可減少工藝時(shí)間與成本。實(shí)施例提供多重裸片堆疊的解決方案， 其中形成了暫時(shí)性平坦表面以用于工藝，例如是載體取下(carrier de-bonding)、測(cè)試 (testing)、切割(singulation)、及其相似工藝。再者，由于可重復(fù)使用材料的使用，制造成 本進(jìn)一步地縮減。封裝化合物的移除也增進(jìn)封裝體的熱散失能力。雖然本發(fā)明已以多個(gè)優(yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的保護(hù) 范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括 一底裸片；一頂裸片，接合至該底裸片，其中該頂裸片具有一尺寸，小于該底裸片的一尺寸；以及 一封裝化合物，位于該頂裸片及該頂裸片之上，其中該封裝化合物延伸至接觸該頂裸 片的邊緣，且其中該底裸片的邊緣垂直對(duì)齊于該封裝化合物的相應(yīng)邊緣。
2.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括一封裝基板，位于該底裸片之下，且接合 至該底裸片。
3.如權(quán)利要求2所述的集成電路結(jié)構(gòu)，還包括一附加封裝化合物，位于該封裝基板之 上且接觸該底裸片，其中該封裝化合物及該附加封裝化合物具有一可見(jiàn)界面，對(duì)齊于該底 裸片的一邊緣。
4.如權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中該封裝化合物及該附加封裝化合物是由一 相同材料所形成。
5.如權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中該封裝化合物及該附加封裝化合物是由不 同的材料所形成。
6.如權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中該附加封裝化合物還包括一部分，直接位 于該封裝化合物之上且接觸該封裝化合物。
7.一種集成電路結(jié)構(gòu)，包括 一底裸片；一頂裸片，接合至該底裸片，其中該頂裸片具有一尺寸，小于該底裸片的一尺寸； 一封裝化合物，位于該底裸片及該頂裸片之上，其中該封裝化合物接觸該頂裸片的邊 緣，且其中該底裸片的邊緣對(duì)齊于該封裝化合物的邊緣；一封裝基板，位于該底裸片之下，且接合至該底裸片；以及一附加封裝化合物，位于該封裝基板之上，且接觸該底裸片，其中該封裝化合物及該附 加封裝化合物具有一界面，對(duì)齊于該底裸片的一邊緣。
8.一種集成電路結(jié)構(gòu)的形成方法，包括 將多個(gè)頂裸片接合至一底晶片之上；將一第一封裝化合物形成至所述多個(gè)頂裸片及該底晶片之上； 切割該底晶片、所述多個(gè)頂裸片、及該第一封裝化合物以形成多個(gè)封裝單元，其中每一 所述封裝單元包括其中一所述頂裸片及一底裸片，該底裸片切割自該底晶片； 將其中一所述封裝單元接合至一封裝基板之上；將一第二封裝化合物形成至該其中一所述封裝單元及該封裝基板之上；以及 切割該封裝基板及該第二封裝化合物以形成多個(gè)封裝體單元。
9.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的形成方法，還包括在將該頂裸片接合至該底晶片的步驟之前，將一載具固定至該底晶片之上； 在形成該第一封裝化合物之后，將一切割膠帶固定至并貼近至該第一封裝化合物之上；取下該載具；以及在切割該底晶片、所述多個(gè)頂裸片、及該第一封裝化合物以形成所述多個(gè)封裝單元的 步驟之后，自該第一封裝化合物取下該切割膠帶。
10.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的形成方法，其中該頂裸片通過(guò)倒裝芯片接合 而接合至該底晶片。
全文摘要
本發(fā)明一實(shí)施例提供一種集成電路結(jié)構(gòu)及其形成方法，該集成電路結(jié)構(gòu)包括一底裸片；一頂裸片，接合至該底裸片，其中該頂裸片具有一尺寸，小于該底裸片的一尺寸；以及一封裝化合物，位于該頂裸片及該頂裸片之上，其中該封裝化合物延伸至接觸該頂裸片的邊緣，且其中該底裸片的邊緣垂直對(duì)齊于該封裝化合物的相應(yīng)邊緣。本發(fā)明可縮減封裝尺寸，且也可減少工藝時(shí)間與成本。
文檔編號(hào)H01L21/98GK102005440SQ201010266338
公開(kāi)日2011年4月6日 申請(qǐng)日期2010年8月26日 優(yōu)先權(quán)日2009年8月26日
發(fā)明者李建勛, 李柏毅, 王宗鼎 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司