專利名稱：BiCMOS工藝中的垂直寄生型PNP器件及其制造方法
技術領域：
本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種BiCMOS工藝中的垂直寄生型PNP器件，本發(fā)明還涉及該BiCMOS工藝中的垂直寄生型PNP器件的制造方法。
背景技術：
在射頻應用中，需要越來越高的器件特征頻率。在BiCMOS工藝技術中，NPN三極管，特別是鍺硅異質結三極管(SiGe)或者鍺硅碳異質結三極管(SiGeC HBT)則是超高頻器件的很好選擇。并且SiGe工藝基本與硅工藝相兼容，因此SiGe HBT已經(jīng)成為超高頻器件的主流之一。在這種背景下，其對輸出器件的要求也相應地提高，比如具有一定的電流增益系數(shù)和截止頻率?，F(xiàn)有技術中輸出器件能采用垂直型寄生PNP三極管，現(xiàn)有BiCMOS工藝中的垂直寄生型PNP器件的集電極的引出通常先由一形成于淺槽隔離(STI)即淺槽場氧底部的埋層或阱和器件的集電區(qū)相接觸并將集電區(qū)引出到和集電區(qū)相鄰的另一個有源區(qū)中、通過在該另一個有源區(qū)中形成金屬接觸引出集電極。這樣的做法是由其器件的垂直結構特點所決定的。其缺點是器件面積大，集電極的連接電阻大。由于現(xiàn)有技術中的集電極的引出要通過一和集電區(qū)相鄰的另一個有源區(qū)來實現(xiàn)、且該另一個有源區(qū)和集電區(qū)間需要用STI或者其他場氧來隔離，這樣就大大限制了器件尺寸的進一步縮小。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種BiCMOS工藝中的垂直寄生型PNP器件，能用作高速、高增益BiCMOS電路中的輸出器件，為電路提供多一種器件選擇，能有效地縮小器件面積、減小PNP管的集電極電阻、提高器件的性能；本發(fā)明還提供該BiCMOS工藝中的垂直寄生型PNP器件的制造方法，無須額外的工藝條件，能夠降低生產(chǎn)成本。為解決上述技術問題，本發(fā)明提供的BiCMOS工藝中的垂直寄生型PNP器件，形成于硅襯底上，有源區(qū)由淺槽場氧隔離，所述垂直寄生型PNP器件包括一集電區(qū)，由形成于所述有源區(qū)中的一 P型離子注入?yún)^(qū)組成，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度。所述集電區(qū)的P型離子注入的注入雜質為硼，分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 5el3cnT2、注入能量為IOOkeV 300keV ；第二步注入劑量為5elIcnT2 lel3cm_2、注入能量為30keV lOOkeV?！I埋層，由形成于所述集電區(qū)兩側的所述淺槽場氧底部的P型離子注入?yún)^(qū)組成，所述贗埋層橫向延伸進入所述有源區(qū)并和所述集電區(qū)形成接觸，通過在所述贗埋層頂部的所述淺槽場氧中形成的深孔接觸引出集電極。所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm2 lel6Cm_2、能量為小于15keV、注入雜質為硼或二氟化硼。一基區(qū)，由形成于所述集電區(qū)上部并和所述集電區(qū)相接觸的一 N型離子注入?yún)^(qū)組成。所述基區(qū)的N型離子注入的工藝條件為注入雜質為磷或者砷、能量條件為IOOKev 300Kev、劑量為 lel2cnT2 lel4cnT2。
一發(fā)射區(qū)，由形成于所述基區(qū)上部并和所述基區(qū)相接觸的一 P型鍺硅外延層組成，直接通過一金屬接觸引出發(fā)射極。所述發(fā)射區(qū)的大小小于所述有源區(qū)的大小，所述發(fā)射區(qū)的大小由第一介質層上形成的基區(qū)窗口進行定義，所述第一介質層形成于所述硅襯底上，通過刻蝕部分位于所述硅襯底的所述有源區(qū)上方的部分所述第一介質層形成所述基區(qū)窗口，所述基區(qū)窗口位于所述有源區(qū)上并小于所述有源區(qū)。形成于所述基區(qū)窗口內的所述P 型鍺硅外延層和所述基區(qū)相接觸，形成于所述基區(qū)窗口外的所述P型外延層和所述基區(qū)相隔所述第一介質層。所述發(fā)射區(qū)的P型鍺硅外延層采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為5eHCm 2 5e15cm_2、能量為小于lOkeV、注入雜質為硼或二氟化硼。一 N型多晶硅，所述N型多晶硅形成于所述基區(qū)上部并和所述基區(qū)相接觸，通過在所述N型多晶硅上做金屬接觸引出基極。所述N型多晶硅通過第二介質層和所述發(fā)射區(qū)相隔離。所述N型多晶硅采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為 IeHcnT2 lel6cnT2、能量為150keV 200keV、注入雜質為砷或磷。 為解決上述技術問題，本發(fā)明提供的BiCMOS工藝中的垂直寄生型PNP器件的制造方法，包括如下步驟步驟一、采用刻蝕工藝在硅襯底上形成有源區(qū)和淺溝槽?？涛g工藝采用氮化硅硬質掩模，所述氮化硅硬質掩模的形成方法為首先在所述硅襯底上生長一氮化硅層、再通過光刻刻蝕工藝將要形成所述淺溝槽的區(qū)域的所述氮化硅去除、使所述氮化硅硬質掩模只覆蓋于所述硅襯底的所述有源區(qū)表面上。步驟二、在所述有源區(qū)進行N型離子注入形成基區(qū)，所述基區(qū)的深度小于所述淺溝槽的底部深度。所述基區(qū)的N型離子注入是穿過所述氮化硅硬質掩模注入到所述有源區(qū)中，所述基區(qū)的N型離子注入的工藝條件為注入雜質為磷或者砷、能量條件為IOOKev 300Kev、劑量為 lel2cnT2 lel4cnT2。步驟三、在所述淺溝槽底部進行P型離子注入形成贗埋層。所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm2 lel6Cm_2、能量為小于15keV、注入雜質為硼或二氟化硼。步驟四、進行退火工藝，所述贗埋層橫向和縱向擴散進入所述有源區(qū)中。所述退火的工藝條件為溫度為900°C 1100°C，時間為10分鐘 100分鐘。步驟五、在所述淺溝槽中填入氧化硅形成淺槽場氧。步驟六、在所述有源區(qū)中進行P型離子注入形成集電區(qū)，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度并和所述贗埋層形成接觸。所述集電區(qū)的P型離子注入的采用現(xiàn)有的CMOSP阱注入工藝，注入雜質為硼，分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 5el3cm_2、注入能量為IOOkeV 300keV ；第二步注入劑量為5elIcnT2 lel3cnT2、注入能量為 30keV lOOkeV。步驟七、形成發(fā)射區(qū)，通過在所述有源區(qū)上方生長一 P型鍺硅外延層并刻蝕形成， 所述發(fā)射區(qū)的大小小于所述有源區(qū)并和所述基區(qū)相接觸。所述P型鍺硅外延層采用SiGe HBT的鍺硅外延層工藝形成并用SiGe HBT的非本征基區(qū)的重摻雜P型注入形成所述P型鍺硅外延層。所述P型鍺硅外延層采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為5eHCm 2 5e15cm_2、能量為小于lOkeV、注入雜質為硼或二氟化硼。所述發(fā)射區(qū)的位置和大小通過一由第一介質層上形成的基區(qū)窗口進行定義，包括步驟在所述硅襯底上形成所述第一介質層；刻蝕位于所述硅襯底的所述有源區(qū)上方的部分所述第一介質層形成所述基區(qū)窗口，所述基區(qū)窗口位于所述有源區(qū)上并小于所述有源區(qū)；在所述硅襯底的所述基區(qū)窗口和所述第一介質層上生長一 P型鍺硅外延層并刻蝕形成所述發(fā)射區(qū)，形成于所述基區(qū)窗口內的所述P型鍺硅外延層和所述基區(qū)形成接觸，形成于所述基區(qū)窗口外的所述P型鍺硅外延層的尺寸小于所述有源區(qū)并和所述基區(qū)通過所述第一介質層隔離。步驟八、在所述基區(qū)上部形成N型多晶硅，所述N型多晶硅和所述基區(qū)相接觸。形成所述N型多晶硅時包括如下步驟在所述硅襯底上形成第二介質層；刻蝕所述第二介質層，使所述第二介質層包裹住所述發(fā)射區(qū)且包裹區(qū)域要小于所述有源區(qū)的尺寸，所述包裹區(qū)域外的所述第二介質層全部去除；淀積所述N型多晶硅，使所述N型多晶硅和所述基區(qū)相接觸并通過通過所述第二介質層和所述發(fā)射區(qū)相隔離。所述N型多晶硅采用SiGeHBT 的發(fā)射極多晶硅工藝形成，采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為 IeHcnT2 lel6cnT2、能量為150keV 200keV、注入雜質為砷或磷。步驟九、在所述贗埋層頂部的所述淺槽場氧中形成深孔接觸引出集電極；形成基區(qū)的金屬接觸引出基極；形成發(fā)射區(qū)的金屬接觸引出發(fā)射極。本發(fā)明的BiCMOS工藝中的垂直寄生型PNP器件，具有較大的電流放大系數(shù)和較好的頻率特性，能用作高速、高增益BiCMOS電路中的輸出器件，為電路提供多一種器件選擇； 本發(fā)明器件通過采用先進的深孔接觸工藝與P型贗埋層直接接觸，來引出本發(fā)明器件的集電極，使有效的減少器件的面積；另外由于引出位置到集電區(qū)的距離縮短，加上高摻雜的P 型贗埋層，能使器件的集電極的電阻有效地減小、能提高器件的頻率特性同時保持器件的電流增益不受影響。本發(fā)明的制造方法采用現(xiàn)有BiCMOS工藝條件，能降低生產(chǎn)成本。


下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是本發(fā)明實施例BiCMOS工藝中的垂直寄生型PNP器件的結構示意圖；圖2A-圖2G是本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件在制造過程中的結構示意圖；圖3A是TCAD模擬的本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的輸入特性曲線；圖;3B是TCAD模擬的本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的增
益曲線。
具體實施例方式如圖1所示，是本發(fā)明實施例BiCMOS工藝中的垂直寄生型PNP器件的結構示意圖，本發(fā)明實施例BiCMOS工藝中的垂直寄生型PNP器件，形成于P型硅襯底1上并在所述P 型硅襯底1上形成有N型深阱2，有源區(qū)由淺槽場氧3隔離即為淺溝槽隔離(STI)，所述垂直寄生型PNP器件包括一集電區(qū)7，由形成于所述有源區(qū)中的一 P型離子注入?yún)^(qū)組成，所述集電區(qū)7的深度大于或等于所述淺槽場氧3的底部深度。所述集電區(qū)7的P型離子注入的注入雜質為硼， 分兩步注入實現(xiàn)第一步注入劑量為IellcnT2 5el3cnT2、注入能量為IOOkeV 300keV ；
7第二步注入劑量為5elIcnT2 lel3cm_2、注入能量為30keV lOOkeV。一贗埋層6，由形成于所述集電區(qū)7兩側的所述淺槽場氧3底部的P型離子注入?yún)^(qū)組成，所述贗埋層6橫向延伸進入所述有源區(qū)并和所述集電區(qū)7形成接觸，通過在所述贗埋層6頂部的所述淺槽場氧3中形成的深孔接觸12引出集電極。所述贗埋層6的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6Cm_2、能量為小于15keV、注入雜質為硼或二氟化硼。一基區(qū)5，由形成于所述集電區(qū)7上部并和所述集電區(qū)7相接觸的一 N型離子注入?yún)^(qū)組成。所述基區(qū)5的N型離子注入的工藝條件為注入雜質為磷或者砷、能量條件為 IOOKev 300Kev、劑量為 IeHcnT2 lel6cnT2。一發(fā)射區(qū)9，由形成于所述基區(qū)5上部并和所述基區(qū)5相接觸的一 P型鍺硅外延層組成，直接通過一金屬接觸引出發(fā)射極。所述發(fā)射區(qū)9的大小小于所述有源區(qū)的大小，所述發(fā)射區(qū)9的大小由第一介質層8上形成的基區(qū)窗口進行定義，所述第一介質層8形成于所述硅襯底1上，通過刻蝕部分位于所述硅襯底1的所述有源區(qū)上方的部分所述第一介質層8 形成所述基區(qū)窗口，所述基區(qū)窗口位于所述有源區(qū)上并小于所述有源區(qū)。形成于所述基區(qū)窗口內的所述P型鍺硅外延層和所述基區(qū)5相接觸，形成于所述基區(qū)窗口外的所述P型外延層和所述基區(qū)5相隔所述第一介質層8。所述發(fā)射區(qū)9的P型鍺硅外延層采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為5eHCm 2 kl5cm_2、能量為小于lOkeV、注入雜質為硼或二氟化硼。一 N型多晶硅11，所述N型多晶硅11形成于所述基區(qū)5上部并和所述基區(qū)5相接觸，通過在所述N型多晶硅11上做金屬接觸引出基極。所述N型多晶硅11通過第二介質層10和所述發(fā)射區(qū)9相隔離。所述N型多晶硅11采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為IeHcnT2 lel6cnT2、能量為150keV 200keV、注入雜質為砷或磷。如圖2A-圖2G所示，為本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件在制造過程中的結構示意圖，本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的制造方法包括如下工藝步驟步驟一、如圖2A所示，采用刻蝕工藝在P型硅襯底1上形成有源區(qū)和淺溝槽3?？涛g工藝采用氮化硅硬質掩模4，所述氮化硅硬質掩模4的形成方法為首先在所述硅襯底上生長一氮化硅層、再通過光刻刻蝕工藝將要形成所述淺溝槽的區(qū)域的所述氮化硅去除、使所述氮化硅硬質掩模4只覆蓋于所述硅襯底1的所述有源區(qū)表面上。所述淺溝槽3形成后， 再通過N型深阱注入形成深阱2步驟二、如圖2B所示，在所述有源區(qū)進行N型離子注入形成基區(qū)5，所述基區(qū)5的深度小于所述淺溝槽3的底部深度。所述基區(qū)5的N型離子注入是穿過所述氮化硅硬質掩模4注入到所述有源區(qū)中，所述基區(qū)5的N型離子注入的工藝條件為注入雜質為磷或者砷、能量條件為IOOKev 300Kev、劑量為Ie 12cm"2 IeHcm 2。所述基區(qū)5的N型離子注入同時注入到了所述淺溝槽3的底部。步驟三、如圖2C所示，在所述淺溝槽3底部進行P型離子注入形成贗埋層6。所述贗埋層6的P型離子注入的工藝條件為注入劑量為161如!11_2 1616(^_2、能量為小于 15keV、注入雜質為硼或二氟化硼。步驟四、如圖2D所示，進行退火工藝，所述贗埋層6橫向和縱向擴散進入所述有源區(qū)中。所述退火的工藝條件為溫度為900°C 1100°C，時間為10分鐘 100分鐘。步驟五、如圖2E所示，在所述淺溝槽3中填入氧化硅形成淺槽場氧3。步驟六、如圖2E所示，在所述有源區(qū)中進行P型離子注入形成集電區(qū)7，所述集電區(qū)7的深度大于或等于所述淺槽場氧3的底部深度并和所述贗埋層6形成接觸。所述集電區(qū)7的P型離子注入的采用現(xiàn)有的CMOSP阱注入工藝，注入雜質為硼，分兩步注入實現(xiàn) 第一步注入劑量為IellcnT2 kl3cnT2、注入能量為IOOkeV 300keV ；第二步注入劑量為 5elIcnT2 lel3cm_2、注入能量為 30keV IOOkeV。步驟七、如圖2F所示，形成發(fā)射區(qū)9，通過在所述有源區(qū)上方生長一 P型鍺硅外延層并刻蝕形成，所述發(fā)射區(qū)9的大小小于所述有源區(qū)并和所述基區(qū)5相接觸。所述P型鍺硅外延層采用SiGe HBT的鍺硅外延層工藝形成并用SiGe HBT的非本征基區(qū)的重摻雜P型注入形成所述P型鍺硅外延層。所述發(fā)射區(qū)的P型鍺硅外延層采用離子注入工藝進行摻雜， 摻雜工藝條件為注入劑量為5eHCm 2 kl5cm_2、能量為小于lOkeV、注入雜質為硼或二氟化硼。所述發(fā)射區(qū)9的位置和大小通過一由第一介質層8上形成的基區(qū)窗口進行定義， 包括步驟在所述硅襯底1上形成所述第一介質層8 ；刻蝕位于所述硅襯底1的所述有源區(qū)上方的部分所述第一介質層8形成所述基區(qū)窗口，所述基區(qū)窗口位于所述有源區(qū)上并小于所述有源區(qū)；在所述硅襯底1的所述基區(qū)窗口和所述第一介質層8上生長一 P型鍺硅外延層并刻蝕形成所述發(fā)射區(qū)9，形成于所述基區(qū)窗口內的所述P型鍺硅外延層和所述基區(qū)5形成接觸，形成于所述基區(qū)窗口外的所述P型鍺硅外延層的尺寸小于所述有源區(qū)并和所述基區(qū)5通過所述第一介質層8隔離。 步驟八、如圖2F、圖2G所示，在所述基區(qū)5上部形成N型多晶硅11，所述N型多晶硅11和所述基區(qū)5相接觸。形成所述N型多晶硅11時包括如下步驟在所述硅襯底1上形成第二介質層10 ；刻蝕所述第二介質層10，使所述第二介質層10包裹住所述發(fā)射區(qū)9且包裹區(qū)域要小于所述有源區(qū)的尺寸，即所述包裹區(qū)域的橫向尺寸包括了所述發(fā)射區(qū)9和所述第二介質層10的橫向尺寸，最后所述包裹區(qū)域的橫向尺寸要小于所述有源區(qū)的橫向尺寸； 所述包裹區(qū)域外的所述第二介質層全部去除。淀積所述N型多晶硅11，使所述N型多晶硅 11和所述基區(qū)5相接觸并通過通過所述第二介質層10和所述發(fā)射區(qū)9相隔離。所述N型多晶硅11采用SiGe HBT的發(fā)射極多晶硅工藝形成，采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為IeHcm2 lel6cnT2、能量為150keV 200keV、注入雜質為砷或磷。步驟九、如圖1所示，在所述贗埋層6頂部的所述淺槽場氧3中形成深孔接觸12 引出集電極；形成基區(qū)的金屬接觸13引出基極；形成發(fā)射區(qū)的金屬接觸13引出發(fā)射極；最后在集電極、基極、發(fā)射極的接觸上形成金屬連線14引出各電極。如圖3A和;3B所示，分別為TCAD模擬的本發(fā)明實施例的BiCMOS工藝中的垂直寄生型PNP器件的輸入特性曲線和增益曲線。從中可以看出，由于采用了先進的深孔接觸工藝與P型贗埋層直接接觸，來引出本器件的集電極，器件的面積與現(xiàn)有技術相比有效的減小了。并且由于引出位置到集電區(qū)的距離縮短，加上高摻雜的P型贗埋層，集電極的電阻也隨之有效地減小，從而有助與提高器件的頻率特性。而其他特性，比如輸入特性和電流增益， 卻不會受影響，電流增益能保持在20以上。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應
9視為本發(fā)明的保護范圍。
權利要求
1.一種BiCMOS工藝中的垂直寄生型PNP器件，形成于硅襯底上，有源區(qū)由淺槽場氧隔離，其特征在于，所述垂直寄生型PNP器件包括一集電區(qū)，由形成于所述有源區(qū)中的一 P型離子注入?yún)^(qū)組成，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度；一贗埋層，由形成于所述集電區(qū)兩側的所述淺槽場氧底部的P型離子注入?yún)^(qū)組成，所述贗埋層橫向延伸進入所述有源區(qū)并和所述集電區(qū)形成接觸，通過在所述贗埋層頂部的所述淺槽場氧中形成的深孔接觸引出集電極；一基區(qū)，由形成于所述集電區(qū)上部并和所述集電區(qū)相接觸的一 N型離子注入?yún)^(qū)組成；一發(fā)射區(qū)，由形成于所述基區(qū)上部并和所述基區(qū)相接觸的一 P型鍺硅外延層組成，直接通過一金屬接觸引出發(fā)射極；一 N型多晶硅，所述N型多晶硅形成于所述基區(qū)上部并和所述基區(qū)相接觸，通過在所述 N型多晶硅上做金屬接觸引出基極。
2.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述集電區(qū)的P型離子注入的注入雜質為硼，分兩步注入實現(xiàn)第一步注入劑量為lellcm—2 kl3cnT2、注入能量為IOOkeV 300keV ；第二步注入劑量為MllcnT2 lel3cnT2、注入能量為 30keV IOOkeV0
3.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6Cm_2、能量為小于15keV、注入雜質為硼或二氟化硼。
4.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述基區(qū)的N型離子注入的工藝條件為注入雜質為磷或者砷、能量條件為IOOKev 300Kev、劑量為 lel2cnT2 lel4cnT2。
5.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述發(fā)射區(qū)的P型鍺硅外延層采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為kl4cm2 kl5cm_2、能量為小于lOkeV、注入雜質為硼或二氟化硼。
6.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述N型多晶硅采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為leHCm2 le16Cm_2jg 量為150keV 200keV、注入雜質為砷或磷。
7.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述發(fā)射區(qū)的大小小于所述有源區(qū)的大小，所述發(fā)射區(qū)的大小由第一介質層上形成的基區(qū)窗口進行定義，所述第一介質層形成于所述硅襯底上，通過刻蝕部分位于所述硅襯底的所述有源區(qū)上方的部分所述第一介質層形成所述基區(qū)窗口，所述基區(qū)窗口位于所述有源區(qū)上并小于所述有源區(qū)。
8.如權利要求1所述的BiCMOS工藝中的垂直寄生型PNP器件，其特征在于所述N型多晶硅通過第二介質層和所述發(fā)射區(qū)相隔離。
9.一種BiCMOS工藝中的垂直寄生型PNP器件的制造方法，其特征在于，包括如下步驟步驟一、采用刻蝕工藝在硅襯底上形成有源區(qū)和淺溝槽；步驟二、在所述有源區(qū)進行N型離子注入形成基區(qū)；所述基區(qū)的深度小于所述淺溝槽的底部深度；步驟三、在所述淺溝槽底部進行P型離子注入形成贗埋層；步驟四、進行退火工藝，所述贗埋層橫向和縱向擴散進入所述有源區(qū)中；步驟五、在所述淺溝槽中填入氧化硅形成淺槽場氧；步驟六、在所述有源區(qū)中進行P型離子注入形成集電區(qū)，所述集電區(qū)的深度大于或等于所述淺槽場氧的底部深度并和所述贗埋層形成接觸；步驟七、形成發(fā)射區(qū)，通過在所述有源區(qū)上方生長一 P型鍺硅外延層并刻蝕形成，所述發(fā)射區(qū)的大小小于所述有源區(qū)并和所述基區(qū)相接觸；步驟八、在所述基區(qū)上部形成N型多晶硅，所述N型多晶硅和所述基區(qū)相接觸；步驟九、在所述贗埋層頂部的所述淺槽場氧中形成深孔接觸引出集電極；形成基區(qū)的金屬接觸引出基極；形成發(fā)射區(qū)的金屬接觸引出發(fā)射極。
10.如權利要求9所述的方法，其特征在于步驟一中的刻蝕工藝采用氮化硅硬質掩模，所述氮化硅硬質掩模形成于所述硅襯底的所述有源區(qū)表面上，步驟二中的所述基區(qū)的 N型離子注入是穿過所述氮化硅硬質掩模注入到所述有源區(qū)中，所述基區(qū)的N型離子注入的工藝條件為注入雜質為磷或者砷、能量條件為IOOKev 300Kev、劑量為le12cnT2 IeHcnT20
11.如權利要求9所述的方法，其特征在于步驟三中所述贗埋層的P型離子注入的工藝條件為注入劑量為IeHcm 2 lel6Cm_2、能量為小于15keV、注入雜質為硼或二氟化硼。
12.如權利要求9所述的方法，其特征在于步驟四中的退火的工藝條件為溫度為 9001100°C，時間為10分鐘 100分鐘。
13.如權利要求9所述的方法，其特征在于步驟六中所述集電區(qū)的P型離子注入的注入雜質為硼，分兩步注入實現(xiàn)第一步注入劑量為lellcm—2 5e13CnT2、注入能量為 IOOkeV 300keV ；第二步注入劑量為5elIcnT2 lel3cm_2、注入能量為30keV IOOkeV。
14.如權利要求9所述的方法，其特征在于步驟七中的所述發(fā)射區(qū)的位置和大小通過一第一介質層形成的基區(qū)窗口進行定義，包括步驟在所述硅襯底上形成所述第一介質層； 刻蝕位于所述硅襯底的所述有源區(qū)上方的部分所述第一介質層形成所述基區(qū)窗口，所述基區(qū)窗口位于所述有源區(qū)上并小于所述有源區(qū)；在所述硅襯底的所述基區(qū)窗口和所述第一介質層上生長一 P型鍺硅外延層并刻蝕形成所述發(fā)射區(qū)，形成于所述基區(qū)窗口內的所述P型鍺硅外延層和所述基區(qū)形成接觸，形成于所述基區(qū)窗口外的所述P型鍺硅外延層的尺寸小于所述有源區(qū)并和所述基區(qū)通過所述第一介質層隔離；所述發(fā)射區(qū)的P型鍺硅外延層采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為MHcnT2 kl5Cm_2、能量為小于 lOkeV、注入雜質為硼或二氟化硼。
15.如權利要求9所述的方法，其特征在于步驟八中形成所述N型多晶硅時包括如下步驟在所述硅襯底上形成第二介質層；刻蝕所述第二介質層，使所述第二介質層包裹住所述發(fā)射區(qū)且包裹區(qū)域要小于所述有源區(qū)的尺寸，所述包裹區(qū)域外的所述第二介質層全部去除；淀積所述N型多晶硅，使所述N型多晶硅和所述基區(qū)相接觸并通過通過所述第二介質層和所述發(fā)射區(qū)相隔離。
16.如權利要求9或15所述的方法，其特征在于所述N型多晶硅采用離子注入工藝進行摻雜，摻雜工藝條件為注入劑量為IeHcm 2 le16cnT2、能量為150keV 200keV、注入雜質為砷或磷。 全文摘要
本發(fā)明公開了一種BiCMOS工藝中的垂直寄生型PNP器件，包括一集電區(qū)、一基區(qū)、一發(fā)射區(qū)以及一贗埋層、一N型多晶硅。贗埋層形成于集電區(qū)兩側的淺槽場氧底部并橫向延伸進入有源區(qū)并和集電區(qū)形成接觸，通過在贗埋層頂部的淺槽場氧中形成的深孔接觸引出集電極。N型多晶硅形成于基區(qū)上部并和基區(qū)相接觸，通過在N型多晶硅上做金屬接觸引出基極。本發(fā)明還公開了一種BiCMOS工藝中的垂直寄生型PNP器件的制造方法。本發(fā)明器件能用作高速、高增益BiCMOS電路中的輸出器件，為電路提供多一種器件選擇，能有效地縮小器件面積、減小PNP管的集電極電阻、提高器件的性能。本發(fā)明方法無須額外的工藝條件，能夠降低生產(chǎn)成本。
文檔編號H01L29/06GK102386218SQ20101027011
公開日2012年3月21日 申請日期2010年8月31日 優(yōu)先權日2010年8月31日
發(fā)明者劉冬華, 胡君, 錢文生 申請人:上海華虹Nec電子有限公司