專利名稱：Mos晶體管及其柵介電層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及MOS晶體管及其柵介電層的制作方法。
背景技術(shù)：
隨著集成電路制造技術(shù)的不斷發(fā)展，MOS晶體管的特征尺寸也越來越小。在MOS 晶體管特征尺寸不斷縮小情況下，為了降低MOS晶體管柵極的寄生電容，提高器件速度，高 K柵介電層與金屬柵極(High K Metal Gate, HKMG)的柵極疊層結(jié)構(gòu)被引入到MOS晶體管中。為避免金屬柵極的柵極金屬材料對(duì)晶體管其他結(jié)構(gòu)的影響，所述金屬柵極與高K 柵介電層的柵極疊層結(jié)構(gòu)通常采用柵極替代(!^placement gate)工藝制作。在該工藝中， 在源漏區(qū)注入前，在待形成的柵電極位置首先形成由多晶硅構(gòu)成的偽柵極，所述偽柵極用于自對(duì)準(zhǔn)形成源漏區(qū)等工藝處理。而在形成源漏區(qū)之后，會(huì)移除所述偽柵極并在偽柵極的位置形成柵極開口，之后，再在所述柵極開口中依次填充高K柵介電層與金屬柵極。由于金屬柵極在源漏區(qū)注入完成后再進(jìn)行制作，這使得后續(xù)工藝的數(shù)量得以減少，避免了柵極金屬材料不適于進(jìn)行高溫處理的問題。然而，采用上述柵極替代工藝制作MOS晶體管仍存在著挑戰(zhàn)。隨著柵極長(zhǎng)度的進(jìn)一步縮小，這種問題更加嚴(yán)重。在該工藝形成的柵極堆疊結(jié)構(gòu)中，所述柵極開口的垂直側(cè)壁上同樣覆蓋有高K柵介電層，這導(dǎo)致源漏區(qū)與金屬柵極間的寄生電容增加。而金屬柵極不必要的寄生電容增加會(huì)影響器件開關(guān)速度。為解決所述金屬柵極寄生電容較大的問題，美國(guó)專利US6864145公開了一種通過在柵極開口垂直側(cè)壁的柵介電層注入硅離子來降低所述柵介電層介電常數(shù)的方法。然而， 所述硅離子不僅注入在柵極開口垂直側(cè)壁的高K柵介電層中，還會(huì)同時(shí)注入到柵極開口底部的高K柵介電層中，這會(huì)破壞柵極開口底部高K柵介電層的介電性能，進(jìn)而影響器件性能。美國(guó)專利US7148099則公開了另一種降低柵介電層介電常數(shù)的方法。在該方法中，需要預(yù)先在柵極開口中填滿多晶硅或柵極金屬材料，之后再以一定的角度注入硅離子，由于柵極開口中有多晶硅或柵極金屬材料作阻擋，柵極開口底部柵介電層的介電性能不受注入影響。然而，所述多晶硅或柵極金屬材料同時(shí)還阻擋硅離子注入到柵極開口垂直側(cè)壁的高 K柵介電層中，使得該位置的高K柵介電層僅有部分區(qū)域的介電常數(shù)得以降低，柵極寄生電容仍難以有效減小。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種MOS晶體管及其柵介電層的制作方法，在不破壞金屬柵極底部高K柵介電層的同時(shí)，降低了金屬柵極的寄生電容，提高了器件性能。為解決上述問題，本發(fā)明提供了一種MOS晶體管柵介電層的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵介電層與介電保護(hù)層，所述介電保護(hù)層中形成有柵極開口，所述柵極開口使得偽柵介電層露出；在所述介電保護(hù)層上與柵極開口內(nèi)形成犧牲層，所述犧牲層保形覆蓋柵極開口 ；各向異性刻蝕所述犧牲層，僅保留柵極開口垂直側(cè)壁上的犧牲層；在所述介電保護(hù)層上與柵極開口內(nèi)形成高K介電材料，所述高K介電材料保形覆蓋所述柵極開口；對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，使得柵極開口垂直側(cè)壁上的犧牲層與高K介電材料反應(yīng)形成混合介電層，所述混合介電層具有小于高K介電材料的介電常數(shù)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1.利用犧牲層與高K介電材料間的化學(xué)反應(yīng)，在金屬柵極的兩側(cè)形成具有較低介電常數(shù)的混合介電層，所述犧牲層的形狀可以準(zhǔn)確控制，從而避免了離子注入方式形成混合介電層的不穩(wěn)定性；2.所述低介電常數(shù)的混合介電層有效降低了 MOS晶體管的柵極寄生電容。


圖1是本發(fā)明MOS晶體管柵介電層的制作方法的流程示意圖。圖2至圖7是本發(fā)明MOS晶體管柵介電層的制作方法各制作階段的剖面示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)的高K柵介電層制作方法中，為了降低柵極開口垂直側(cè)壁柵介電層的介電常數(shù)，需要在所述柵介電層中注入硅離子。然而，所述硅離子的注入可能會(huì)降低柵極開口底部柵介電層的介電性能，或是由于柵極開口填充材料的阻擋而使得柵極開口垂直側(cè)壁僅有部分高K柵介電層的介電常數(shù)能夠被降低。針對(duì)上述問題，本發(fā)明的發(fā)明人提供了一種MOS晶體管柵介電層的制作方法。在該方法中，在向柵極開口填充高K介電材料前，需要在柵極開口的垂直側(cè)壁上形成犧牲層， 并在保形填充高K介電材料之后，對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，所述退火處理使得犧牲層與高K介電材料發(fā)生反應(yīng)，形成具有較低介電常數(shù)的混合介電層，從而有效減小了金屬柵極兩側(cè)的寄生電容。參考圖1，示出了本發(fā)明MOS晶體管柵介電層的制作方法的流程，包括執(zhí)行步驟S102，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵介電層與介電保護(hù)層，所述介電保護(hù)層中形成有柵極開口，所述柵極開口使得偽柵介電層露出；執(zhí)行步驟S104，在所述介電保護(hù)層上與柵極開口內(nèi)形成犧牲層，所述犧牲層保形覆蓋柵極開口；執(zhí)行步驟S106，各向異性刻蝕所述犧牲層，僅保留柵極開口垂直側(cè)壁上的犧牲層；
執(zhí)行步驟S108，在所述介電保護(hù)層上與柵極開口內(nèi)形成高K介電材料，所述高K介電材料保形覆蓋所述柵極開口；執(zhí)行步驟S110，對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，使得柵極開口垂直側(cè)壁上的犧牲層與高K介電材料反應(yīng)形成混合介電層，所述混合介電層具有小于高K介電材料的介電常數(shù)。在具體實(shí)施例中，所述犧牲層可以采用硅、鍺、硅鍺等半導(dǎo)體材料或碳，而所述高K 介電材料包括 HfO2、HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La2O3> ZrO2 或 LaAlO 等，所述混合介電層由犧牲層與高K介電材料反應(yīng)而成，相應(yīng)的，所述混合介電層包括HfxSiy0z、 HfxSiyOzH,HfuTixSiyOz,HfuTaxSiyOz,HfuZrxSiyOz, SixAlyOz,HfxGeyOz 或 HfuSixGeyOz 等。以所述犧牲層為Si、高K介電材料為HfO2為例，所述Si與HfO2反應(yīng)后生成混合介電層HfxSiyOz， 而所述HfxSiyOz的介電常數(shù)顯著低于HfO2的介電常數(shù)。上述步驟完成后，所述柵極開口內(nèi)的介電層包括柵極開口底部的高K介電材料 (即高K柵介電層)以及柵極開口垂直側(cè)壁上的混合介電層。之后，還需要繼續(xù)在所述柵極開口中填充柵極金屬材料，以形成金屬柵極。接下來，結(jié)合具體的實(shí)施例，對(duì)本發(fā)明MOS晶體管柵介電層的制作方法進(jìn)行進(jìn)一步的說明。圖2至圖7是本發(fā)明MOS晶體管柵介電層的制作方法各制作階段的剖面示意圖。如圖2所示，提供半導(dǎo)體襯底201，所述半導(dǎo)體襯底201上依次形成有偽柵介電層 202與介電保護(hù)層203，所述偽柵介電層202覆蓋半導(dǎo)體襯底201表面。所述介電保護(hù)層 203中還形成有柵極開口 207，所述柵極開口 207使得其底部的偽柵介電層202表面露出。 可選的，所述柵極開口 207兩側(cè)的介電保護(hù)層203中還形成有間隙壁205，所述間隙壁205 可以采用氮化硅。如圖3所示，在所述介電保護(hù)層203上與柵極開口 207內(nèi)形成犧牲層209，所述犧牲層209保形覆蓋所述柵極開口 207。所述保形覆蓋是指相對(duì)于柵極開口 207的深度與寬度而言，犧牲層209的厚度較小，不會(huì)填充滿所述柵極開口 207，使得所述柵極開口 207仍保持與未形成薄膜前類似的形狀。在具體實(shí)施例中，采用化學(xué)氣相淀積的方式形成所述犧牲層209，所述犧牲層209 包括硅、鍺、硅鍺等半導(dǎo)體材料或碳，其厚度小于或等于20埃。優(yōu)選的，采用硅形成的犧牲層209中摻有氫元素或氟元素，所述氫元素的摻雜濃度為5%至30%，所述氟元素的摻雜濃度為5%至15%。所述摻雜的氫元素或氟元素可以降低后續(xù)退火處理中硅與高K介電材料的反應(yīng)難度。如圖4所示，各向異性刻蝕所述犧牲層209，移除介電保護(hù)層203上與柵極開口 207底部的犧牲層209，僅保留柵極開口 207垂直側(cè)壁上的犧牲層209。所述殘留的犧牲層 209還可以加大后續(xù)形成的金屬電極與源漏區(qū)間的距離，從而降低了柵極寄生電容。此外， 所述犧牲層209的形狀可以準(zhǔn)確控制，從而避免了離子注入方式形成低介電常數(shù)介電層工藝的不穩(wěn)定性。在所述犧牲層209各向異性刻蝕后，柵極開口 207底部的偽柵介電層202露出。之后，移除所述柵極開口 207底部露出的偽柵介電層202，直至露出所述半導(dǎo)體襯底201表面。 在具體實(shí)施例中，所述偽柵介電層202為氧化硅，采用濃度為的氫氟酸溶液(DHF)移除所述偽柵介電層202，反應(yīng)時(shí)間為3至5分鐘。依據(jù)具體實(shí)施例的不同，還可以選擇不移除所述偽柵介電層202而直接進(jìn)行后續(xù)工藝。如圖5所示，在所述介電保護(hù)層203上與柵極開口 207內(nèi)形成高K介電材料211，所述高K介電材料211保形覆蓋柵極開口 207。所述高K介電材料包括Hf02、HfSi0、HfSi0N、 HfTaO,HfTiO,HfZr0,Al203>La203>ZrO2或者LaAW。在具體實(shí)施例中，所述高K介電材料的厚度小于或等于60埃。如圖6所示，對(duì)所述半導(dǎo)體襯底201進(jìn)行退火處理，所述柵極開口 207垂直側(cè)壁上的犧牲層與高K介電材料211反應(yīng)，形成混合介電層213，所述混合介電層213與間隙壁 205相連接。所述混合介電層213具有小于高K介電材料211的介電常數(shù)。在所述犧牲層采用硅、鍺、硅鍺等半導(dǎo)體材料或碳，而所述高K介電材料采用HfO2、HfSiO、HfSiON、HfTaO、 HfTiO, HfZrO, A1203、La2O3> ZrO2或LaAlO的情況下，所述混合介電層213由犧牲層與高K 介電材料反應(yīng)而成，例如可以為 HfxSiy0z、HfxSiyOzH, HfuTixSiyOz, HfuTaxSiyOz, HfuZrxSiyOz, SixAlyOz^HfxGeyOz或HfuSixGeyOz等。以上列舉的混合介電層213的材料的介電常數(shù)均小于對(duì)應(yīng)的高K介電材料。在具體實(shí)施例中，所述退火處理采用快速退火處理，反應(yīng)溫度為650至850攝氏度，反應(yīng)時(shí)間為1至3分鐘，反應(yīng)氣氛為氮?dú)?。由于所述犧牲層僅殘留于柵極開口 207的垂直側(cè)壁上，在所述退火處理時(shí)，柵極開口 207底部的高K介電材料211并不會(huì)轉(zhuǎn)變?yōu)榈徒殡姵?shù)的混合介電層213，也就避免了采用本發(fā)明制作的MOS晶體管高K柵介電層介電性能的下降。如圖7所示，在形成所述混合介電層213之后，繼續(xù)在所述柵極開口內(nèi)填滿柵極金屬材料。之后，平坦化所述柵極金屬材料，僅保留柵極開口內(nèi)的柵極金屬材料，所述保留的柵極金屬材料即構(gòu)成金屬柵極215。在具體實(shí)施例中，所述柵極金屬材料包括11、&)、附、41或1，或11、&)、附、41、1 中一種或多種的合金或金屬硅化物。在不同的實(shí)施例中，在形成所述柵極金屬材料前，還可以在所述柵極開口中保形覆蓋功函數(shù)金屬材料，所述功函數(shù)金屬材料用于調(diào)節(jié)MOS晶體管的閾值電壓。所述功函數(shù)金屬材料包括但不限于TiN、TiAlN, TaN, TaAlN或TaC。至此，采用本發(fā)明制作的包含高K柵介電層以及金屬柵極的柵極結(jié)構(gòu)制作完成， 所述金屬柵極位于半導(dǎo)體襯底上，金屬柵極的底部與半導(dǎo)體襯底間形成有高K柵介電層， 而所述金屬柵極兩側(cè)形成有具有低介電常數(shù)的混合介電層，而所述混合介電層分別與間隙壁及金屬柵極相連接。所述混合介電層具有小于高K柵介電層的介電常數(shù)，從而降低了柵極寄生電容。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種MOS晶體管柵介電層的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵介電層與介電保護(hù)層，所述介電保護(hù)層中形成有柵極開口，所述柵極開口使得偽柵介電層露出；在所述介電保護(hù)層上與柵極開口內(nèi)形成犧牲層，所述犧牲層保形覆蓋柵極開口 ；各向異性刻蝕所述犧牲層，僅保留柵極開口垂直側(cè)壁上的犧牲層；在所述介電保護(hù)層上與柵極開口內(nèi)形成高K介電材料，所述高K介電材料保形覆蓋所述柵極開口；對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，使得柵極開口垂直側(cè)壁上的犧牲層與高K介電材料反應(yīng)形成混合介電層，所述混合介電層具有小于高K介電材料的介電常數(shù)。
2.如權(quán)利要求1所述的制作方法，其特征在于，所述犧牲層包括硅、鍺、硅鍺或碳。
3.如權(quán)利要求2所述的制作方法，其特征在于，所述犧牲層為硅，所述犧牲層中氫元素的含量為5%至30%。
4.如權(quán)利要求2所述的制作方法，其特征在于，所述犧牲層為硅，所述犧牲層中氟元素的含量為5%至15%。
5.如權(quán)利要求2所述的制作方法，其特征在于，采用化學(xué)氣相淀積的方式形成所述犧牲層。
6.如權(quán)利要求2所述的制作方法，其特征在于，所述犧牲層的厚度小于或等于20埃。
7.如權(quán)利要求1所述的制作方法，其特征在于，所述高K介電材料包括Hf02、HfSiO、 HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2 或 LaAlO。
8.如權(quán)利要求7所述的制作方法，其特征在于，所述高K介電材料的厚度小于或等于 60埃。
9.如權(quán)利要求2所述的制作方法，其特征在于，所述高K介電材料包括Hf02、HfSiO、 HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2 或 LaAlO。
10.如權(quán)利要求9所述的制作方法，其特征在于，所述高K介電材料的厚度小于或等于 60埃。
11.如權(quán)利要求9所述的制作方法，其特征在于，所述混合介電層包括HfxSiy0z、 HfxSiyOzH, HfuTixSiyOz, HfuTaxSiyOz, HfuZrxSiyOz, SixAlyOz, HfxGeyOz 或 HfuSixGey0z。
12.如權(quán)利要求1所述的制作方法，其特征在于，采用快速退火處理對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，所述快速退火處理的反應(yīng)條件為反應(yīng)溫度為650至850攝氏度，反應(yīng)時(shí)間為1至3分鐘，反應(yīng)氣氛為氮?dú)狻?br> 13.如權(quán)利要求1所述的制作方法，其特征在于，在所述介電保護(hù)層上與柵極開口內(nèi)形成高K介電材料之前，還包括移除柵極開口底部的偽柵介電層并露出半導(dǎo)體襯底表面。
14.如權(quán)利要求1所述的制作方法，其特征在于，所述偽柵介電層為氧化硅；所述制作方法還包括采用濃度為的氫氟酸溶液移除所述偽柵介電層，反應(yīng)時(shí)間為3至5分鐘。
15.如權(quán)利要求1所述的制作方法，其特征在于，還包括在形成犧牲層前，在所述柵極開口兩側(cè)的介電保護(hù)層中形成間隙壁，所述間隙壁具有小于高K介電材料的介電常數(shù)。
16.如權(quán)利要求15所述的制作方法，其特征在于，所述間隙壁采用氮化硅。
17.一種應(yīng)用權(quán)利要求1的制作方法形成MOS晶體管的方法，其中，在對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理之后，還包括在所述柵極開口內(nèi)填滿柵極金屬材料；平坦化所述柵極金屬材料，保留柵極開口內(nèi)的柵極金屬材料。
18.如權(quán)利要求17所述的形成MOS晶體管的方法，其中，所述柵極金屬材料包括Ti、 Co、Ni、Al、W及其合金或金屬硅化物。
19.如權(quán)利要求17所述的形成MOS晶體管的方法，其中，在形成所述柵極金屬材料前， 在所述柵極開口保形覆蓋功函數(shù)金屬材料。
20.如權(quán)利要求19所述的形成MOS晶體管的方法，其中，所述功函數(shù)金屬材料包括 TiN, TiAlN, TaN, TaAlN 或 TaC。
全文摘要
一種MOS晶體管柵介電層的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有偽柵介電層與介電保護(hù)層，介電保護(hù)層中形成有柵極開口，柵極開口使得偽柵介電層露出；在所述介電保護(hù)層上與柵極開口內(nèi)形成犧牲層，所述犧牲層保形覆蓋柵極開口；各向異性刻蝕所述犧牲層，僅保留柵極開口垂直側(cè)壁上的犧牲層；在所述介電保護(hù)層上與柵極開口內(nèi)形成高K介電材料，所述高K介電材料保形覆蓋所述柵極開口；對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，使得柵極開口垂直側(cè)壁上的犧牲層與高K介電材料反應(yīng)形成混合介電層，所述混合介電層具有小于高K介電材料的介電常數(shù)。本發(fā)明的制作方法在不破壞金屬柵極底部高K柵介電層的同時(shí)，降低了柵極寄生電容。
文檔編號(hào)H01L21/336GK102386083SQ20101027519
公開日2012年3月21日 申請(qǐng)日期2010年9月2日 優(yōu)先權(quán)日2010年9月2日
發(fā)明者三重野文健 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司