專利名稱：溝槽式mosfet及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率半導(dǎo)體器件領(lǐng)域，尤其涉及高密度晶胞的溝槽式MOSFET及其制 造方法。
背景技術(shù)：
MOSFET (Power Metal Oxide Semiconductor Field-effect Transistor, ^ ^ 晶體管)以其開關(guān)速度快、頻率性能好、輸入阻抗高、驅(qū)動功率小、溫度特性好、無二次擊穿 問題等優(yōu)點(diǎn)，大量應(yīng)用在4C (即Communication, Computer, Consumer, Car :通信，電腦，消 費(fèi)電器，汽車)等領(lǐng)域中。溝槽式功率MOSFET成品器件，其內(nèi)部是由大量的MOSFET單元組成的，每個單元的 MOSFET稱為晶胞，而晶胞與晶胞之間的間距(patch)則會直接影響功率MOSFET的重要電性 參數(shù)漏源通態(tài)電阻Rdson。漏源通態(tài)電阻Rdson是器件單位面積開態(tài)時漏極和源極之間的 總電阻，它是決定器件的最大額定電流和功率損耗，特別是在中低壓功率MOSFET產(chǎn)品中， 晶胞數(shù)目設(shè)計越多，Rdson就越小，從而可以在應(yīng)用中實(shí)現(xiàn)更小的功率損耗。隨著封裝尺寸的不斷減小，MOSFET面積也在相應(yīng)減小，而要維持高的晶胞數(shù)，必須 減小晶胞之間的間距。請參見圖1，其為現(xiàn)有的一種溝槽式功率MOSFET的局部截面圖。外 延層上形成有兩個柵極溝槽3，柵極溝槽3中填有多晶硅，并在柵極溝槽3上側(cè)淀積ILD絕 緣層4。源極接觸孔1位于兩個柵極溝槽3之間，并穿過高摻雜源區(qū)6。按照目前代工廠的工藝設(shè)計規(guī)則，一般晶胞間距(patch)不小于1. 3um,也即是 兩個柵極溝槽3之間的間距要不小于1. 3um，相應(yīng)的晶胞內(nèi)源極接觸孔1的直徑要不小于 0. 35um，如尺寸繼續(xù)縮小，現(xiàn)有技術(shù)將帶來如下的限制
1、源極接觸光刻線寬DICD近似于源極接觸孔刻蝕后的寬度FICD，當(dāng)FICD足夠小時， 相應(yīng)的DICD也必須足夠小，因而源極接觸孔的寬度會受光刻分辨率的限制，從而也限制 了晶胞間距(patch)無法進(jìn)一步縮小。2、柵極和源極的光刻套準(zhǔn)精度(DT-CT overlay)會對源區(qū)寬度d (即源極接觸孔 1與柵極溝槽3之間的間距)產(chǎn)生較大影響，容易導(dǎo)致源極接觸孔1兩側(cè)的源區(qū)寬度不相等， 影響MOSFET的電性。3、源極接觸孔1尺寸過小，深寬比過足夠大時，金屬鋁銅將無法良好地填充到 源極接觸孔1中，會產(chǎn)生空洞，必須改用金屬鎢作為填空材料，大大增加工藝復(fù)雜程度?？v上所說，如何在保證MOSFET封裝質(zhì)量的前提下，使晶胞間距進(jìn)一步減小，以進(jìn) 一步減小MOSFET的漏源通態(tài)電阻Rdson，是目前需要解決的一個問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種溝槽式M0SFET，以解決現(xiàn)有的溝槽式MOSFET的晶胞間 距受光刻分辨率的限制，而無法進(jìn)一步縮小的問題。本發(fā)明的另一目的是提供一種溝槽式MOSFET的制造方法，以解決現(xiàn)有的溝槽式MOSFET的晶胞間距受光刻分辨率的限制，而無法進(jìn)一步縮小的問題。
本發(fā)明提出一種溝槽式M0SFET，包括由重?fù)诫s襯底、輕摻雜外延層、輕摻雜阱區(qū)和 重?fù)诫s源區(qū)依次鄰接而成的半導(dǎo)體基板、以及在半導(dǎo)體基板上形成的多個柵極溝槽和多個 源極接觸孔，且一個源極接觸孔設(shè)置在相鄰的兩個柵極溝槽之間。其中，在每個源極接觸孔 上端開口的兩側(cè)均設(shè)置有有斜度的側(cè)墻，并使源極接觸孔的頂部開口大于底部開口。依照本發(fā)明較佳實(shí)施例所述的溝槽式M0SFET，每個柵極溝槽上方還設(shè)置有ILD絕 緣層，ILD絕緣層與側(cè)墻銜接，并共同形成斜坡。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET，ILD絕緣層覆蓋下部側(cè)墻的覆蓋率 為 30% 85%。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET，ILD絕緣層厚度為3000 5000埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式M0SFET，每個側(cè)墻均包括緩沖氧化層和氮化 硅主體，氮化硅主體設(shè)置在源極接觸孔開口的兩側(cè)，緩沖氧化層墊襯在氮化硅主體的底部 與重?fù)诫s源區(qū)的上表面之間。依照本發(fā)明較佳實(shí)施例所述的溝槽式M0SFET，緩沖氧化層的厚度為200 500埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式M0SFET，氮化硅主體的高度為1800 5000 埃，氮化硅主體的厚度為1000 10000埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式M0SFET，每個柵極溝槽中填充有多晶硅，且 多晶硅高出重?fù)诫s源區(qū)一個厚度，側(cè)墻設(shè)置在高出重?fù)诫s源區(qū)的多晶硅的兩側(cè)。依照本發(fā)明較佳實(shí)施例所述的溝槽式M0SFET，多晶硅高出重?fù)诫s源區(qū)的厚度為 2000 5000 埃。本發(fā)明另提出一種溝槽式MOSFET的制造方法，包括以下步驟(1)設(shè)置重?fù)诫s襯 底。(2)在重?fù)诫s襯底上形成輕摻雜外延層。(3)在輕摻雜外延層上形成輕摻雜阱區(qū)。(4) 形成穿過輕摻雜阱區(qū)，并與輕摻雜外延層接觸的多個柵極溝槽。(5)在輕摻雜阱區(qū)上部，以 及柵極溝槽之間形成重?fù)诫s源區(qū)。(6)在每個柵極溝槽兩側(cè)形成側(cè)墻。(7)通過側(cè)墻自對 準(zhǔn)形成頂部開口大于底部開口的源極接觸孔。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，形成柵極溝槽具體包 括以下步驟(1)在輕摻雜阱區(qū)上淀積掩蔽氧化層。(2)刻蝕出多個柵極槽口，柵極槽口穿 過掩蔽氧化層和輕摻雜阱區(qū)，到達(dá)輕摻雜外延層。(3)在柵極槽口中填充多晶硅。(4)去除 掩蔽氧化層，并形成多個柵極溝槽。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，所述掩蔽氧化層的厚 度為2500 5000埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，形成側(cè)墻時具體包括 以下步驟(1)在重?fù)诫s源區(qū)上淀積緩沖氧化層。(2)在緩沖氧化層上，以及每個柵極溝槽 兩側(cè)淀積氮化硅。(3)用干法刻蝕法刻蝕出側(cè)墻。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，緩沖氧化層的厚度為 200 500 埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，柵極溝槽兩側(cè)所淀積的氮化硅的高度為1800 5000埃，厚度為1000 10000埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，在柵極溝槽兩側(cè)淀積 氮化硅時具體包括步驟(1)在柵極槽口中填充多晶硅，并使多晶硅高出重?fù)诫s源區(qū)一個 厚度。(2)在高出重?fù)诫s源區(qū)的多晶硅的兩側(cè)淀積氮化硅。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，多晶硅高出重?fù)诫s源 區(qū)的該厚度為2000 5000埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，在每個柵極溝槽兩側(cè) 形成側(cè)墻之后還進(jìn)一步包括步驟(1)在柵極溝槽以及側(cè)墻上方淀積ILD絕緣層。(2)用 干法刻蝕ILD絕緣層，并使ILD絕緣層覆蓋下方柵極溝槽及部分側(cè)墻，并與側(cè)墻共同形成斜 坡。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，ILD絕緣層覆蓋下部側(cè) 墻的覆蓋率為30% 85%。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，ILD絕緣層厚度為3000 5000埃。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，ILD絕緣層是使用 PECVD工藝淀積氧化層和硼磷硅玻璃形成。依照本發(fā)明較佳實(shí)施例所述的溝槽式MOSFET的制造方法，源極接觸孔是利用側(cè) 墻的掩蔽，并通過干法刻蝕工藝刻蝕而成，且源極接觸孔穿過重?fù)诫s源區(qū)后和輕摻雜阱區(qū) 接觸。相對于現(xiàn)有技術(shù)，本發(fā)明的有益效果是
1、本發(fā)明溝槽式MOSFET的源極接觸孔為上部開口大，下部開口小的形狀，從而可以使 用線寬較大的光刻工藝制備小尺寸的源極接觸孔，從而可以進(jìn)一步地縮小晶胞的間距，提 高M(jìn)OSFET中的晶胞密度，減小溝槽式MOSFET的漏源通態(tài)電阻。2、本發(fā)明源極接觸孔上部碗形的開口，更加有利于金屬的填充，可以有效防止源 極接觸孔中空洞的產(chǎn)生，在源極接觸孔尺寸足夠小的情況下，仍可使用現(xiàn)有的鋁銅或鋁硅 銅作為金屬層材料，降低了工藝復(fù)雜度。3、本發(fā)明源極接觸孔與柵極溝槽之間的間距可以通過側(cè)墻實(shí)現(xiàn)自對準(zhǔn)，不受光刻 套準(zhǔn)精度的限制，使源極接觸孔準(zhǔn)確的位于兩個柵極溝槽的中間位置。4、本發(fā)明的側(cè)墻可以由緩沖氧化層和氮化硅主體構(gòu)成，且緩沖氧化層襯墊在氮化 硅主體與重?fù)诫s源區(qū)之間，有效避免了側(cè)墻與重?fù)诫s源區(qū)之間產(chǎn)生的應(yīng)力。


圖1為現(xiàn)有的一種溝槽式功率MOSFET的局部截面圖； 圖2為本發(fā)明溝槽式MOSFET的一種整體示意圖3為本發(fā)明溝槽式功率MOSFET實(shí)施例的一種局部截面圖； 圖4為本發(fā)明溝槽式MOSFET的制造方法的一種實(shí)施例流程圖； 圖5為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第一步工藝示意圖； 圖6為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第二步工藝示意圖； 圖7為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第三步工藝示意圖；圖8為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第四步工藝示意圖； 圖9為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第五步工藝示意圖； 圖10為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第六步工藝示意圖； 圖11為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第七步工藝示意圖； 圖12為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第八步工藝示意圖； 圖13為本發(fā)明溝槽式MOSFET的制造方法實(shí)施例的第九步工藝示意圖。
具體實(shí)施例方式本發(fā)明的主要思想是將溝槽式MOSFET的源極接觸孔設(shè)置成上部開口大，下部開 口小的形狀，從而可以使用線寬較大的光刻工藝制備小尺寸的源極接觸孔，并可以進(jìn)一步 地縮小晶胞的間距，減小溝槽式MOSFET的漏源通態(tài)電阻。請參見圖2，其為本發(fā)明溝槽式MOSFET的一種整體示意圖。此溝槽式MOSFET由大 量晶胞21構(gòu)成，圖中每一個方形的結(jié)構(gòu)即被稱作晶胞，每一個晶胞的間距即相鄰柵極之間 的距離。晶胞的柵極下溝道的電阻被稱為溝道電阻，溝道電阻是漏源通態(tài)電阻最重要的參 數(shù)。在MOSFET的漏源極導(dǎo)通時，電流會在柵極下縱向流過溝道，所以晶胞的間距越小，則單 位面積可容納的晶胞數(shù)就越多，則溝道電阻就越小。而溝道電阻越小，則相應(yīng)的漏源通態(tài)電 阻也會較小。而本發(fā)明的目的就是進(jìn)一步減小晶胞的間距。為便于理解本發(fā)明的結(jié)構(gòu)，下面以溝槽式功率MOSFET的局部截面圖來說明本發(fā) 明，請參見圖3，溝槽式MOSFET的半導(dǎo)體基板由重?fù)诫s襯底100、輕摻雜外延層101、輕摻雜 阱區(qū)102和重?fù)诫s源區(qū)111依次鄰接而成。圖中繪示有兩個柵極溝槽104形成于半導(dǎo)體基 板中，且柵極溝槽104穿過重?fù)诫s源區(qū)111和輕摻雜阱區(qū)102后，與輕摻雜外延層101接觸。 柵極溝槽104中填充有多晶硅，且多晶硅高出重?fù)诫s源區(qū)111 一個厚度，此厚度可以在2000 5000埃之間。在兩個柵極溝槽104之間形成有一個源極接觸孔110，源極接觸孔110穿過重?fù)诫s 源區(qū)111后與輕摻雜阱區(qū)102相接，源極接觸孔110中填充有金屬鋁硅銅或鋁硅銅。在源 極接觸孔110的上端開口處，也即柵極溝槽104中高出重?fù)诫s源區(qū)111的多晶硅的兩側(cè)分 別設(shè)置有側(cè)墻108，此側(cè)墻108存在有一定斜度，并使源極接觸孔110的頂部開口大于底部 開口，使源極接觸孔110的頂部開口呈碗形。在柵極溝槽104的上方還設(shè)置有ILD絕緣層109，ILD絕緣層109的厚度可以在 3000 5000埃之間。ILD絕緣層109的側(cè)面可以設(shè)置成斜邊形狀，并與側(cè)墻108銜接后共 同形成斜坡，以增大源極接觸孔110上端開口的尺寸。其中ILD絕緣層109覆蓋下部側(cè)墻 108的覆蓋率可以為30% 85%。另外，為了避免側(cè)墻108與重?fù)诫s源區(qū)111之間產(chǎn)生應(yīng)力，本發(fā)明的側(cè)墻108可以 由緩沖氧化層和氮化硅主體構(gòu)成(由于緩沖氧化層的厚度較小，因而圖中未標(biāo)號)，氮化硅 主體設(shè)置在源極接觸孔110開口的兩側(cè)，并形成一定斜度，而緩沖氧化層墊襯在氮化硅主 體的底部與重?fù)诫s源區(qū)111的上表面之間。其中緩沖氧化層的厚度可以在200 500埃之 間，氮化硅主體的高度可以在1800 5000埃之間，氮化硅主體的厚度可以在1000 10000 埃之間。本發(fā)明由于將源極接觸孔110設(shè)置成上部開口大，下部開口小的碗狀結(jié)構(gòu)，使源極接觸孔110的實(shí)際開口由側(cè)墻，或者由側(cè)墻108與ILD絕緣層109共同形成的斜坡決定， 因此可以使用線寬較大的光刻工藝來制備小尺寸的源極接觸孔110。所以相對于傳統(tǒng)技術(shù)， 本發(fā)明的源極接觸孔110的實(shí)際開口大小不會受到光刻線寬的限制，而可以通過設(shè)置側(cè)墻 間距來決定，從而有利于進(jìn)一步縮小源極接觸孔110的寬度，進(jìn)而縮小溝槽式MOSFET的晶 胞間距，提高晶胞密度，達(dá)到降低晶體管導(dǎo)通功耗的目的。因而本發(fā)明溝槽式MOSFET的結(jié) 構(gòu)特別適用于制造晶胞間距小于1. 3um的功率M0SFET，滿足高密度、低導(dǎo)通電功率MOSFET 的工藝需求。另外，側(cè)墻108的存在實(shí)現(xiàn)了源極接觸孔110與柵極溝槽104之間間距的自對 準(zhǔn)，可以將源極接觸孔110有效控制在相鄰兩個柵極的中間位置，避免了光刻套準(zhǔn)精度 (overlay)帶來的源極接觸孔110偏移的問題。同時，上大下小的碗式源極接觸孔110更加 有利于源極金屬的填充，當(dāng)源極接觸孔110的尺寸較小時，仍然可以采用鋁銅或鋁硅銅作 為源極金屬材料，可以有效防止源極接觸孔110在填充金屬過程中出現(xiàn)的空洞狀況，提高 了晶體管的良率。當(dāng)然，上述僅為本發(fā)明的一種較佳的實(shí)施例結(jié)構(gòu)，但并不以此限制本發(fā)明。例如側(cè) 墻的斜度可以根據(jù)需要進(jìn)行調(diào)整，甚至當(dāng)源極接觸孔的開口尺寸足夠大時，可以僅設(shè)置側(cè) 墻而取消ILD絕緣層的斜坡。而上述實(shí)施例中所述的各種填充材料也可以由其它材料替 代。相應(yīng)于溝槽式MOSFET的結(jié)構(gòu)，本發(fā)明還提出了溝槽式MOSFET的制作方法，請參見 圖4，同時配合參見圖5 圖13，圖4為本發(fā)明溝槽式MOSFET的制造方法的一種實(shí)施例流程 圖，圖5 圖13為本發(fā)明溝槽式MOSFET的制造方法的各工藝步驟示意圖，其包括以下步驟
S401，準(zhǔn)備重?fù)诫s襯底100，在重?fù)诫s襯底上部形成輕摻雜外延層101，在輕摻雜外 延層上部形成輕摻雜阱區(qū)102，然后淀積掩蔽氧化層103 (其中掩蔽氧化層103的厚度在 2500-5000A之間)，請同時參見圖5。在此基礎(chǔ)上進(jìn)行柵極溝槽光刻，再進(jìn)行氧化硅干法刻 蝕，去除光刻膠。S402，利用掩蔽氧化層103在輕摻雜外延層101上刻出穿過輕摻雜阱區(qū)102的柵 極溝槽104，請同時參見圖6。S403，進(jìn)行柵極氧化，淀積多晶硅105填充柵極溝槽104內(nèi)部及掩蔽氧化層103表 面(為區(qū)分多晶硅與柵極溝槽的標(biāo)號，圖中多晶硅的標(biāo)號106靠上，柵極溝槽的標(biāo)號104靠 下)，干法回刻除去掩蔽氧化層103表面多晶硅，在柵極溝槽104內(nèi)保留多晶硅，多晶硅在柵 極溝槽104頂部與氧化層表面持平，請同時參見圖7。S404，濕法腐蝕去除掩蔽氧化層103，使柵極溝槽104處的多晶硅105高出輕摻雜 阱區(qū)102 —個厚度(此厚度可以在2500 5000A之間)，通過離子注入和熱推進(jìn)過程在輕摻 雜阱區(qū)102上部及柵極溝槽104之間形成重?fù)诫s源區(qū)111，請同時參見圖8。S405，在重?fù)诫s源區(qū)111上淀積緩沖氧化層(緩沖氧化層的厚度可以在200 500A之間)，再淀積氮化硅，氮化硅位于緩沖氧化層上，以及柵極溝槽104的兩側(cè)(氮化硅的 高度可以在1800 5000埃之間，厚度可以在1000 10000埃之間)，然后用干法刻蝕法刻 出側(cè)墻108 (側(cè)墻108由緩沖氧化層和氮化硅組成)，請同時參見圖9。S406，在柵極溝槽104以及側(cè)墻108上方淀積ILD絕緣層109，ILD絕緣層109可 以使用PECVD工藝淀積氧化層和硼磷硅玻璃形成，其厚度可以為3000 5000埃。然后再進(jìn)行接觸孔光刻，并在ILD絕緣層109上方形成光刻膠113。請同時參見圖10。S407，在光刻膠113的掩蔽下使用干法刻蝕工藝刻蝕ILD絕緣層109，使其側(cè)面呈 斜邊，并覆蓋下部多晶硅柵極及側(cè)墻108的30% 85%，ILD絕緣層109與側(cè)墻108共同形 成一個斜坡。請同時參見圖11。S408,以ILD絕緣層109及側(cè)墻108作掩蔽，使用干法刻蝕工藝刻蝕出穿過重?fù)诫s 源區(qū)111，并與輕摻雜阱區(qū)102相接觸的源極接觸孔110。請同時參見圖12。S409，淀積鋁銅或鋁硅銅112，其高度可以為8000-14000A。請參見圖13。上述溝槽式MOSFET的制造方法為本發(fā)明一種較佳的實(shí)施方式，而其各步驟可以 根據(jù)實(shí)際工藝需要進(jìn)行交替，以及各參數(shù)均可以根據(jù)實(shí)際情況進(jìn)行調(diào)整，后期工藝步驟與 現(xiàn)有技術(shù)相同，在此不再贅述。本發(fā)明在現(xiàn)有的溝槽式MOSFET結(jié)構(gòu)和工藝流程基礎(chǔ)上，改進(jìn)了源極接觸孔的結(jié) 構(gòu)，使其上部開口呈碗狀結(jié)構(gòu)，不僅有利于使用現(xiàn)有的鋁銅或鋁硅銅金屬作為小尺寸源接 觸孔的填空材料，而且可以使用線寬較大的光刻工藝制備小尺寸的源極接觸孔便于制造更 小晶胞尺寸(patch<l. 3um)的功率MOS管。以上公開的僅為本發(fā)明的幾個具體實(shí)施例，但本發(fā)明并非局限于此，任何本領(lǐng)域 的技術(shù)人員能思之的變化，都應(yīng)落在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種溝槽式M0SFET，包括由重?fù)诫s襯底、輕摻雜外延層、輕摻雜阱區(qū)和重?fù)诫s源區(qū) 依次鄰接而成的一半導(dǎo)體基板、以及在該半導(dǎo)體基板上形成的多個柵極溝槽和多個源極接 觸孔，且一個源極接觸孔設(shè)置在相鄰的兩個柵極溝槽之間，其特征在于，在每個源極接觸孔 上端開口的兩側(cè)均設(shè)置有有斜度的側(cè)墻，并使該源極接觸孔的頂部開口大于底部開口。
2.如權(quán)利要求1所述的溝槽式M0SFET，其特征在于，每個柵極溝槽上方還設(shè)置有一ILD 絕緣層，該ILD絕緣層與該側(cè)墻銜接，并共同形成一斜坡。
3.如權(quán)利要求2所述的溝槽式M0SFET，其特征在于，該ILD絕緣層覆蓋下部側(cè)墻的覆 蓋率為30% 85%。
4.如權(quán)利要求2所述的溝槽式M0SFET，其特征在于，該ILD絕緣層厚度為3000 5000埃。
5.如權(quán)利要求1所述的溝槽式M0SFET，其特征在于，每個側(cè)墻均包括一緩沖氧化層和 一氮化硅主體，該氮化硅主體設(shè)置在該源極接觸孔開口的兩側(cè)，該緩沖氧化層墊襯在該氮 化硅主體的底部與重?fù)诫s源區(qū)的上表面之間。
6.如權(quán)利要求5所述的溝槽式M0SFET，其特征在于，該緩沖氧化層的厚度為200 500埃。
7.如權(quán)利要求5所述的溝槽式M0SFET，其特征在于，該氮化硅主體的高度為1800 5000埃，該氮化硅主體的厚度為1000 10000埃。
8.如權(quán)利要求1所述的溝槽式M0SFET，其特征在于，每個柵極溝槽中填充有多晶硅，且 多晶硅高出重?fù)诫s源區(qū)一厚度，該側(cè)墻設(shè)置在高出重?fù)诫s源區(qū)的多晶硅的兩側(cè)。
9.如權(quán)利要求8所述的溝槽式M0SFET，其特征在于，多晶硅高出重?fù)诫s源區(qū)的該厚度 為2000 5000埃。
10.一種溝槽式MOSFET的制造方法，其特征在于，包括以下步驟 設(shè)置重?fù)诫s襯底；在重?fù)诫s襯底上形成輕摻雜外延層； 在輕摻雜外延層上形成輕摻雜阱區(qū)；形成穿過輕摻雜阱區(qū)，并與輕摻雜外延層接觸的多個柵極溝槽； 在輕摻雜阱區(qū)上部，以及柵極溝槽之間形成重?fù)诫s源區(qū)； 在每個柵極溝槽兩側(cè)形成側(cè)墻；通過側(cè)墻自對準(zhǔn)形成頂部開口大于底部開口的源極接觸孔。
11.如權(quán)利要求10所述的溝槽式MOSFET的制造方法，其特征在于，形成柵極溝槽具體 包括以下步驟在輕摻雜阱區(qū)上淀積掩蔽氧化層；刻蝕出多個柵極槽口，該柵極槽口穿過掩蔽氧化層和輕摻雜阱區(qū)，到達(dá)輕摻雜外延層；在柵極槽口中填充多晶硅；去除掩蔽氧化層，并形成多個柵極溝槽。
12.如權(quán)利要求11所述的溝槽式MOSFET的制造方法，所述掩蔽氧化層的厚度為2500 5000埃。
13.如權(quán)利要求10所述的溝槽式MOSFET的制造方法，其特征在于，形成側(cè)墻時具體包括以下步驟在重?fù)诫s源區(qū)上淀積緩沖氧化層；在緩沖氧化層上，以及每個柵極溝槽兩側(cè)淀積氮化硅；用干法刻蝕法刻蝕出側(cè)墻。
14.如權(quán)利要求13所述的溝槽式MOSFET的制造方法，其特征在于，該緩沖氧化層的厚 度為200 500埃。
15.如權(quán)利要求13所述的溝槽式MOSFET的制造方法，其特征在于，柵極溝槽兩側(cè)所淀 積的氮化硅的高度為1800 5000埃，厚度為1000 10000埃。
16.如權(quán)利要求13所述的溝槽式MOSFET的制造方法，其特征在于，在柵極溝槽兩側(cè)淀 積氮化硅時具體包括步驟在柵極槽口中填充多晶硅，并使多晶硅高出重?fù)诫s源區(qū)一厚度；在高出重?fù)诫s源區(qū)的多晶硅的兩側(cè)淀積氮化硅。
17.如權(quán)利要求16所述的溝槽式MOSFET的制造方法，其特征在于，多晶硅高出重?fù)诫s 源區(qū)的該厚度為2000 5000埃。
18.如權(quán)利要求10所述的溝槽式MOSFET的制造方法，其特征在于，在每個柵極溝槽兩 側(cè)形成側(cè)墻之后還進(jìn)一步包括步驟在柵極溝槽以及側(cè)墻上方淀積ILD絕緣層；用干法刻蝕ILD絕緣層，并使ILD絕緣層覆蓋下方柵極溝槽及部分側(cè)墻，并與側(cè)墻共同 形成一斜坡。
19.如權(quán)利要求18所述的溝槽式MOSFET的制造方法，其特征在于，該ILD絕緣層覆蓋 下部側(cè)墻的覆蓋率為30% 85%。
20.如權(quán)利要求18所述的溝槽式MOSFET的制造方法，其特征在于，該ILD絕緣層厚度 為3000 5000埃。
21.如權(quán)利要求18所述的溝槽式MOSFET的制造方法，其特征在于，該ILD絕緣層是使 用PECVD工藝淀積氧化層和硼磷硅玻璃形成。
22.如權(quán)利要求10所述的溝槽式MOSFET的制造方法，其特征在于，該源極接觸孔是利 用側(cè)墻的掩蔽，并通過干法刻蝕工藝刻蝕而成，且該源極接觸孔穿過重?fù)诫s源區(qū)后和輕摻 雜阱區(qū)接觸。
全文摘要
本發(fā)明另提出一種溝槽式MOSFET及其制造方法，其溝槽式MOSFET的制造方法包括以下步驟(1)設(shè)置重?fù)诫s襯底。(2)在重?fù)诫s襯底上形成輕摻雜外延層。(3)在輕摻雜外延層上形成輕摻雜阱區(qū)。(4)形成穿過輕摻雜阱區(qū)，并與輕摻雜外延層接觸的多個柵極溝槽。(5)在輕摻雜阱區(qū)上部，以及柵極溝槽之間形成重?fù)诫s源區(qū)。(6)在每個柵極溝槽兩側(cè)形成側(cè)墻。(7)通過側(cè)墻自對準(zhǔn)形成頂部開口大于底部開口的源極接觸孔。本發(fā)明可以進(jìn)一步提高M(jìn)OSFET的晶胞密度，更方便地對源極接觸孔的刻蝕以及有利于源極接觸孔的金屬填充。
文檔編號H01L23/52GK102088035SQ201010288639
公開日2011年6月8日 申請日期2010年9月21日 優(yōu)先權(quán)日2010年9月21日
發(fā)明者倪凱彬, 紀(jì)剛, 鐘添賓, 顧建平 申請人:上海韋爾半導(dǎo)體股份有限公司