專利名稱：Sonos工藝中5伏pmos器件及制造方法
技術領域：
本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種SONOS工藝中5伏PMOS器件；本發(fā)明還涉及一種SONOS工藝中5伏PMOS器件的制造方法。
背景技術：
目前，現有SONOS閃存因為具備高密度、大容量等優(yōu)點而成為現有閃存類型的主流之一，并廣泛地應用于數碼相機，智能手機等電子產品中?，F有SONOS閃存在電路和工藝上的優(yōu)點之一是無需提供高壓器件，最高工作電壓即一般用于信息擦除和寫入的電壓可以在12伏以內，相比較浮置柵極的FLASH閃存的最高工作電壓要低不少。所以現有SONOS工藝的缺點之一就是操作速度較慢，通過FN隧穿機理擦寫的時間一般在幾毫秒到幾百毫秒。 進一步提高現有SONOS閃存擦寫速度的話，途徑之一是減薄ONO膜的底層氧化層，其風險是數據保持能力降低。另一個提高現有SONOS閃存操作速度的方法是增加信息擦寫的電壓。不過現有 SONOS工藝中，此操作電壓即所述信息擦寫的電壓的提高受到了 5伏PMOS器件的源/漏PN 結最高耐壓即擊穿電壓的限制，已經采用的最高安全操作電壓無法進一步提高。如果操作電壓超出安全工作區(qū)域，漏電流會大大超出電路規(guī)格，漏電流同時也限制了電荷泵(Charge Pump)電路提供更高電壓的能力。如圖1所示，為現有SONOS工藝中5伏PMOS器件的結構示意圖，現有PMOS器件形成于硅襯底上，所述硅襯底為N型硅襯底或在硅襯底上形成有N 阱，有源區(qū)通過淺槽場氧即圖1中所示STI隔離，現有PMOS器件包括形成于所述有源區(qū)上的柵極結構，所述柵極結構由柵氧化層和多晶硅柵組成，在所述柵極結構的側壁還形成有側墻即柵側壁。形成于所述柵極結構兩側、所述有源區(qū)中的P型源漏區(qū)即圖1中所示源/ 漏。以及形成于所述柵極結構底部、所述P型源漏區(qū)中間的所述有源區(qū)中的N型溝道區(qū)(圖 1中未標示出)。所述P型源漏區(qū)和其周圍有源區(qū)的N型襯底或N阱會形成源/漏PN結， 現有PMOS器件中由于在源漏區(qū)中注入的硼會從有源區(qū)的硅中外擴進入旁邊的淺槽場氧即淺溝槽隔離(STI)中，會造成源/漏PN結在靠近STI的一側向上翹起，在所述STI的側邊形成較淺的結。所述源/漏PN結的翹起結構為現有5伏PMOS器件的源/漏端PN結的弱點，限制了現有5伏PMOS器件的擊穿電壓的提高。所以，要提高現有SONOS閃存的操作速度的關鍵是提高電路的高壓安全工作區(qū)域，從而給提高信息擦寫的操作電壓提供空間。但是如果通過引入高壓工藝或者引入高壓器件的方法，工藝復雜度和工藝成本將增加不少，產品性能改善帶來的競爭力也會減弱。因此通過改善5伏PMOS器件的源/漏PN結的擊穿電壓的方法更有吸引力。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種SONOS工藝中5伏PMOS器件，能提高5伏 PMOS器件的擊穿電壓，從而能提高SONOS閃存的信息擦除和寫入的操作電壓、提高操作速度、改善SONOS閃存的性能、減少SONOS閃存的測試時間、節(jié)約測試成本。
為解決上述技術問題，本發(fā)明提供的SONOS工藝中5伏PMOS器件形成于硅襯底上，有源區(qū)通過淺槽場氧隔離。所述PMOS器件包括形成于所述有源區(qū)上的柵極結構，形成于所述柵極結構兩側、所述有源區(qū)中的P型源漏區(qū)、以及形成于所述柵極結構底部、所述P 型源漏區(qū)中間的所述有源區(qū)中的N型溝道區(qū)；其中，所述P型源漏區(qū)的在靠近所述淺槽場氧一側的結深要比靠近所述N型溝道區(qū)一側的結深要深。更優(yōu)選擇為，所述P型源漏區(qū)由自對準源漏區(qū)和非自對準源漏區(qū)組成。所述自對準源漏區(qū)通過自對準工藝形成于所述N型溝道區(qū)邊緣到所述淺槽場氧邊緣間。所述非自對準源漏區(qū)的形成區(qū)域通過光刻工藝定義，所述非自對準源漏區(qū)的一側和所述淺槽場氧邊緣相鄰接、所述非自對準源漏區(qū)的另一側和所述溝道區(qū)邊緣相隔一橫向距離；所述非自對準源漏區(qū)的結深大于所述自對準源漏區(qū)的結深。所述非自對準源漏區(qū)通過P型離子注入形成，所述非自對準源漏區(qū)的P型離子注入的工藝條件為注入雜質為硼或者二氟化硼、注入劑量為lel3cnT2 5eHcnT2、注入能量為20KeV lOOKeV。更優(yōu)選擇為，所述P型源漏區(qū)的靠近所述淺槽場氧一側的結深為靠近所述N型溝道區(qū)一側的結深的1. 1倍 2倍。為解決上述技術問題，本發(fā)明提供的SONOS工藝中5伏PMOS器件的制造方法，包括步驟步驟一、在硅襯底上形成淺槽場氧和有源區(qū)。步驟二、在所述有源區(qū)中形成N型溝道區(qū)。步驟三、在所述有源區(qū)上形成柵極結構。步驟四、以所述柵極結構為掩膜在所述柵極結構兩側的所述有源區(qū)進行第一 P型離子注入形成自對準源漏區(qū)。步驟五、用光刻工藝定義非自對準源漏區(qū)的形成區(qū)域，所述非自對準源漏區(qū)的形成區(qū)域的一側和所述淺槽場氧邊緣相鄰接、所述非自對準源漏區(qū)的形成區(qū)域的另一側和所述溝道區(qū)邊緣相隔一橫向距離；在所述非自對準源漏區(qū)的形成區(qū)域內進行第二 P型離子注入形成非自對準源漏區(qū)；形成的所述非自對準源漏區(qū)的結深大于所述自對準源漏區(qū)的結深。步驟五中所述非自對準源漏區(qū)的第二 P型離子注入的工藝條件為注入雜質為硼或者二氟化硼、注入劑量為lel3cm_2 kl4cm 2、注入能量為20KeV lOOKeV。所述非自對準源漏區(qū)的結深為所述自對準源漏區(qū)的結深的1. 1倍 2倍。本發(fā)明能改善了 5伏PMOS器件源/漏PN結的形貌，從而提高了其PN結的擊穿電壓。優(yōu)化之后的5伏PMOS源/漏PN結擊穿電壓提高量大于1伏特，相應的SONOS閃存的信息擦除和寫入時的操作電壓也能在原來的基礎上提高1伏，因此SONOS閃存的擦寫速度能大大提高。在產品性能提高的同時，SONOS閃存的測試時間也會減少，從而能節(jié)約了產品測試成本。


下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是現有SONOS工藝中5伏PMOS器件的結構示意圖；圖2是本發(fā)明實施例SONOS工藝中5伏PMOS器件的制造方法中的結構示意 圖3是本發(fā)明實施例SONOS工藝中5伏PMOS器件的結構示意圖； 圖4是現有SONOS工藝中5伏PMOS器件和本發(fā)明實施例SONOS工藝中5伏PMOS
器件的結構比較示意圖。
具體實施例方式如圖3所示，是本發(fā)明實施例SONOS工藝中5伏PMOS器件的結構示意圖。本發(fā)明實施例SONOS工藝中5伏PMOS器件形成于硅襯底6上，所述硅襯底6為N型硅襯底或在硅襯底上形成有一 N阱；有源區(qū)通過淺溝槽隔離(STI)即淺槽場氧2隔離。所述PMOS器件包括形成于所述有源區(qū)上的柵極結構，所述柵極結構包括柵氧化層5和多晶硅柵極3， 在所述柵極結構的側壁還形成有柵極側壁4。形成于所述柵極結構兩側、所述有源區(qū)中的P型源漏區(qū)1、以及形成于所述柵極結構底部、所述P型源漏區(qū)中間的所述有源區(qū)中的N型溝道區(qū)。其中，所述P型源漏區(qū)1的在靠近所述淺槽場氧2 —側的結深要比靠近所述N型溝道區(qū)一側的結深要深，且所述P型源漏區(qū)1的靠近所述淺槽場氧一側的結深為靠近所述N型溝道區(qū)一側的結深的1. 1倍 2 倍。其中，所述P型源漏區(qū)1由自對準源漏區(qū)和非自對準源漏區(qū)組成。所述自對準源漏區(qū)通過自對準工藝形成于所述N型溝道區(qū)邊緣到所述淺槽場氧2邊緣間。所述非自對準源漏區(qū)的形成區(qū)域通過光刻工藝定義，所述非自對準源漏區(qū)的一側和所述淺槽場氧邊緣相鄰接、所述非自對準源漏區(qū)的另一側和所述溝道區(qū)邊緣相隔一橫向距離；所述非自對準源漏區(qū)的結深大于所述自對準源漏區(qū)的結深。所述非自對準源漏區(qū)通過P型離子注入形成，所述非自對準源漏區(qū)的P型離子注入的工藝條件為注入雜質為硼或者二氟化硼、注入劑量為 lel3cnT2 kl4cnT2、注入能量為 20KeV lOOKeV。圖2是本發(fā)明實施例SONOS工藝中5伏PMOS器件的制造方法本發(fā)明實施例SONOS工藝中5伏PMOS器件的制造方法，包括步驟步驟一、如圖2所示，在硅襯底6上形成淺槽場氧2和有源區(qū)。所述硅襯底6為N 型硅襯底或在硅襯底上形成有一 N阱。步驟二、如圖2所示，在所述有源區(qū)中形成N型溝道區(qū)。步驟三、如圖2所示，在所述有源區(qū)上形成柵極結構，所述柵極結構。所述柵極結構包括柵氧化層5和多晶硅柵極3，在所述柵極結構的側壁還形成有柵極側壁4。步驟四、如圖2所示，以所述柵極結構為掩膜在所述柵極結構兩側的所述有源區(qū)進行第一P型離子注入形成自對準源漏區(qū)。所述自對準源漏區(qū)能包括一以多晶硅柵3為掩膜的輕摻雜源漏區(qū)(LDD)和一以多晶硅柵3和柵極側壁4為掩膜的重摻雜源漏區(qū)。步驟五、如圖2、圖3所示，用光刻工藝定義非自對準源漏區(qū)的形成區(qū)域，其中在非自對準源漏區(qū)的形成區(qū)域的外部用光刻膠7保護起來。所述非自對準源漏區(qū)的形成區(qū)域的一側和所述淺槽場氧2邊緣相鄰接、所述非自對準源漏區(qū)的形成區(qū)域的另一側和所述溝道區(qū)邊緣相隔一橫向距離。在所述非自對準源漏區(qū)的形成區(qū)域內進行第二P型離子注入形成非自對準源漏區(qū)；形成的所述非自對準源漏區(qū)的結深大于所述自對準源漏區(qū)的結深。其中， 所述非自對準源漏區(qū)的第二 P型離子注入的工藝條件為注入雜質為硼或者二氟化硼、注入劑量為lel3cnT2 kl4cm 2、注入能量為20KeV lOOKeV。所述非自對準源漏區(qū)的結深為所述自對準源漏區(qū)的結深的1. 1倍 2倍。如圖4所示，是現有SONOS工藝中5伏PMOS器件和本發(fā)明實施例SONOS工藝中5 伏PMOS器件的結構比較示意圖?，F有SONOS工藝中5伏PMOS器件的源/漏PN結9會在所述淺槽場氧2 —側上翹，而本發(fā)明SONOS工藝中5伏PMOS器件的源/漏PN結8則改善了現有技術中的上翹的形貌，本發(fā)明通過加入所述非自對準源漏區(qū)，增加了所述P型源漏區(qū)靠近所述淺槽場氧2處的結深，從而能夠增加本發(fā)明SONOS工藝中5伏PMOS器件的源/ 漏PN結8的擊穿電壓。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
權利要求
1.一種SONOS工藝中5伏PMOS器件，形成于硅襯底上，有源區(qū)通過淺槽場氧隔離，PMOS 器件包括形成于所述有源區(qū)上的柵極結構，形成于所述柵極結構兩側、所述有源區(qū)中的P 型源漏區(qū)、以及形成于所述柵極結構底部、所述P型源漏區(qū)中間的所述有源區(qū)中的N型溝道區(qū)；其特征在于所述P型源漏區(qū)的在靠近所述淺槽場氧一側的結深要比靠近所述N型溝道區(qū)一側的結深要深。
2.如權利要求1所述的SONOS工藝中5伏PMOS器件，其特征在于所述P型源漏區(qū)由自對準源漏區(qū)和非自對準源漏區(qū)組成；所述自對準源漏區(qū)通過自對準工藝形成于所述N型溝道區(qū)邊緣到所述淺槽場氧邊緣間；所述非自對準源漏區(qū)的形成區(qū)域通過光刻工藝定義， 所述非自對準源漏區(qū)的一側和所述淺槽場氧邊緣相鄰接、所述非自對準源漏區(qū)的另一側和所述溝道區(qū)邊緣相隔一橫向距離；所述非自對準源漏區(qū)的結深大于所述自對準源漏區(qū)的結深。
3.如權利要求2所述的SONOS工藝中5伏PMOS器件，其特征在于所述非自對準源漏區(qū)通過P型離子注入形成，所述非自對準源漏區(qū)的P型離子注入的工藝條件為注入雜質為硼或者二氟化硼、注入劑量為lel3cnT2 5eHcm 2、注入能量為20KeV lOOKeV。
4.如權利要求1或2所述的SONOS工藝中5伏PMOS器件，其特征在于所述P型源漏區(qū)的靠近所述淺槽場氧一側的結深為靠近所述N型溝道區(qū)一側的結深的1. 1倍 2倍。
5.一種SONOS工藝中5伏PMOS器件的制造方法，包括步驟步驟一、在硅襯底上形成淺槽場氧和有源區(qū)；步驟二、在所述有源區(qū)中形成N型溝道區(qū)；步驟三、在所述有源區(qū)上形成柵極結構；步驟四、以所述柵極結構為掩膜在所述柵極結構兩側的所述有源區(qū)進行第一P型離子注入形成自對準源漏區(qū)；其特征在于，還包括如下步驟步驟五、用光刻工藝定義非自對準源漏區(qū)的形成區(qū)域，所述非自對準源漏區(qū)的形成區(qū)域的一側和所述淺槽場氧邊緣相鄰接、所述非自對準源漏區(qū)的形成區(qū)域的另一側和所述溝道區(qū)邊緣相隔一橫向距離；在所述非自對準源漏區(qū)的形成區(qū)域內進行第二 P型離子注入形成非自對準源漏區(qū)；形成的所述非自對準源漏區(qū)的結深大于所述自對準源漏區(qū)的結深。
6.如權利要求5所述的SONOS工藝中5伏PMOS器件，其特征在于步驟五中所述非自對準源漏區(qū)的第二 P型離子注入的工藝條件為注入雜質為硼或者二氟化硼、注入劑量為 lel3cnT2 5eHcnT2、注入能量為 20KeV lOOKeV。
7.如權利要求5所述的SONOS工藝中5伏PMOS器件，其特征在于所述非自對準源漏區(qū)的結深為所述自對準源漏區(qū)的結深的1. 1倍 2倍。
全文摘要
本發(fā)明公開了一種SONOS工藝中5伏PMOS器件，PMOS器件的P型源漏區(qū)的在靠近淺槽場氧一側的結深要比靠近N型溝道區(qū)一側的結深要深。本發(fā)明還公開了一種SONOS工藝中5伏PMOS器件的制造方法。本發(fā)明能改善PMOS器件的源/漏PN結的形貌，從而能提高5伏PMOS器件的擊穿電壓，并進一步能提高SONOS閃存的信息擦除和寫入的操作電壓、提高操作速度、改善SONOS閃存的性能、減少SONOS閃存的測試時間、節(jié)約測試成本。
文檔編號H01L29/78GK102412293SQ20101029031
公開日2012年4月11日 申請日期2010年9月25日 優(yōu)先權日2010年9月25日
發(fā)明者劉冬華, 董金珠, 錢文生 申請人:上海華虹Nec電子有限公司