專利名稱：用于實施晶圓薄化工藝的表面改性的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路的制造，而且更具體地說，涉及實施晶圓薄化工藝的方法。
技術(shù)背景
三維(3D)晶圓對晶圓，晶片對晶圓或晶片對晶片垂直堆疊技術(shù)力圖達到垂直地 堆疊許多層有源IC器件(如處理器，可編程器件和記憶器件)這一期待已久的目標，以縮 短平均線長，從而降低互連RC延遲和并且增強系統(tǒng)性能。單晶圓上的或晶片對晶圓垂直堆 疊中的3D互連的一個主要挑戰(zhàn)是穿透硅通道(TSV)，其為信號從晶圓的一側(cè)橫貫到另一側(cè) 提供信號通道。一般制造TSV以提供填滿了導(dǎo)電材料的穿透硅通道，導(dǎo)電材料完全穿過層， 以接觸和連接其它TSV和粘結(jié)層的導(dǎo)體。
為了降低半導(dǎo)體封裝的厚度，增加晶片速度，和為了高密度制造，正在進行降低半 導(dǎo)體晶圓厚度的努力。在與具有圖案形成電路的表面相反的表面上，通過所謂的半導(dǎo)體晶 圓的背研磨來實施厚度降低，一般將臨時載體連接在該表面上以支持晶圓在晶圓薄化以及 隨后的工藝中處理(handlingthrough)膠水層。目前，隨著堆疊晶圓的厚度變得越來越薄， 載體技術(shù)在均勻粘結(jié)(bonding)和剝離(de-bonding)工藝上面臨困難的挑戰(zhàn)。
由于其優(yōu)秀的熱力學(xué)性能，機械性能和絕緣性能以及易加工能力，將聚酰亞胺 (PI)廣泛用于半導(dǎo)體器件上的應(yīng)力緩沖層應(yīng)用。由于PI層是用在前端加工的最后階段，因 此與各種有機的和/或無機材料的兼容性很重要。具體地說，人們總是討論PI粘結(jié)與器件 失靈有關(guān)。例如，在某些情況下，在從晶圓上分離載體時，不能從PI層上移除膠水層，因為 PI層與膠水層之間的粘結(jié)強度很強，尤其是熱循環(huán)之后。傳統(tǒng)方法使用隊等離子體處理以 提高PI和底部填充的粘結(jié)。相反地，由于酰胺或胺基在PI層上產(chǎn)生，其增加了 PI表面粗 糙度和產(chǎn)生與膠水層的共價鍵。發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種方法，包括
提供具有第一表面和第二表面的半導(dǎo)體基板；
形成從所述第一表面朝向所述第二表面延伸到所述半導(dǎo)體基板中的通孔；
在所述半導(dǎo)體基板的所述第一表面上覆蓋形成第一互連結(jié)構(gòu)，并且電連接至所述 通孔；
在所述第一互連結(jié)構(gòu)上覆蓋形成介電緩沖層；
在所述介電緩沖層上形成介電膜；以及
使用粘結(jié)層將載體附著到所述半導(dǎo)體基板的所述介電膜。
根據(jù)本發(fā)明的方法，其中所述介電緩沖層包括聚合物層。
根據(jù)本發(fā)明的方法，其中所述介電緩沖層包括聚酰亞胺層。
根據(jù)本發(fā)明的方法，其中所述介電膜包括氧化硅層。
根據(jù)本發(fā)明的方法，其中所述介電膜包括氮化硅層。
根據(jù)本發(fā)明的方法，進一步包括在所述介電緩沖層上覆蓋形成的凸塊結(jié)構(gòu)，其中 所述介電膜形成在所述凸塊結(jié)構(gòu)的表面。
根據(jù)本發(fā)明的方法，進一步包括對所述半導(dǎo)體基板的所述第二表面實施薄化工藝 以暴露所述通孔。
根據(jù)本發(fā)明的方法，進一步包括在實施所述薄化工藝之后，在所述半導(dǎo)體基板的 所述第二表面上覆蓋形成第二互連結(jié)構(gòu)，并且與所述通孔電連接。
根據(jù)本發(fā)明的方法，進一步包括在形成所述第二互連結(jié)構(gòu)之后，將晶片結(jié)合到所 述半導(dǎo)體基板的所述第二表面上。
根據(jù)本發(fā)明的方法，進一步包括從所述半導(dǎo)體基板移除所述載體。
根據(jù)本發(fā)明的方法，進一步包括從所述介電緩沖層移除所述介電膜。
根據(jù)本發(fā)明的一種方法，包括
提供包括具有第一表面和第二表面的半導(dǎo)體基板的晶圓；形成從所述半導(dǎo)體基板 的所述第一表面朝向所述半導(dǎo)體基板的所述第二表面延伸到一部分所述半導(dǎo)體基板中的 通孔；
在所述半導(dǎo)體基板的所述第一表面上覆蓋形成第一互連結(jié)構(gòu)，并且與所述通孔進 行電連接；
在所述第一互連結(jié)構(gòu)上覆蓋形成聚酰亞胺層；以及
形成沉積在所述聚酰亞胺層上的聚酰亞胺表面改性膜。
根據(jù)本發(fā)明的方法，進一步包括通過使用粘結(jié)層將載體附著到所述半導(dǎo)體基板的 所述聚酰亞胺表面改性膜上。
根據(jù)本發(fā)明的方法，其中形成聚酰亞胺表面改性膜包括在所述聚酰亞胺層上形成 介電膜。
根據(jù)本發(fā)明的方法，其中形成聚酰亞胺表面改性膜包括通過涂布，等離子體處理， 化學(xué)處理，或沉積法形成介電膜。
根據(jù)本發(fā)明的方法，進一步包括在所述聚酰亞胺層上覆蓋形成凸塊結(jié)構(gòu)，其中所 述聚酰亞胺表面改性膜形成在所述凸塊結(jié)構(gòu)的表面。
根據(jù)本發(fā)明的方法，進一步包括在所述半導(dǎo)體基板的所述第二表面上實施薄化工 藝以暴露所述通孔。
根據(jù)本發(fā)明的方法，進一步包括在實施薄化工藝后，在所述半導(dǎo)體基板的所述第 二表面上覆蓋形成第二互連結(jié)構(gòu)，并且與所述通孔電連接。
根據(jù)本發(fā)明的方法，進一步包括在形成所述第二互連結(jié)構(gòu)后，將晶片結(jié)合到所述 半導(dǎo)體基板的所述第二表面上。
根據(jù)本發(fā)明的方法，進一步包括從所述半導(dǎo)體基板上移除所述載體。
綜上所述，根據(jù)本發(fā)明的方法，降低了半導(dǎo)體封裝的厚度，增加了晶片速度，和可 高密度制造。


圖IA至圖IG是描述生產(chǎn)垂直堆疊器件的示例性實施例的橫截面視圖；并且
圖2A至圖2E是描述生產(chǎn)垂直堆疊器件的示例性實施例的橫截面視圖；具體實施方式
在以下描述中，闡述了眾多特定的細節(jié)以對本發(fā)明完全理解。然而，本領(lǐng)域普通技 術(shù)人員可意識到，沒有這些特定細節(jié)本公開也可實現(xiàn)。在一些例子中，沒有詳細地描述公知 的結(jié)構(gòu)和工藝以避免不必要地模糊本公開。
整個說明書中參考“一個實施例”或“實施例”意味著至少一個實施例包括特定的 部件，結(jié)構(gòu)，或結(jié)合實施例描述的特征。因此，短語“在一個實施例中”或“在實施例中”在 本說明書的各個地方出現(xiàn)并不一定都指同一個實施例。進一步說，在一個或多個實施例中 可將特定的部件，結(jié)構(gòu)，或特征以任何合適的方式結(jié)合。應(yīng)該承認的是以下圖示沒有按比例 繪制；而是，這些附圖僅僅用于說明的目的。
本文中，圖IA至圖IG的橫截面視圖示出了生產(chǎn)垂直堆疊器件的示例性實施例。
參照圖1A，提供了包括基板10的晶圓1。在一些實施例中，基板10可包括半導(dǎo)體 集成電路制造中采用的半導(dǎo)體基板，而且可將集成電路形成在其中和/或其上?？啥x半 導(dǎo)體基板表示任何包括半導(dǎo)體材料的結(jié)構(gòu)，包括，但是不限定于，體硅，半導(dǎo)體晶圓，絕緣體 上硅(SOI)基板，或硅鍺基板。也可使用其它半導(dǎo)體材料包括III族，IV族，以及V族元素。 基板10具有第一表面IOa和與第一表面IOa相反的第二表面10b?？蓪⒌谝槐砻鍵Oa稱為 前面，其上有集成電路，包括有源或無源器件(如晶體管，電阻，電容，二極管，電感等等)。 將這些有源或無源器件電連接到接合焊盤和/或其它互連結(jié)構(gòu)上。電路可是任何類型的適 合特定應(yīng)用的電路。例如，電路可包括各種N溝道金屬氧化物半導(dǎo)體(NMOQ和/或P溝道 金屬氧化物半導(dǎo)體(PMOS)器件。部件可包括記憶結(jié)構(gòu)，處理結(jié)構(gòu)，傳感器，放大器，配電，輸 入/輸出電路等等。如描述，器件12可在基板10的第一表面IOa上形成?？蓪⒌诙砻?IOb稱為背面，可將其薄化和加工以形成接合焊盤和/或其它在其上的互連結(jié)構(gòu)。
將第一介電層14形成在第一表面IOa上，其中形成觸點以分別電連接器件12。一 般，第一介電層14可通過任何合適的方法，由例如低介電常數(shù)(低-K)介電材料，氧化硅， 磷硅玻璃(PSG)，磷硼玻璃(BPSG)，氟硅酸鹽玻璃(FSG)等等形成。例如，第一介電層14包 括氧化層，其可通過使用四乙基鄰硅酸鹽(TE0Q和氧氣作為前體的化學(xué)氣相沉積(CVD)技 術(shù)而形成。還可使用其它材料和工藝。還需要注意的是，第一介電層14可包括多個介電層， 在介電層之間形成或沒有形成蝕刻停止層。
圖IA還示出了多個穿過至少一部分基板10的通孔16。通孔16是導(dǎo)體填充插件， 其從第一表面IOa延伸到第二表面IOb并且到達預(yù)定的深度。同時，在一些實施例中，隔離 層18形成在通孔16的側(cè)壁和底部上，并且將通孔16與基板10電隔離。在制造“一級互連” 之前制造通孔16，“一級互連”是指在觸點結(jié)構(gòu)和有源或者無源器件12上面的最低金屬間 介電(IMD)層中的最低金屬層。在一個實施例中，在觸點形成之后，形成溝槽以穿過第一介 電層14并且延伸到基板10的一部分，然后在平坦化工藝后與隔離材料連接并用傳導(dǎo)材料 填滿。通孔16可由任何合適的導(dǎo)電材料形成，但優(yōu)選由高導(dǎo)電，低電阻金屬，基本金屬，過渡金屬等等形成。在一個實施例中，通孔16是填滿了導(dǎo)電層的溝槽，導(dǎo)電層由Cu，W，Cu合 金等等形成。由Ti，TiN, Ta, TaN或其組合形成的導(dǎo)電屏障層可形成在環(huán)繞導(dǎo)電層的溝槽 中。隔離層18可由通常使用的介電材料，如氮化硅，氧化硅(例如，四乙基鄰硅(TEOS)氧 化物)等等形成。
將包括層間介電層和金屬化結(jié)構(gòu)的第一互連結(jié)構(gòu)20形成在集成電路，第一介電 層14和通孔16上。金屬化結(jié)構(gòu)中的層間介電層包括低-K介電材料，未摻雜硅酸鹽玻璃 (USG)，氮化硅，氮氧化硅，或其它通常使用的材料。低-K介電材料的介電常數(shù)(K值)可低 于約3. 9，或低于約2. 8。金屬化結(jié)構(gòu)包括金屬線和通孔，其可由銅或銅合金形成，以及可使 用金屬鑲嵌法形成。本領(lǐng)域普通技術(shù)人員可意識到金屬化層的形成細節(jié)。鈍化層22形成 在第一互連結(jié)構(gòu)20上。在一些實施例中，鈍化層22可由材料(如氧化硅，氮化硅，未摻雜 硅酸鹽玻璃(USG)，聚酰亞胺，和/或其多層結(jié)構(gòu))形成。
金屬焊盤形成在鈍化層22上。在一些實施例中，金屬焊盤可由鋁，銅，銀，金，鎳， 鎢，其合金，和/或其多層結(jié)構(gòu)形成?？蓪⒔饘俸副P與器件12以及通孔16電連接，例如，通 過下層的第一互連結(jié)構(gòu)20。將介電緩沖層沈形成在金屬焊盤上，并且在介電緩沖層沈上 形成圖案以提供凸塊形成窗口。然后將凸塊結(jié)構(gòu)M形成于金屬焊盤上面，并且與金屬焊盤 電連接，凸塊結(jié)構(gòu)M從介電緩沖層沈中突出。在一些實施例中，介電緩沖層沈可由聚合 物(如環(huán)氧樹脂，聚酰亞胺，苯環(huán)丁烯(BCB)，聚苯并噁唑(PBO)等等)形成，雖然也可使用 其它相對柔軟的，通常有機的介電材料。在一個實施例中，聚合物層是聚酰亞胺層。聚合物 層是柔軟的，因此具有降低各個基板上預(yù)應(yīng)力的功能。另外，可輕易地將介電緩沖層形成到 數(shù)十微米的厚度。
凸塊結(jié)構(gòu)M指的是包括凸塊底部金屬化(UBM)層和UBM層上凸塊的結(jié)構(gòu)。UBM層 包括擴散屏障層和/或種子層。擴散阻擋層也稱為膠水層，通過使用物理氣相沉積(PVD)或 濺，而由氮化鉭形成，雖然其也可由其它材料如氮化鈦，鉭，鈦，氮化鈦，等等形成。種子層通 過使用PVD或濺射，由銅或包括銀的銅合金，鉻，鎳，錫，金或其組合形成。凸塊可包括銅層 和覆蓋在銅層的頂部和/或側(cè)壁上的上覆層(cap layer)。銅層可為厚度為約3 10 μ m 的薄銅層或厚度為約40 70 μ m的厚銅層。上覆層可包括阻擋層，焊層或其組合。阻擋 層可包括鎳，金(Au)，銀，鈀(Pd)，銦(In)，鎳-鈀-金(NiPdAu)，鎳-金(NiAu)或其它類 似材料或合金。焊層可由 Sn，SnAg, Sn-Pb, SnAgCu, SnAgZn, SnZn, SnBi-In, Sn-In, Sn-Au, SnPb, SnCu, SnSHn，或SnAgSb等制成。在一些實施例中，后鈍化互連(PPI)線可在凸塊結(jié) 構(gòu)M下以及鈍化層22上形成。PPI線可包括，但不限于，例如銅，鋁，鎢，銀，銅合金或其它 移動導(dǎo)電材料。PPI線可進一步包括位于含銅層頂部的含鎳層(未示出)。PPI線連接金屬 焊盤到凸塊結(jié)構(gòu)24。PPI線也可作為電源線，重新配電線路(RDL)，電感，電容或任何無源部 件。
參照圖1B，通過在晶圓1的表面形成薄介電膜觀對介電緩沖層沈?qū)嵤┍砻娓男裕?晶圓1的表面包括了介電緩沖層沈的表面和凸塊結(jié)構(gòu)M的表面，例如通過涂層，等離子 體處理，化學(xué)處理或沉積方法。薄介電層觀可包括薄氧化物膜，薄氮化物膜或其組合。在 形成聚酰亞胺膜作為介電緩沖膜26的實施例中，薄介電膜觀也稱為聚酰亞胺表面改性膜 觀。薄介電膜觀具有約0.3μπι的厚度。例如，為了沉積薄氧化膜而使用四乙基鄰硅酸鹽 (TEOS)和O2的氣體混合物的LPCVD或PECVD工藝，或為了沉積薄氮化膜而使用SiH4, NH3和N2的氣體混合物的LPCVD或PECVD工藝。將用在前端工藝最后步驟的薄介電層觀堅固地 附著在介電緩沖層26上，其可減少晶圓表面和在隨后載體粘結(jié)工藝中形成的膠水層之間 的粘結(jié)力，從而，可輕易地將膠合層和載體從晶圓分離。沒必要創(chuàng)造更多種膠水材料以適合 不同的晶圓表面。
在圖IC中，將晶圓1通過膠合層32粘結(jié)到載體30上，然后將粘結(jié)結(jié)構(gòu)翻轉(zhuǎn)。載 體30為基板10上形成的各種部件提供保護，并且也為后續(xù)工藝提供機械強度和支撐。在 一些實施例中，載體30可包括任何合適的材料，如硅晶圓和/或玻璃。膠合層32可填充載 體30和晶圓1之間的間隙，從而膠合層32在后續(xù)背研磨和互連形成工藝中可為晶圓1中 的結(jié)構(gòu)提供最大保護。因為粘結(jié)層已經(jīng)翻轉(zhuǎn)，然后在第二表面IOb上實施薄化工藝(如研 磨和/或刻蝕)，以除去一部分基板10，從而使其達到所需要的最終厚度，生成具有預(yù)定厚 度的薄化的基板10”，該預(yù)定厚度取決于半導(dǎo)體封裝的用途。本領(lǐng)域普通技術(shù)人員可意識到 還可使用其它薄化工藝，如拋光工藝(包括濕打磨(CMP)和干打磨)，等離子蝕刻，濕式蝕刻 工藝等等。在一個實施例中，薄化工藝之后，通孔16的末端16a暴露出來和/或從薄化的 基板10”的第二表面10b”突出出來。
然后，參照圖1D，對薄化的基板10”的第二表面10b”進行處理以形成與通孔16電 連接的第二互連結(jié)構(gòu)34。例如，第二互連結(jié)構(gòu)34包括形成在薄化晶圓10”的表面10b”上 的電連接和/或其它結(jié)構(gòu)(例如，再分配層，焊盤，焊料凸點或銅凸塊)。審查中的美國專利 申請(申請第12/332，934號，名為“背連接到具有再分配線的TSVs”和申請第12/347，742 號，名為“連接到具有錐形剖面的再分配線的接合焊盤；”)提供了背研磨和互連結(jié)構(gòu)形成 的細節(jié)，其申請通過引用結(jié)合到本文中作為參考。因此本文中沒有重復(fù)細節(jié)。接著，通過第 二互連結(jié)構(gòu)34將晶片2焊接到薄化的晶圓10”上，形成晶片對晶圓堆疊3，其中焊接的方法 包括通常使用的方法，如氧化物對氧化物焊接，氧化物對硅焊接，銅對銅焊接，粘結(jié)焊接等 等。晶片2可為記憶芯片，RF(無線電頻率)芯片，邏輯芯片，或其它芯片。晶片2具有第 一表面和第二表面，集成電路形成在第一表面。在一個實施例中，晶片2的第一表面焊接在 薄化的晶圓10”上。在一個實施例中，晶片2的第二表面焊接在薄化的晶圓10”上。
此后，如圖IE所示，載體30從薄化的晶圓1”分離，隨后移除粘結(jié)層32。因此，薄 介電膜觀暴露出來。如通過使用溶劑，通過使用紫外線照射或通過扯下來實施分離工藝。 因為薄介電膜觀降低了粘結(jié)層32和薄化晶圓間1”的粘結(jié)強度，因此除去粘結(jié)層32和載 體30變得容易。然后，在圖IF中，通過稀釋氟化氫(DHF)除去薄介電膜觀，以在隨后的裝 備工藝中，將介電緩沖層26(如聚酰亞胺)的表面恢復(fù)到帶有底部填充(如環(huán)氧樹脂)的 高粘結(jié)強度。
參照圖1G，沿著切割線切割晶片對晶圓堆疊3以分離晶片對晶圓堆疊成單個IC堆 疊3a，然后封裝到封裝基板4上，封裝基板4上的焊盤上鑲嵌有焊接凸塊或銅凸塊。在一些 實施例中，用其它晶片代替封裝基板。
圖2A到圖2E的橫截面視圖示出了生產(chǎn)垂直堆疊器件的示例性實施例。在本文中， 省略了對于與圖IA到圖IG中描述的相同或相似部分的解釋。
參照圖2A，通過在介電緩沖層沈的表面上形成薄介電膜觀實施介電緩沖層沈的 表面改性，例如通過涂布，等離子體處理，化學(xué)處理，或沉積方法。薄介電膜28可包括薄氧 化膜，薄氮化膜或其組合。接著，凸塊結(jié)構(gòu)M在薄介電膜28中形成并從薄介電膜28突出。將用作頂層鈍化層的薄介電膜觀堅固地粘結(jié)在介電緩沖層26上，其可降低晶圓表面和在 隨后載體粘結(jié)工藝中形成的膠水層之間的粘結(jié)力，從而可輕易地從晶圓上分離膠水層和載 體。沒有必要創(chuàng)造更多種類的膠粘劑材料以適合不同晶圓表面。
在圖2B中，晶圓1通過粘結(jié)層32而粘結(jié)在載體30上，然后翻轉(zhuǎn)粘結(jié)結(jié)構(gòu)以對第 二表面IOb實施薄化工藝，生成具有預(yù)定厚度的薄化的基板10”，該預(yù)定厚度取決于半導(dǎo)體 封裝的用途。在一個實施例中，在薄化工藝之后，通孔16的末端16a暴露出來和/或從薄 化基板10”的第二表面10b”突出出來。在第二表面IOb上形成第二互連結(jié)構(gòu)34之后，將 晶片2粘結(jié)到薄化晶圓1”上，形成如圖2C示出的晶片對晶圓堆疊3。之后，如圖2D所示， 將載體30從薄化晶圓1”上分離，接著是移除粘結(jié)層32。因此，薄介電膜觀暴露出來。因 為薄介電膜觀減小了粘結(jié)層32和薄化晶圓1”之間的粘結(jié)強度，因此除去粘結(jié)層32和載 體30變得更容易。在圖2E中，然后通過稀釋氟化氫(DHF)選擇性地移去薄介電膜觀。將 晶片對晶圓堆疊3切割成單個IC堆疊，然后封裝在封裝基板上。
在以上詳細描述中，結(jié)合本發(fā)明的特定示例性實施例描述了本發(fā)明。然而，很明顯 不背離本發(fā)明的寬泛的精神和范圍可做各種改性，結(jié)構(gòu)，工藝和改變，如權(quán)利要求所陳述。 相應(yīng)地，認為說明書和附圖是說明性的并且不限制的?？梢岳斫獾氖潜景l(fā)明可以使用各種 其他組合和環(huán)境并且能夠在本文所述的發(fā)明概念的范圍內(nèi)改變或調(diào)整。
權(quán)利要求
1.一種方法，包括提供具有第一表面和第二表面的半導(dǎo)體基板；形成從所述第一表面朝向所述第二表面延伸到所述半導(dǎo)體基板中的通孔；在所述半導(dǎo)體基板的所述第一表面上覆蓋形成第一互連結(jié)構(gòu)，并且電連接至所述通孔；在所述第一互連結(jié)構(gòu)上覆蓋形成介電緩沖層；在所述介電緩沖層上形成介電膜；以及使用粘結(jié)層將載體附著到所述半導(dǎo)體基板的所述介電膜。
2.根據(jù)權(quán)利要求1所述的方法，其中所述介電緩沖層選自由聚合物層、聚酰亞胺層、氧 化硅層、氮化硅層組成的組。
3.根據(jù)權(quán)利要求1所述的方法，進一步包括在所述介電緩沖層上覆蓋形成的凸塊結(jié) 構(gòu)，其中所述介電膜形成在所述凸塊結(jié)構(gòu)的表面。
4.根據(jù)權(quán)利要求1所述的方法，進一步包括對所述半導(dǎo)體基板的所述第二表面實施薄 化工藝以暴露所述通孔。
5.根據(jù)權(quán)利要求4所述的方法，進一步包括在實施所述薄化工藝之后，在所述半導(dǎo)體 基板的所述第二表面上覆蓋形成第二互連結(jié)構(gòu)，并且將所述第二互連結(jié)構(gòu)與所述通孔電連 接。
6.根據(jù)權(quán)利要求5所述的方法，進一步包括在形成所述第二互連結(jié)構(gòu)之后，將管芯結(jié) 合到所述半導(dǎo)體基板的所述第二表面上。
7.根據(jù)權(quán)利要求6所述的方法，進一步包括從所述半導(dǎo)體基板移除所述載體。
8.根據(jù)權(quán)利要求7所述的方法，進一步包括從所述介電緩沖層移除所述介電膜。
9.一種方法，包括提供包括具有第一表面和第二表面的半導(dǎo)體基板的晶圓；形成從所述半導(dǎo)體基板的 所述第一表面朝向所述半導(dǎo)體基板的所述第二表面延伸到一部分所述半導(dǎo)體基板中的通 孔；在所述半導(dǎo)體基板的所述第一表面上覆蓋形成第一互連結(jié)構(gòu)，并且與所述通孔進行電 連接；在所述第一互連結(jié)構(gòu)上覆蓋形成聚酰亞胺層；以及 形成在所述聚酰亞胺層上沉積的聚酰亞胺表面改性膜。
10.根據(jù)權(quán)利要求9所述的方法，進一步包括通過使用粘結(jié)層將載體附著到所述半導(dǎo) 體基板的所述聚酰亞胺表面改性膜上。
全文摘要
提供具有延伸了一部分基板的通孔，與通孔電連接的互連結(jié)構(gòu)，和形成在互連結(jié)構(gòu)上的聚酰亞胺層的晶圓。聚酰亞胺層的表面改性是通過涂層，等離子體處理，化學(xué)處理，或沉積法在聚酰亞胺層上形成薄介電層而完成的。將薄介電層牢固地粘結(jié)在聚酰亞胺層上，其可減小晶圓表面和在隨后載體粘結(jié)工藝中形成的粘結(jié)層之間的粘結(jié)力。本發(fā)明還提供了一種用于實施晶圓薄化工藝的表面改性。
文檔編號H01L21/768GK102034742SQ20101050067
公開日2011年4月27日 申請日期2010年9月29日 優(yōu)先權(quán)日2009年10月1日
發(fā)明者吳文進, 洪瑞斌, 眭曉林, 邱文智 申請人:臺灣積體電路制造股份有限公司