專利名稱：在塊體半導(dǎo)體材料上用于形成隔離的鰭部結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例一般是關(guān)于半導(dǎo)體器件結(jié)構(gòu)和相關(guān)的制作方法，且本發(fā)明的實(shí)施 例尤其是關(guān)于用于形成具有導(dǎo)電鰭部的半導(dǎo)體器件結(jié)構(gòu)的方法，其中，該導(dǎo)電鰭部與塊體 半導(dǎo)體襯底電性隔離。
背景技術(shù)：
例如金屬氧化半導(dǎo)體場效應(yīng)晶體管(MOSFET)的晶體管為大部分半導(dǎo)體器件的核 心建構(gòu)區(qū)塊。一些半導(dǎo)體器件(例如高性能的處理器器件)可包含數(shù)百萬個晶體管。對于 這種器件而言，降低晶體管尺寸、并因而增加晶體管密度，一直都是半導(dǎo)體制造工業(yè)的高優(yōu) 先項(xiàng)目。鰭式場效應(yīng)晶體管(FinFET)為一種可使用非常小尺寸工藝而制作的半導(dǎo)體類 型。圖1為鰭式場效應(yīng)晶體管100的簡化透視圖，鰭式場效應(yīng)晶體管100是形成在半導(dǎo)體 晶片襯底102上。鰭式場效應(yīng)晶體管是因?yàn)槠涫褂靡粋€或多個導(dǎo)電鰭部104而命名。如圖 1所顯示的，每個鰭部104均在鰭式場效應(yīng)晶體管100的源極區(qū)域106和漏極區(qū)域108之間 延伸。鰭式場效應(yīng)晶體管100包含跨越鰭部104而形成的柵極結(jié)構(gòu)110。該鰭部104與柵 極結(jié)構(gòu)110接觸的表面區(qū)域決定鰭式場效應(yīng)晶體管100的有效信道(effective channel)。鰭式場效應(yīng)晶體管器件一直以來都是使用絕緣體上硅(silicon-on-insulator ； S0I)襯底來加以形成。使用SOI襯底，該導(dǎo)電鰭部是由硅材料所形成，但該絕緣體層提供鄰 接鰭式場效應(yīng)晶體管器件之間的隔離。塊體硅襯底較SOI襯底便宜，因此，如果使用適當(dāng)?shù)?隔離方法，鰭式場效應(yīng)晶體管器件可使用塊體硅來加以制作。

發(fā)明內(nèi)容
本申請?zhí)峁┮环N用于在塊體襯底上制作半導(dǎo)體器件的方法。該方法包括在該塊體 襯底上形成第一半導(dǎo)體材料層、及在該第一半導(dǎo)體材料層上形成第二半導(dǎo)體材料層。該方 法進(jìn)一步包括在該第二半導(dǎo)體材料層上創(chuàng)造鰭狀圖案掩膜、及使用該鰭狀圖案掩膜作為蝕 刻掩膜而各向異性地蝕刻該第二半導(dǎo)體材料層和該第一半導(dǎo)體材料層。該各向異性蝕刻導(dǎo) 致從該第二半導(dǎo)體材料形成鰭部和位于該鰭狀下方的該第一半導(dǎo)體材料的暴露區(qū)域。該方 法進(jìn)一步包括在位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域中形成隔離層。本申請?zhí)峁┝硪环N用于制造有鰭的半導(dǎo)體器件結(jié)構(gòu)的方法。該方法包括提供襯 底，該襯底包括塊體半導(dǎo)體材料、在該塊體半導(dǎo)體材料上的第一半導(dǎo)體材料層、和在該第一 半導(dǎo)體材料層上的第二半導(dǎo)體材料層。該方法進(jìn)一步包括選擇性地去除部分該第二半導(dǎo)體 材料層和該第一半導(dǎo)體材料層，其導(dǎo)致從該第一半導(dǎo)體材料的暴露區(qū)域上的第二半導(dǎo)體材 料形成鰭部。該方法進(jìn)一步包括在該第一半導(dǎo)體材料的暴露區(qū)域中形成隔離層。在另一個實(shí)施例中，本申請?zhí)峁┮环N用于制作半導(dǎo)體器件的方法。該方法包括提 供從塊體半導(dǎo)體材料形成的塊體襯底、在該塊體半導(dǎo)體材料上形成第一半導(dǎo)體材料層、以 及在該第一半導(dǎo)體材料層上形成第二半導(dǎo)體材料層。該第二半導(dǎo)體材料的氧化速率小于該第一半導(dǎo)體材料的氧化速率。該方法進(jìn)一步包括在該第二半導(dǎo)體材料層上創(chuàng)造鰭狀圖案掩膜、及使用該鰭狀圖案掩膜作為蝕刻掩膜而各向異性地蝕刻該第二半導(dǎo)體材料層，其導(dǎo)致 從該第二半導(dǎo)體材料形成鰭部。各向異性地蝕刻該第二半導(dǎo)體材料層也去除該第一半導(dǎo)體 材料的部分，導(dǎo)致位于鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域。該方法進(jìn)一步包括氧化 位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域，以使該鰭部與該塊體半導(dǎo)體材料電性隔 罔。提供此發(fā)明內(nèi)容并以簡化的形式引進(jìn)概念的選擇，該概念的選擇進(jìn)一步描述于以 下的詳細(xì)描述中。此發(fā)明內(nèi)容并不打算確認(rèn)請求保護(hù)的發(fā)明主題的關(guān)鍵特征或主要特征， 也不打算用來幫助決定請求保護(hù)的發(fā)明主題的范疇。


通過參考詳細(xì)的描述和權(quán)利要求，并一并考慮接下來的圖式時，可得出本發(fā)明更 完整的了解，其中，相同的參考編號在圖式中是指類似的元件。圖1為習(xí)知具有多個鰭部的鰭式場效應(yīng)晶體管的簡化透視圖；以及圖2-8例示示范實(shí)施例中半導(dǎo)體器件結(jié)構(gòu)的剖面圖及用于制作該半導(dǎo)體器件結(jié) 構(gòu)的示范方法。
具體實(shí)施例方式接下來的詳細(xì)描述在本質(zhì)上僅用來例示，并不打算用來限制本發(fā)明的實(shí)施例或這 些實(shí)施例的應(yīng)用和使用。如本文中所使用的，“示范” 一詞是指“作為實(shí)例、例子、或例示”。 本文中所描述作為示范之用的任何實(shí)作并不需要解讀為較佳或優(yōu)于其它實(shí)作。此外，也不 打算被前述的技術(shù)領(lǐng)域、背景技術(shù)、發(fā)明內(nèi)容或接下來的詳細(xì)描述中明示或暗示的理論所 限制。本文所描述的技術(shù)和科技可運(yùn)用來制作MOS晶體管器件，包含NMOS晶體管器件、 PMOS晶體管器件、和CMOS晶體管器件。雖然“M0S器件” 一詞適當(dāng)?shù)刂妇哂薪饘贃艠O電極 和氧化柵極絕緣體的器件，然而，該詞在全文中是指包含導(dǎo)電柵極電極(不論是金屬或其 它導(dǎo)電材料)的任何半導(dǎo)體器件，其中，該導(dǎo)電柵極電極是位于柵極絕緣體(不論是氧化或 其它絕緣體)之上，而該柵極絕緣體是位于半導(dǎo)體襯底之上。在該半導(dǎo)體器件的制作中的 各種步驟皆為已知，因此，為了簡潔起見，在本文中一些習(xí)知的步驟僅簡單提及、或完全省 略而未提供已知的工藝細(xì)節(jié)。已知有各式各樣的鰭式場效應(yīng)晶體管器件和相關(guān)的制作工藝。依據(jù)習(xí)知制造技 術(shù)，鰭式場效應(yīng)晶體管器件中的導(dǎo)電鰭部是使用光刻(photolithography)、蝕刻、和其它習(xí) 知工藝步驟來形成。鰭式場效應(yīng)晶體管的性能與鰭部的高度、厚度、和間距有關(guān)，而這些尺 寸在制造期間應(yīng)該是均勻且被嚴(yán)密控制。就此而言，使用現(xiàn)有的半導(dǎo)體制造工藝(例如，22 納米(nm)和更小的技術(shù))來制作鰭式場效應(yīng)晶體管會因控制鰭部的尺寸的重要性，而可以 非常具有挑戰(zhàn)性。本文所描述的制作技術(shù)可用來精確地控制鰭部的尺寸，尤其是控制從塊 體半導(dǎo)體襯底形成的鰭部結(jié)構(gòu)的鰭部高度。本文所描述的技術(shù)和科技可用來形成用于有鰭的半導(dǎo)體器件的鰭部結(jié)構(gòu)，其中， 是使用塊體半導(dǎo)體襯底，而非SOI襯底。就此而言，圖2-6為例示有鰭的半導(dǎo)體器件結(jié)構(gòu)的實(shí)施例的剖面圖和相關(guān)的制作方法。此制作工藝代表適用于有鰭的半導(dǎo)體器件(例如，鰭 式場效應(yīng)晶體管或其它多柵極晶體管器件)的方法的一個實(shí)作。然而，實(shí)際上，該制作工藝 可用來形成最終用于其它半導(dǎo)體器件的半導(dǎo)體鰭部。參考圖2，在示范實(shí)施例中，該制作工藝開始于提供適當(dāng)?shù)膲K體襯底200、在該塊 體襯底200上形成第一半導(dǎo)體材料層204、和在該中介的半導(dǎo)體材料層204上形成上半導(dǎo)體 材料層206。就此而言，第一半導(dǎo)體材料層204在本文中或可稱為中介層或中介半導(dǎo)體材 料，而第二半導(dǎo)體材料層206在本文中或可稱為上半導(dǎo)體材料的上層。圖2繪示于塊體襯 底200上形成半導(dǎo)體材料層204、206后的半導(dǎo)體器件結(jié)構(gòu)208。應(yīng)了解的是，制作有鰭的半 導(dǎo)體器件不需要總是開始于塊體襯底，而在該制作工藝的實(shí)施例中，制作有鰭的半導(dǎo)體器 件可開始于圖2中所繪示的半導(dǎo)體器件結(jié)構(gòu)208。因此，可從販賣者得到適當(dāng)?shù)仡A(yù)先制作的 晶片，在該販賣者處，該預(yù)先制作的晶片已經(jīng)具有塊體半導(dǎo)體材料，而該塊體半導(dǎo)體材料具 有形成于該塊體半導(dǎo)體材料上的中介半導(dǎo)體材料層、和形成于該中介半導(dǎo)體材料層上的上 半導(dǎo)體材料層。相應(yīng)地，本文所描述的制作該鰭部結(jié)構(gòu)可開始于提供這種預(yù)先制作的晶片 或襯底。如以下所詳細(xì)討論的，在示范實(shí)施例中，中介半導(dǎo)體材料204的氧化速率大于上 半導(dǎo)體材料206的氧化速率，以使在上半導(dǎo)體材料206下方的中介半導(dǎo)體材料204的暴露 區(qū)域在接下來的氧化中可完全消耗，但保留上半導(dǎo)體材料206實(shí)質(zhì)上原封不動，從而將上 半導(dǎo)體材料206與塊體半導(dǎo)體材料202隔離。就此而言，中介半導(dǎo)體材料的氧化速率較好 是第二半導(dǎo)體材料206的氧化速率的至少三倍。在示范實(shí)施例中，塊體襯底200是從半導(dǎo)體材料202形成、或包括半導(dǎo)體材料 202 (在本文中或稱為塊體半導(dǎo)體材料)。塊體半導(dǎo)體材料202較好是通常使用在半導(dǎo)體工 業(yè)中的硅材料，例如，相當(dāng)純的硅、以及與其它元素(例如鍺、碳、和類似物)混合的硅。或 者，塊體半導(dǎo)體材料202可為鍺、砷化鎵、或類似物。塊體半導(dǎo)體材料202不需要摻雜，盡管 塊體半導(dǎo)體材料202可輕度摻雜成例如N-型或P-型，而不會影響本文所描述的制造工藝。 舉例來說，塊體硅襯底通常被提供為輕度摻雜的P-型襯底，而輕度摻雜的P-型半導(dǎo)體材料 202可用于本文所描述的實(shí)施例。當(dāng)然，塊體半導(dǎo)體材料202可接下來以適當(dāng)?shù)姆绞綋诫s， 以那些熟悉半導(dǎo)體制造技術(shù)的人員已相當(dāng)了解的方法形成主動區(qū)，。 依據(jù)一個或多個實(shí)施例，通過在塊體半導(dǎo)體材料202上外延地生長不同類型的半 體體材料層，以形成中介半導(dǎo)體材料層204。在示范實(shí)施例中，塊體半導(dǎo)體材料202包括硅， 其中，通過在塊體半導(dǎo)體材料202上外延地生長硅材料，以形成中介半導(dǎo)體材料層204。較 佳地，中介半導(dǎo)體材料204是用硅鍺來實(shí)現(xiàn)，該硅鍺是依據(jù)已知的工藝技術(shù)而生長于塊體 半導(dǎo)體材料202的暴露表面上。應(yīng)注意的是，具有一般性質(zhì)和特性的其它材料也可用來代 替硅鍺。也就是說，硅鍺通常在半導(dǎo)體制造工藝中用于其它目的、可接受用于工業(yè)中、并充 分地記載于文件中。因此，較佳實(shí)施例采用硅鍺作為中介半導(dǎo)體材料204。如以下所詳細(xì)描述的，在示范實(shí)施例中，當(dāng)中介半導(dǎo)體材料204的氧化速率與上 半導(dǎo)體材料206的氧化速率間的比例增加時，中介半導(dǎo)體材料204的厚度會減少。舉例來 說，當(dāng)用硅鍺來實(shí)現(xiàn)時，依據(jù)實(shí)施例，半導(dǎo)體材料204的厚度的范圍介于約IOnm至約lOOnm。 硅鍺層204的氧化速率是直接相關(guān)于其鍺濃度，如本領(lǐng)域中已了解的。較佳地，中介半導(dǎo)體 材料204的鍺濃度大于約10%的鍺。因此，當(dāng)以鍺濃度約10%的鍺的硅鍺來實(shí)現(xiàn)的中介半導(dǎo)體材料204時的中介半導(dǎo)體材料204的厚度可大于當(dāng)以較高鍺濃度來實(shí)現(xiàn)的中介半導(dǎo)體 材料204時的中介半導(dǎo)體材料204的厚度。在示范實(shí)施例中，中介半導(dǎo)體材料204包括硅 鍺，該硅鍺具有約30%的鍺的鍺濃度、和約30nm的厚度。依據(jù)一個或多個實(shí)施例，通過在中介半導(dǎo)體材料層204的暴露表面上外延地生長 上半導(dǎo)體材料層206，以形成上半導(dǎo)體材料層206。在示范實(shí)施例中，塊體半導(dǎo)體材料202 包括硅，而中介半導(dǎo)體材料204則包括硅鍺，其中，通過在形成中介半導(dǎo)體材料層204的硅 鍺上外延地生長硅，以形成上半導(dǎo)體材料層206。就此而言，上半導(dǎo)體材料206和塊體半導(dǎo) 體材料202包括相同的材料，例如，硅，然而，并不需要非使用相同的材料不可，不同的實(shí)施 例可針對塊體半導(dǎo)體材料202和上半導(dǎo)體材料利用不同的材料。外延硅可依據(jù)已知的工 藝技術(shù)，而生長于硅鍺上，如以下所簡單描述的。實(shí)際上，第二半導(dǎo)體材料206的厚度介于 約20至50nm，盡管也可利用該通常范圍外的厚度。需注意的是，半導(dǎo)體材料206最終會用 來形成導(dǎo)電鰭部結(jié)構(gòu)。如此一來，半導(dǎo)體材料206較佳包括器件質(zhì)量硅(device quality silicon)，該器件質(zhì)量硅可外延生長而具有非常小或沒有瑕疵或污染。應(yīng)注意的是，其它具 有這些性質(zhì)和特性的材料也可用于上半導(dǎo)體材料206 (以代替硅)。也就是說，較佳實(shí)施例 是利用硅用于上半導(dǎo)體材料206。在示范實(shí)施例中，該制作工藝?yán)^續(xù)，以在上半導(dǎo)體材料層206形成兩個絕緣材料 層214、216，并去除的絕緣材料層214、216的部分，以創(chuàng)造并界定鰭狀圖案掩膜210。在特定 實(shí)施例中，第一絕緣材料層214是從氧化材料形成。此氧化材料可為通過在氧化環(huán)境中加 熱半導(dǎo)體器件結(jié)構(gòu)212而形成的加熱生長的二氧化硅，或可為例如氧化硅的沉積材料。或 者，第一絕緣材料層214可為氮化硅、例如鉿化合物(例如，鉿硅酸鹽(hafnium silicate), 鉿氧化物(hafniumoxide)或鉿硅氮氧化合物(hafnium silicon oxynitride))的高_(dá)k的 介電材料)、或類似物。絕緣材料214可由化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、 或等離子加強(qiáng)化學(xué)氣相沉積(PECVD)來加以沉積。實(shí)際上，第一絕緣材料層214的厚度通常 介于約5nm至30nm。在較佳實(shí)施例中，第二絕緣材料層216是通過將氮化硅沉積在第一絕 緣材料層214上而形成，第二絕緣材料層216的厚度介于約5nm至30nm。實(shí)際上，氮化硅可 使用例如LPCVD而沉積在第一絕緣材料層214上。因?yàn)楫?dāng)選擇蝕刻下方的半導(dǎo)體材料204、 206于接下來作為蝕刻掩膜時，氮材料適應(yīng)選擇蝕刻下方的半導(dǎo)體材料204、206，并且因?yàn)?氮材料是良好的氧阻障物，因此，氮材料是較好的?；蛘撸璧趸衔?、或無定形硅或多晶 硅也可用于第二絕緣材料層216。雖然例示的實(shí)施例包含用于創(chuàng)造鰭狀圖案掩膜210的下 氧化層和上氮化層，然而，鰭狀圖案掩膜210的不同實(shí)施例可具有下氮化層和上氧化層。此 夕卜，可利用超過兩個絕緣材料層。再者，在不同的實(shí)施例(未顯示)，鰭狀圖案掩膜210僅包 含上方的氮材料層，而沒有下方的氧化材料層。仍然參考圖3，鰭狀圖案掩膜210可使用，但不限于，以下的工藝步驟來加以形 成材料沉積或形成；光刻；間隔件成像；蝕刻；以及，清洗。舉例來說，軟式掩膜(從光阻 (photoresist)材料形成)或硬式掩膜(使用間隔件形成)可形成于半導(dǎo)體器件結(jié)構(gòu)上， 以作為蝕刻掩膜。之后，可使用適當(dāng)?shù)奈g刻劑化學(xué)法，各向異性地蝕刻第一絕緣材料層214 和第二絕緣材料層216未受保護(hù)的部分，導(dǎo)致如圖3所顯示的半導(dǎo)體器件結(jié)構(gòu)。因此，鰭狀 圖案掩膜210是從上半導(dǎo)體材料層206上的絕緣材料214、216形成，并代表一種硬式掩膜， 該硬式掩膜包含由絕緣材料214、216的剩余部分所界定的掩膜特征。需注意的是，繪示于圖3中的鰭狀圖案掩膜210包含兩個對應(yīng)于兩個各別鰭部的特征，該鰭部是接下來從上半 導(dǎo)體材料206形成。參考圖4，在示范實(shí)施例中，該制作工藝?yán)^續(xù)，以選擇性地去除部分上半導(dǎo)體材料 206和中介半導(dǎo)體材料204，導(dǎo)致具有一個或多個鰭部218的半導(dǎo)體器件結(jié)構(gòu)226，而鰭部 218是從上半導(dǎo)體材料206形成，其中，每個鰭部218均在中介半導(dǎo)體材料204的暴露區(qū)域 222(或頸部區(qū)域)上。在示范實(shí)施例中，該制作工藝通過使用鰭狀圖案掩膜210作為蝕刻 掩膜，各向異性地蝕刻上半導(dǎo)體材料206的暴露部分，以選擇性地去除上半導(dǎo)體材料層206 的部分，其中，該蝕刻掩膜保護(hù)位于鰭狀圖案掩膜210下方的上半導(dǎo)體材料206的部分。在 示范實(shí)施例中，該制作工藝采用各向異性蝕刻劑(該蝕刻劑也去除中介半導(dǎo)體材料204的 部分)，并同時使用鰭狀圖案掩膜210作為蝕刻掩膜，從而暴露中介半導(dǎo)體材料204環(huán)繞鰭 部218的部分(在本文中或稱為環(huán)繞區(qū)域)。該選擇的蝕刻也導(dǎo)致在鰭部218上創(chuàng)造或暴 露絕緣蓋220。圖4中所顯示的實(shí)施例具有復(fù)合的絕緣蓋220，每個絕緣蓋皆從第一和第二 絕緣材料層214、216的剩余區(qū)段形成。如圖4所顯示的，通過使用鰭狀圖案掩膜210作為蝕刻掩膜而各向異性地蝕刻 中介半導(dǎo)體材料204，該制作工藝暴露位于鰭部218下方的中介半導(dǎo)體材料204的區(qū)域 222。在示范實(shí)施例中，中介半導(dǎo)體材料層204被各向異性地蝕刻至相對于 鰭部218的基底 (base) 224 (或上半導(dǎo)體材料層206的底表面)的深度，以使暴露區(qū)域222相對于中介半導(dǎo) 體材料204的環(huán)繞區(qū)域223的高度小于或等于鰭部218的寬度。就此而言，暴露區(qū)域222 的高度小于或等于暴露區(qū)域222的寬度。舉例來說，依據(jù)實(shí)施例，鰭部218的寬度可介于約 IOnm至約20nm，其中，中介半導(dǎo)體材料204是蝕刻至相對于鰭部218的基底224約IOnm至 15nm的深度。維持暴露區(qū)域222中寬度大于或等于高度的區(qū)域的深寬比(aspect ratio) 可于接下來的工藝步驟中，在鰭部218的基底提供穩(wěn)定和/或支撐?，F(xiàn)在參考圖5，在示范實(shí)施例中，該制作工藝?yán)^續(xù)，以通過形成包括從中介半導(dǎo)體 材料206形成的絕緣材料的隔離層228，來將鰭部218與塊體半導(dǎo)體材料202隔離(或 絕緣)。在示范實(shí)施例中，通過實(shí)施可氧化半導(dǎo)體材料204、206的暴露表面的場氧化 (fieldoxidation)工藝，以形成隔離層228。在該場氧化步驟期間，圖4的半導(dǎo)體器件結(jié)構(gòu) 226是暴露于升高溫度的氧化環(huán)境中，該升高溫度促進(jìn)氧化材料在半導(dǎo)體材料204、206的 暴露表面選擇生長，導(dǎo)致圖5的半導(dǎo)體器件結(jié)構(gòu)234。較佳地，位于鰭部218下方的中介半 導(dǎo)體材料204的暴露區(qū)域222在此場氧化工藝期間完全消耗，以形成位于鰭部218下方的 連接區(qū)域230。就此而言，在中介半導(dǎo)體材料204包括硅鍺的實(shí)施例中，在鰭部218下方的 連接區(qū)域230包括氧化材料，該氧化材料的鍺濃度對應(yīng)于中介半導(dǎo)體材料204在氧化前的 鍺濃度。換言之，中介半導(dǎo)體材料204在氧化前的鍺濃度會影響連接區(qū)域230的氧化材料 的鍺濃度。在一些實(shí)際實(shí)施例中，連接區(qū)域230的氧化材料的鍺濃度可約等于中介半導(dǎo)體 材料204在氧化前的鍺濃度。雖然圖5繪示被完全消耗的整個中介半導(dǎo)體材料層206，然 而，在不同的實(shí)施例中，位于環(huán)繞區(qū)域223中的中介半導(dǎo)體材料層204—些部分可在氧化過 后維持原封不動。通過氧化位于鰭部218下方的中介半導(dǎo)體材料204的暴露區(qū)域222以形 成連接區(qū)域230，該鰭部218彼此之間電性隔離。此外，鰭部218與塊體襯底材料202電性 隔離，塊體襯底材料202接著降低(例如，經(jīng)由鰭部218至塊體襯底材料202的)泄漏電流 (leakage current)，并降低鄰近器件對相同塊體襯底200的影響。
實(shí)際上，在氧化工藝期間，氧化材料也可生長在鰭部218的側(cè)壁232和/或基底224的暴露半導(dǎo)體材料206上。然而，由于中介半導(dǎo)體材料204的氧化速率是足以大于上半 導(dǎo)體材料206的氧化速率，因此，在鰭部218下方的暴露區(qū)域222可完全消耗，而只留下最 少的氧化材料形成在鰭部218的側(cè)壁232和/或基底224上，其中，該留下的氧化材料接著 即便沒有保存鰭部218全部的原始高度和寬度、也至少保存鰭部218大部分的原始高度和 寬度。舉例來說，在中介半導(dǎo)體材料204所包括的硅鍺的鍺濃度約30%的鍺而上半導(dǎo)體材 料206包括硅的示范實(shí)施例中，形成于鰭部218的側(cè)壁上的隔離層228的厚度是介于約3mn 至5nm，而從中介半導(dǎo)體材料204的區(qū)域222、223所形成的隔離層228的厚度介于約20nm 至 30nm。雖然在形成隔離層228后也可實(shí)施其它制作步驟或次工藝，然而，依據(jù)一個實(shí)施 例，該制作工藝?yán)m(xù)繼，以去除位于鰭部218的側(cè)壁232上的隔離層228的部分并在鰭部218 上形成柵極結(jié)構(gòu)236，導(dǎo)致顯示于圖6的半導(dǎo)體器件結(jié)構(gòu)238。在示范實(shí)施例中，通過使用各 向同性蝕刻劑各向同性蝕刻隔離層228，以將隔離層228從鰭部218的側(cè)壁232去除，其中， 該各向同性蝕刻劑選擇性地蝕刻隔離層228，而不至于攻擊上半導(dǎo)體材料206。舉例來說， 當(dāng)隔離層228包括氧化材料，基于氟化氫的蝕刻劑可利用來各向同性地蝕刻隔離層228。該 各向同性蝕刻劑也從環(huán)繞鰭部218的區(qū)域223將隔離層228的部分去除，然而，在一些實(shí) 施例中，在環(huán)繞區(qū)223中的隔離層228的厚度仍足夠防止柵極結(jié)構(gòu)236和塊體半導(dǎo)體材料 202之間不希望的寄生電容。此外，應(yīng)了解到雖然圖6繪示絕緣材料214、216仍維持原封 不動，然而，在一些實(shí)施例，該各向同性蝕刻劑也可視絕緣材料的特定類型和使用的蝕刻劑 來部分地蝕刻絕緣材料214、216的暴露部分?？墒褂昧?xí)知柵極堆棧模塊或任何已知工藝步 驟的組合，來創(chuàng)造柵極結(jié)構(gòu)236。應(yīng)了解到圖6為半導(dǎo)體器件結(jié)構(gòu)238的剖面圖。因此，柵 極結(jié)構(gòu)236實(shí)際上只在每個鰭部218的一區(qū)段上，并且，柵極結(jié)構(gòu)236會跟隨鰭部218的整 個輪廓(contour)，以接觸側(cè)壁232與絕緣材料214、216的各別區(qū)段。就此而言，柵極結(jié)構(gòu) 236以圖1中繪示的方式“纏繞(wrap)”在鰭部218之上。之后，可實(shí)施任何數(shù)目個已知工 藝步驟、模塊、和技術(shù)，以完成并入有鰭部218的一個或多個半導(dǎo)體器件的制作。舉例來說， 該制造工藝可實(shí)現(xiàn)以完成包含鰭部218和柵極結(jié)構(gòu)236的至少一個晶體管器件的制作。這 些最終工藝步驟、和其它后端工藝步驟在本文中將不會予以描述?，F(xiàn)在參考圖7和圖8，在一些實(shí)施例，希望接下來從半導(dǎo)體器件結(jié)構(gòu)234形成的半 導(dǎo)體器件，在環(huán)繞例如鰭部218的區(qū)域223中具有較厚的絕緣材料層，以減少接下來形成在 鰭部218上的柵極結(jié)構(gòu)和塊體半導(dǎo)體材料202之間不想要的寄生電容。就此而言，依據(jù)一 個或多個實(shí)施例，在如關(guān)于圖5的上下文中所描述的隔離層228形成之后，該制作工藝?yán)^ 續(xù)，以在隔離層228和鰭部218上形成介電材料層240 (在本文中或稱為介電層)。如圖7 中所顯示的，介電層240所選擇的厚度較好使得介電材料240填充環(huán)繞區(qū)域223和鰭部218 之間的任何間隙，至符合或超過鰭部218的高度的最小高度。在一個示范實(shí)施例中，是通過 將介電材料(例如硅氧化物)共形(conformally)沉積在隔離層228上以形成介電材料層 240，以及通過化學(xué)氣相沉積(CVD)、低壓力化學(xué)氣相沉積(LPCVD)或等離子增強(qiáng)化學(xué)氣相 沉積(PECVD)形成鰭部218，以導(dǎo)致顯示于圖7的半導(dǎo)體器件結(jié)構(gòu)242。就此而言，在示范 實(shí)施例中，隔離層228和介電層240各包括氧化材料，然而，將了解到在此領(lǐng)域中，沉積的介 電層240可較隔離層228稀疏。此外，隔離層228的鍺濃度大于介電層240的鍺濃度，介電層240的鍺濃度通?？珊雎?盡管一些鍺可能在接下來的高溫工藝步驟中，擴(kuò)散至與隔離 層228的接口處的介電層240)。
現(xiàn)在參考圖8，在示范實(shí)施例中，該制作工藝?yán)^續(xù)，以通過使用蝕刻劑各向同性地 蝕刻介電材料240和隔離層228，來去除部分介電層240和隔離層228，其中，該蝕刻劑以上 述的類似方式選擇性地蝕刻介電材料240和隔離層228，而不至于攻擊包括鰭部218的半導(dǎo) 體材料206。就此而言，該各向同性蝕刻劑從鰭部218的側(cè)壁232去除隔離層228的部分。 在示范實(shí)施例中，介電層240和/或隔離層228蝕刻后所達(dá)到的厚度，可在接下來形成的柵 極結(jié)構(gòu)和塊體半導(dǎo)體材料202之間的環(huán)繞區(qū)域223提供足夠的隔離。依據(jù)一個實(shí)施例，在 環(huán)繞鰭部218的區(qū)域223中剩余的介電層240的上表面244和/或隔離層228是實(shí)質(zhì)上均 勻，并且實(shí)質(zhì)對準(zhǔn)鰭部218的基底224，導(dǎo)致圖8中所顯示的半導(dǎo)體器件結(jié)構(gòu)246。雖然在去除部分介電層240和隔離層228后可實(shí)施其它制作步驟或次工藝，然而， 在示范實(shí)施例中，該制作工藝?yán)^續(xù)，以用圖6的上下文中所描述的類似方式在鰭部218和環(huán) 繞介電層240和/或隔離層228上形成柵極結(jié)構(gòu)。之后，可實(shí)施任何數(shù)目個已知工藝步驟、 模塊、和技術(shù)，以完成并入有鰭部218的一個或多個半導(dǎo)體器件的制作。雖然在先前的詳細(xì)描述中已呈現(xiàn)至少一個示范實(shí)施例，然而，應(yīng)了解到仍存在許 多的變化例。應(yīng)了解到，本文所描述的示范實(shí)施例并不是用來以任何方式限制請求保護(hù)的 發(fā)明主體的范疇、應(yīng)用性、或配置。相反地，先前的詳細(xì)描述將提供本領(lǐng)域中熟習(xí)技術(shù)人員 一張方便用以實(shí)作所描述的實(shí)施例的地圖。應(yīng)了解到元件的功能和排列可作不同的改變， 而不至于偏離權(quán)利要求書所請求保護(hù)的范疇，其包含已知的等效物和在此申請?zhí)岢鰰r尚未 可知的等效物。
權(quán)利要求
1.一種在塊體襯底上制作半導(dǎo)體器件的方法，該方法包括在該塊體襯底上形成第一半導(dǎo)體材料層；在該第一半導(dǎo)體材料層上形成第二半導(dǎo)體材料層；在該第二半導(dǎo)體材料層上創(chuàng)造鰭狀圖案掩膜；使用該鰭狀圖案掩膜作為蝕刻掩膜而各向異性地蝕刻該第二半導(dǎo)體材料層和該第一 半導(dǎo)體材料層，產(chǎn)生從該第二半導(dǎo)體材料形成鰭部和位于該鰭部下方的該第一半導(dǎo)體材料 的暴露區(qū)域；以及在位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域中形成隔離層。
2.如權(quán)利要求1所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，形成該隔離層包 括從該第一半導(dǎo)體材料的暴露區(qū)域生長氧化材料。
3.如權(quán)利要求1所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，各向異性地蝕刻 該第一半導(dǎo)體材料層包括將該第一半導(dǎo)體材料層各向異性地蝕刻至相對于該鰭部的基底 的深度小于或等于該鰭部的寬度。
4.如權(quán)利要求1所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，形成該第一半導(dǎo) 體材料層包括將該第一半導(dǎo)體材料層外延地生長于該塊體襯底上。
5.如權(quán)利要求4所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，該塊體襯底包括 硅，其中，將該第一半導(dǎo)體材料層外延地生長于該塊體襯底上包括將硅鍺層外延地生長于 該塊體襯底上。
6.如權(quán)利要求5所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，該硅鍺層的鍺是 濃度大于10%的鍺。
7.如權(quán)利要求5所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，形成該第二半導(dǎo) 體材料層包括在該硅鍺層上形成硅層。
8.如權(quán)利要求1所述的在塊體襯底上制作半導(dǎo)體器件的方法，進(jìn)一步包括在該隔離層和該鰭部上形成介電材料層；以及去除該介電材料層的部分，以使該介電材料層的上表面實(shí)質(zhì)對準(zhǔn)于該鰭部的底部。
9.如權(quán)利要求8所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，去除該介電材料 層的部分包括各向同性地蝕刻該介電材料層，其中，各向同性地蝕刻該介電材料層也蝕刻 形成于該鰭部的側(cè)壁上的該隔離層的任何部分。
10.如權(quán)利要求1所述的在塊體襯底上制作半導(dǎo)體器件的方法，其中，該第一半導(dǎo)體材 料具有第一氧化速率，而該第二半導(dǎo)體材料具有第二氧化速率，該第一氧化速率大于或等 于該第二氧化速率的三倍。
11.如權(quán)利要求1所述的在塊體襯底上制作半導(dǎo)體器件的方法，進(jìn)一步包括去除形成于該鰭部的側(cè)壁上的該隔離層的任何部分；以及在該鰭部上形成柵極結(jié)構(gòu)。
12.一種制造有鰭的半導(dǎo)體器件結(jié)構(gòu)的方法，該方法包括提供襯底，該襯底包括塊體半導(dǎo)體材料、在該塊體半導(dǎo)體材料上的第一半導(dǎo)體材料層、 和在該第一半導(dǎo)體材料層上的第二半導(dǎo)體材料層；選擇性地去除部分該第二半導(dǎo)體材料層和該第一半導(dǎo)體材料層，導(dǎo)致從該第一半導(dǎo)體 材料的暴露區(qū)域上的該第二半導(dǎo)體材料形成鰭部；以及在該第一半導(dǎo)體材料的暴露區(qū)域中形成隔離層。
13.如權(quán)利要求12所述的制造有鰭的半導(dǎo)體器件結(jié)構(gòu)的方法，其中，形成該隔離層包 括氧化該第一半導(dǎo)體材料的暴露區(qū)域，以將該鰭部與該塊體半導(dǎo)體材料隔離。
14.如權(quán)利要求13所述的制造有鰭的半導(dǎo)體器件結(jié)構(gòu)的方法，其中，該第一半導(dǎo)體材 料包括具有大于約10%的鍺濃度的硅鍺，以使氧化該第一半導(dǎo)體材料的暴露區(qū)域?qū)е挛挥?該鰭部下方的該隔離層的區(qū)域具有大于約10%的鍺濃度。
15.如權(quán)利要求12所述的制造有鰭的半導(dǎo)體器件結(jié)構(gòu)的方法，進(jìn)一步包括 在該隔離層和該鰭部上形成氧化材料層；以及去除該氧化材料層的部分，以使該氧化材料層的上表面實(shí)質(zhì)對準(zhǔn)于該鰭部的基底。
16.如權(quán)利要求12所述的制造有鰭的半導(dǎo)體器件結(jié)構(gòu)的方法，其中，選擇性地去除該 第一半導(dǎo)體材料層的部分包括將環(huán)繞該鰭部的該第一半導(dǎo)體材料層的區(qū)域各向異性地蝕 刻至相對于該鰭部的基底的深度小于或等于該鰭部的寬度。
17.一種制作半導(dǎo)體器件的方法，該方法包括 提供從塊體半導(dǎo)體材料形成的塊體襯底；在該塊體半導(dǎo)體材料上形成第一半導(dǎo)體材料層，該第一半導(dǎo)體材料具有第一氧化速率；在該第一半導(dǎo)體材料層上形成第二半導(dǎo)體材料層，該第二半導(dǎo)體材料具有第二氧化速 率，該第二氧化速率小于該第一氧化速率；在該第二半導(dǎo)體材料層上創(chuàng)造鰭狀圖案掩膜；使用該鰭狀圖案掩膜作為蝕刻掩膜而各向異性地蝕刻該第二半導(dǎo)體材料層，導(dǎo)致從該 第二半導(dǎo)體材料形成鰭部；使用該鰭狀圖案掩膜作為蝕刻掩膜而各向異性地蝕刻該第一半導(dǎo)體材料層以去除該 第一半導(dǎo)體材料的部分，產(chǎn)生位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域；以及氧化位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域，以使該鰭部與該塊體半導(dǎo)體材 料電性隔離。
18.如權(quán)利要求17所述的制作半導(dǎo)體器件的方法，其中，使用該鰭狀圖案掩膜作為蝕 刻掩膜以各向異性地蝕刻該第一半導(dǎo)體材料層進(jìn)一步包括將該第一半導(dǎo)體材料各向異性 地蝕刻至相對于該鰭部的基底的深度小于或等于該鰭部的寬度。
19.如權(quán)利要求17所述的制作半導(dǎo)體器件的方法，其中，氧化該第一半導(dǎo)體材料的暴 露區(qū)域進(jìn)一步包括從該第一半導(dǎo)體材料的暴露區(qū)域生長第一氧化材料。
20.如權(quán)利要求19所述的制作半導(dǎo)體器件的方法，進(jìn)一步包括在氧化位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域后，在該鰭部上形成第二氧化 材料層；以及去除該第二氧化材料層的部分，以使該第二氧化材料層的上表面實(shí)質(zhì)對準(zhǔn)于該鰭部的基底。
全文摘要
本申請?zhí)峁┮环N在塊體半導(dǎo)體材料上用于形成隔離的鰭部結(jié)構(gòu)的方法。一種方法包括在塊體襯底上形成第一半導(dǎo)體材料層和在該第一半導(dǎo)體材料層上形成第二半導(dǎo)體材料層。該方法進(jìn)一步包括在該第二半導(dǎo)體材料層上創(chuàng)造鰭狀圖案掩膜，以及使用該鰭狀圖案掩膜作為蝕刻掩膜，各向異性地蝕刻該第二半導(dǎo)體材料層和該第一半導(dǎo)體材料層。該各向異性蝕刻導(dǎo)致從該第二半導(dǎo)體材料形成鰭部和位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域。該方法進(jìn)一步包括在位于該鰭部下方的該第一半導(dǎo)體材料的暴露區(qū)域中形成隔離層。
文檔編號H01L21/336GK102034714SQ20101050120
公開日2011年4月27日 申請日期2010年10月8日 優(yōu)先權(quán)日2009年10月7日
發(fā)明者H·阿迪卡里, W·馬贊拉 申請人:格羅方德半導(dǎo)體公司