專利名稱：Mos晶體管及其制作方法
技術領域：
本發(fā)明涉及半導體技術領域，特別涉及晶體管的制作方法。
背景技術：
金屬-氧化物-半導體(MOS)晶體管是半導體制造中的最基本器件，其廣泛適用于各種集成電路中，根據主要載流子以及制造時的摻雜類型不同，分為NMOS和PMOS晶體管。現有技術提供了一種MOS晶體管的制作方法。請參考圖1至圖3，為現有技術的 MOS晶體管的制作方法剖面結構示意圖。請參考圖1，提供半導體襯底100，在所述半導體襯底100內形成隔離結構102，所述隔離結構102之間的半導體襯底100為有源區(qū)，在所述有源區(qū)內形成摻雜阱101。然后，在所述隔離結構102之間的半導體襯底100上依次形成柵介質層105和柵極106，所述柵介質層105和柵極106構成柵極結構。繼續(xù)參考圖1，進行氧化工藝，形成覆蓋所述柵極結構的氧化層107。參考圖2，在柵極結構兩側的半導體襯底內形成源/漏延伸區(qū)108、包圍所述源/ 漏延伸區(qū)108的袋狀注入區(qū)104，所述源/漏延伸區(qū)108和袋狀注入區(qū)104通過離子注入形成。在所述離子注入完成后，進行退火工藝，激活源/漏延伸區(qū)108和袋狀注入區(qū)104的摻雜1 子。參考圖3，在柵極結構兩側的半導體襯底上形成柵極結構的側墻111。進行源/漏離子注入(S/D implant)，在柵極結構兩側的半導體襯底100內形成源/漏區(qū)109，最后，進行退火工藝，激活源/漏區(qū)109的摻雜離子。在公開號為CN 101789447A的中國專利申請中可以發(fā)現更多關于現有技術的信
肩、ο在實際中發(fā)現，使用現有技術制作的MOS晶體管在應用中使得系統(tǒng)的工作速度較慢，系統(tǒng)的功耗較大。

發(fā)明內容
本發(fā)明解決的問題是提供一種MOS晶體管及其制作方法，所述方法制作的MOS晶體管提高了應用時系統(tǒng)的工作速度和功耗。為解決上述問題，本發(fā)明一種MOS晶體管的制作方法，包括提供半導體襯底，所述半導體襯底上形成有柵極結構；在柵極結構兩側的半導體襯底上形成側墻；在所述柵極結構和側墻兩側的半導體襯底內形成源/漏區(qū)；在所述源/漏區(qū)的底部形成源/漏反型區(qū)，所述源/漏反型區(qū)的摻雜離子的導電類型與所述源/漏區(qū)的摻雜離子的導電類型相反；進行退火，激活所述源/漏區(qū)和源/漏反型區(qū)的摻雜離子。
可選地，所述源/漏反型區(qū)的高度為所述源/漏區(qū)深度的0. 3 0. 8倍?？蛇x地，所述源/漏區(qū)通過一次離子注入形成，當晶體管為NMOS晶體管時，所述源 /漏區(qū)的摻雜離子的導電類型為N型，所述源/漏反型區(qū)的摻雜離子的導電類型為P型；當晶體管為PMOS晶體管時，所述源/漏區(qū)的摻雜離子的導電類型為P型，所述源/漏反型區(qū)的摻雜離子的導電類型為N型?？蛇x地，所述源/漏反型區(qū)的P型摻雜離子的能量范圍30 70KeV，劑量范圍為 1E13 lE14/cm2 ；所述源/漏反型區(qū)的N型摻雜離子的能量范圍20 lOOKeV，劑量范圍為 1E13 lE14/cm2?？蛇x地，所述源/漏區(qū)通過兩次離子注入形成，所述離子注入為第一離子注入和第二離子注入，所述第一離子注入和第二離子注入的摻雜離子的導電類型相同，第一離子注入的能量高于第二離子注入的能量，第一離子注入的劑量小于第二離子注入的劑量?？蛇x地，所述第一離子注入、第二離子注入的順序為第一離子注入先于第二離子注入，或第二離子注入先于第一離子注入；所述源/漏反型離子注入在第一離子注入和第二離子注入之前、第一離子注入和第二離子注入之間、或在第一離子注入和第二離子注入之后?？蛇x地，所述晶體管為NMOS晶體管，所述第一離子注入和第二離子注入的摻雜離子的導電類型為N型，所述第一離子注入的能量范圍為10 40KeV，所述第一離子注入的劑量范圍為1E13 5E14/cm2，所述第二離子注入的能量范圍為2 15KeV，劑量范圍為 5E14 3E15/cm2 ；所述反型離子注入的摻雜離子的導電類型為P型，所述反型離子注入的能量范圍為30 70KeV，劑量范圍為1E13 lE14/cm2?？蛇x地，所述晶體管為PMOS晶體管，所述第一離子注入和第二離子注入的摻雜離子的導電類型為P型，所述第一離子注入的能量范圍為5 12KeV，所述第一離子注入的劑量范圍為1E13 2E14/cm2，所述第二離子注入的能量范圍為1 4KeV，劑量范圍為5E14 5E15/cm2;所述反型離子注入的摻雜離子的導電類型為N型，所述反型離子注入的能量范圍為10 IOOKeV,劑量范圍為1E13 lE14/cm2。可選地，所述退火為快速熱退火，所述快速熱退火的升溫速率和降溫速率為50 120攝氏度/秒，所述快速熱退火利用氮氣進行。本發(fā)明還提供一種MOS晶體管，包括半導體襯底，所述半導體襯底具有柵極結構；側墻，位于所述柵極結構兩側的半導體襯底上；源/漏區(qū)，位于柵極結構和側墻兩側的半導體襯底內；源/漏反型區(qū)，位于所述源/漏區(qū)的底部，所述源/漏反型區(qū)的摻雜離子的導電類型與源/漏區(qū)的摻雜離子的導電類型相反?？蛇x地，所述源/漏反型區(qū)高度為所述源/漏區(qū)深度的0. 3 0. 8倍。與現有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明在柵極結構和側墻兩側的半導體襯底內形成源/漏區(qū)，在所述源/漏區(qū)的底部形成源/漏反型區(qū)，所述源/漏區(qū)和源/漏反型區(qū)通過離子注入形成，所述源/漏反型區(qū)的摻雜離子的導電類型與源/漏區(qū)的摻雜離子的導電類型相反，利用雜質補償效應在源 /漏區(qū)底部(即源/漏反型區(qū))形成耗盡區(qū)，增大了耗盡區(qū)的寬度，從而減小了晶體管的源/漏結電容，減小了源/漏結漏電流，從而減小晶體管在應用于系統(tǒng)時的RC時間常數，提高系統(tǒng)的工作速度，并提高系統(tǒng)的功耗；進一步優(yōu)化地，所述源/漏區(qū)和源/漏反型區(qū)的摻雜離子注入利用快速熱退火工藝激活，所述快速熱退火的升溫速率和降溫速率為50 120攝氏度/秒，所述升溫速率和降溫速率可以避免源/漏區(qū)和源/漏反型區(qū)摻雜離子的橫向擴散，防止器件穿通；所述退火的氣體為氮氣，可以有效修復源/漏反型離子注入在半導體襯底內造成的損傷，減小器件漏電流。


圖1 圖3是現有技術的MOS晶體管制作剖面結構示意圖。圖4是本發(fā)明的MOS晶體管制作方法流程示意圖。圖5 圖8是本發(fā)明的MOS晶體管制作方法剖面結構示意圖。圖9是本發(fā)明的制作的CMOS晶體管與現有技術制作的CMOS晶體管的結電容隨柵極長度變化曲線圖。
具體實施例方式現有技術制作的MOS晶體管在應用于系統(tǒng)時使得系統(tǒng)的工作速度較慢，系統(tǒng)的功耗較大。經過發(fā)明人研究發(fā)現，由于現有技術制作的晶體管的RC時間常數大，使得系統(tǒng)的工作速度慢；由于現有技術制作的晶體管的漏電流大，使得系統(tǒng)的功耗高。發(fā)明人進一步研究，發(fā)現造成所述晶體管的RC時間常數大和漏電流大的原因是現有技術制作的晶體管的源/漏結電容和結漏電流較大。發(fā)明人還發(fā)現，隨著器件特征尺寸的縮小，需要通過減小源/漏區(qū)的深度以制作超淺結。這需要降低源/漏離子注入的能量。但是減小源/漏離子注入的能量使得源/漏區(qū)的摻雜離子的激活難度加大，甚至部分摻雜離子無法激活，從而使得源/漏區(qū)的電阻加大，為了防止源/漏區(qū)的電阻加大，需要通過加大源/漏離子注入的劑量，即需要提供低能量、高劑量的源/漏離子注入工藝，以形成符合工藝要求的源/漏區(qū)，但是現有的離子注入工藝無法滿足上述要求，使得現有的源/漏離子注入形成的源/漏區(qū)的深度偏大，且不受工藝控制。并且源/漏區(qū)的劑量加大，使得源/漏區(qū)的摻雜離子在現有的退火中存在橫向擴散的問題，從而可能造成晶體管穿通。為了解決上述問題，發(fā)明人經過創(chuàng)造性勞動，提出一種MOS晶體管的制作方法，所述方法利用反型離子注入，形成深度小于源/漏區(qū)的源/漏反型區(qū)，從而減小最終獲得的源/漏區(qū)的實際深度。本發(fā)明一種MOS晶體管的制作方法，請參考圖4，所述方法包括步驟Si，提供半導體襯底，所述半導體襯底上形成有柵極結構；步驟S2，在柵極結構兩側的半導體襯底上形成側墻；步驟S3，在所述柵極結構和側墻兩側的半導體襯底內形成源/漏區(qū)；步驟S4,在所述源/漏區(qū)的底部形成源/漏反型區(qū)，所述源/漏反型區(qū)的摻雜離子的導電類型與所述源/漏區(qū)的摻雜離子的導電類型相反；步驟S5，進行退火，激活所述源/漏區(qū)和源/漏反型區(qū)的摻雜離子。下面將結合具體的實施例對本發(fā)明的技術方案進行詳細的說明。請結合附圖5
6圖8，為本發(fā)明一個實施例的MOS晶體管制作方法剖面結構流程示意圖。首先，請參考圖5，提供半導體襯底200，所述半導體襯底200上形成有柵極結構。所述半導體襯底200的材質可以為硅、鍺硅、絕緣體上硅等。本實施例中，所述半導體襯底200內形成有至少兩個隔離結構202，所述隔離結構202用于器件之間相互隔離。 所述隔離結構202為淺溝槽隔離結構(STI)或局部氧化結構。所述隔離結構202之間的半導體襯底為晶體管的有源區(qū)。在其他的實施例中，所述隔離結構202之間的半導體襯底內還形成有摻雜阱201、 溝道注入區(qū)、閾值電壓注入區(qū)。所述摻雜阱201、溝道注入區(qū)、閾值電壓注入區(qū)通過離子注入形成，所述摻雜阱201、溝道注入區(qū)、閾值電壓注入區(qū)的摻雜離子的類型與待形成的MOS晶體管的導電溝道類型有關，作為本領域技術人員的公知技術，在此不做詳細的說明。所述柵極結構位于相鄰的隔離結構202之間的半導體襯底200上。所述柵極結構包括位于半導體襯底200上的柵介質層205和位于所述柵介質層205上方的多晶硅柵極 206。所述柵介質層205的材質為氧化硅、氮氧化硅等。所述柵介質層205和多晶硅柵極 206的制作方法與現有技術相同，作為本領域技術人員的公知技術，在此不作贅述。作為優(yōu)選的實施例，所述柵極結構外側還覆蓋有側壁間隙壁207 (offset spacer)，所述側壁間隙壁207可以通過對所述多晶硅柵極206進行氧化工藝制作。所述側壁間隙壁207用于保護所述柵極結構，避免所述柵極結構受到刻蝕工藝的損傷。接著，請參考圖6，在所述柵極結構兩側的半導體襯底內形成輕摻雜區(qū)208。所述輕摻雜區(qū)208通過輕摻雜離子注入形成。所述輕摻雜區(qū)208的摻雜離子的導電類型與待形成的MOS晶體管的導電溝道有關。具體地，當待形成的晶體管為NMOS晶體管時，所述輕摻雜區(qū)208的摻雜離子的導電類型為N型，所述摻雜離子可以為磷離子、砷離子或銻離子，輕摻雜離子注入的能量范圍為1 30KeV，劑量范圍為1E13 2E15/cm2。當待形成的晶體管為PMOS晶體管時，所述輕摻雜區(qū)208的摻雜離子的導電類型為P型，所述摻雜離子可以為硼離子、二氟化硼離子，輕摻雜離子注入的能量范圍1 20KeV，劑量范圍為 1E13 2E15/cm2。當要形成的晶體管為NMOS晶體管時，作為一個實施例，所述輕摻雜區(qū)208的摻雜離子的摻雜離子為磷離子，輕摻雜離子注入的能量范圍為1 4KeV，劑量范圍為4E14 2E15/cm2 ；作為又一實施例，所述輕摻雜區(qū)208的摻雜離子為砷離子，摻雜離子注入的注入能量范圍為6 IOKeV,劑量范圍為1E14 lE15/cm2。當要形成的晶體管為PMOS晶體管時，作為一個實施例，所述輕摻雜區(qū)208的摻雜離子為硼離子，輕摻雜離子注入的能量范圍為2 5KeV，劑量范圍為5E14 2E15/cm2 ；作為又一實施例，所述輕摻雜區(qū)208的摻雜離子為銦離子，輕摻雜離子注入的能量范圍為1 !35KeV，劑量范圍為 1E13 lE14/cm2。為了防止晶體管穿通，減小器件的短溝道效應和反短溝道效應，作為優(yōu)選的實施例，在進行輕摻雜離子注入之后，需要進行袋狀離子注入(pocket implant)，形成包圍所述輕摻雜區(qū)208的袋狀注入區(qū)204。所述袋狀注入區(qū)204的摻雜離子的導電類型與輕摻雜區(qū) 208的導電類型相反。為了保證形成的袋狀注入區(qū)204能夠包圍所述輕摻雜區(qū)204，所述袋狀注入區(qū)204 應采用傾斜角度為10 30度注入。
本實施例中，在所述輕摻雜區(qū)208和袋狀注入區(qū)204形成后，進行退火步驟，以激活所述輕摻雜區(qū)208和袋狀注入區(qū)204內的摻雜離子。所述退火優(yōu)選為快速熱退火。作為一個實施例，所述退火的氣體采用氮氣，所述退火的升溫速率和降溫速率范圍為50 120 攝氏度/秒，以有效激活所述輕摻雜區(qū)208和袋狀注入區(qū)204內的摻雜離子。接著，請參考圖7，在所述柵極結構兩側的半導體襯底上形成側墻211。本實施例中，所述側墻211可以為單層結構，其材質為氮化硅。在其他實施例中，所述側墻211還可以為多層結構，例如為氧化硅-氮化硅-氧化硅組成的ONO結構。所述側墻211的制作方法與現有技術相同，作為本領域技術人員的公知技術，在此不做詳細的說明。接著，仍然參考圖7，在所述柵極結構和側墻211兩側的半導體襯底內形成源/漏區(qū)209。所述源/漏區(qū)209通過離子注入工藝形成。所述源/漏區(qū)209可以通過一次離子注入形成，也可以通過兩次或兩次以上離子注入形成。作為一個實施例，所述源/漏區(qū)209通過一次離子注入形成。具體地，當晶體管為 NMOS晶體管時，所述源/漏區(qū)209的摻雜離子的導電類型為N型，所述N型離子可以為P離子、AS離子；當晶體管為PMOS晶體管時，所述源/漏區(qū)209的摻雜離子的導電類型為P型， 所述摻雜離子的導電類型可以為B離子、BF2離子。作為本發(fā)明的又一實施例，所述源/漏區(qū)209通過兩次離子注入形成。具體地，所述源/漏區(qū)209通過兩次離子注入形成，所述離子注入為第一離子注入和第二離子注入，所述第一離子注入和第二離子注入的摻雜離子的導電類型相同，其中所述第一離子注入的能量高于第二離子注入的能量，第一離子注入的劑量小于第二離子注入的劑量。當所述晶體管為NMOS晶體管，所述第一離子注入和第二離子注入的摻雜離子的導電類型為N型，所述第一離子注入和第二離子注入的摻雜離子可以為P離子、AS離子或 Sb離子。所述第一離子注入的能量范圍為10 40KeV，所述第一離子注入的劑量范圍為 1E13 5E14/cm2，所述述第二離子注入的能量范圍為2 15KeV，劑量范圍為5E14 3E15/ cm2。例如，所述第一離子注入的摻雜離子可以為P離子，其能量范圍為10 40KeV，劑量范圍為1E13 2E14/cm2，所述第二離子注入的摻雜離子可以P離子，其能量范圍為5E13 3E15/cm2 ；或所述第一離子注入的摻雜離子可以為AS離子，其能量范圍為10 40KeV，劑量范圍為3E13 5E14/cm2，所述第二離子注入的摻雜離子可以為P離子，其能量范圍為10 40KeV，劑量范圍為 1E15 3E15cm/2。所述晶體管為PMOS晶體管，所述第一離子注入和第二離子注入的摻雜離子的導電類型為P型，所述第一離子注入和了第二離子注入的摻雜離子可以為B離子、BF2離子、 ^離子。所述第一離子注入的能量范圍為5 12KeV，所述第一離子注入的劑量范圍為 1E13 2E14/cm2，所述述第二離子注入的能量范圍為1 4KeV，劑量范圍為5E14 5E15/ cm2。例如，所述第一離子注入的摻雜離子為B離子時，其能量范圍為5 12KeV，劑量范圍為
1E13 2E14/cm2，所述第二離子注入的摻雜離子可以B離子，其能量范圍為6E14 5E15/
cm 2。需要說明的是，對于NMOS晶體管或PMOS晶體管，由于第一離子注入的深度大于第二離子注入的深度，第二離子注入的劑量大于第一離子注入的劑量，且第二離子注入的劑量通常比第一離子注入的劑量大1 2個數量級(即第二離子注入的劑量是第一離子注入劑量的10 100倍)，因此，源/漏區(qū)209的電阻主要由第二離子注入的摻雜劑量決定，所述第二離子注入的摻雜離子作為源/漏區(qū)209的有效摻雜離子，所述第一離子注入的摻雜離子則用于控制源/漏區(qū)209的深度，所述第一離子注入的摻雜離子分布于源/漏區(qū)209的底部。所述第一離子注入的摻雜離子的深度為第二離子注入的摻雜離子深度的0. 3 0. 8倍。本發(fā)明所述的第一離子注入、第二離子注入的順序可以為第一離子注入先于第二離子注入，或第二離子注入先于第一離子注入。作為優(yōu)選的實施例，所述第一離子注入先于第二離子注入形成，這樣第一離子注入破壞了原有的半導體襯底的晶格結構，在第二離子注入時，所述第二離子注入的摻雜離子受到的阻力大，從而第二離子的深度變淺，使得源/ 漏區(qū)209的有效深度變淺，優(yōu)化了源/漏區(qū)209的摻雜離子的分布，在源/漏區(qū)209電阻不變的情況下，更有利于制作超淺結。在實際中，所述源/漏區(qū)209還可以通過3次或者更多次離子注入形成。其中一次離子注入的能量應大于其余離子注入的能量，所述其余離子注入的能量應相同或接近(偏差不超過10% )，所述其余離子注入的劑量之和應遠大于所述其中一次離子注入的劑量， 即所述其余離子注入的劑量之和應為所述其中一次離子注入的劑量的10 100倍。接著，請參考圖8，在所述源/漏區(qū)209的底部形成源/漏反型區(qū)212，如圖8中陰影部分所示。所述源/漏反型區(qū)212通過離子注入形成，所述源/漏反型區(qū)212的摻雜離子的導電類型與源/漏區(qū)209的摻雜離子的導電類型相反，利用源/漏反型區(qū)212的摻雜離子的導電類型與源/漏區(qū)209的導電類型相反，產生雜質補償效應，從而在源/漏區(qū)209 的底部形成耗盡區(qū)，增大原有的源/漏區(qū)209與半導體襯底200之間的耗盡區(qū)的寬度，從而減小源/漏結電容。作為一個實施例，所述源/漏反型區(qū)212的高度為所述源/漏區(qū)209的深度的 0. 3 0. 7倍。在所述源/漏區(qū)209的底部注入與源/漏區(qū)209的摻雜離子具有相反導電類型的摻雜離子，形成所述源/漏反型區(qū)212時，所述離子注入的摻雜離子的分布為自半導體襯底表面向下，沿源/漏區(qū)209的深度方向，所述摻雜離子的濃度先增大后減小，即為高斯分布，其中所述摻雜雜質的峰值濃度位于所述源/漏反型區(qū)212內。在所述峰值濃度附近的源/漏區(qū)209，由于摻雜離子的濃度較高，從而產生雜質補償效應，形成耗盡區(qū)，遠離所述峰值濃度的區(qū)域，則由于所述摻雜離子的濃度較少，對所述源/漏區(qū)209的摻雜離子的雜質補償效應小，基本不影響所述源/漏區(qū)209的導電類型。本發(fā)明通過調整形成所述源 /漏反型區(qū)212的離子注入的參數，使得所述摻雜離子峰值位于所述源/漏反型區(qū)212內， 且所述摻雜離子的分布集中與源/漏反型區(qū)212，使以使得最終形成的源/漏反型區(qū)212的高度為所述源/漏區(qū)209的深度的0. 3 0. 7倍。所述源/漏反型區(qū)212的離子注入的工藝參數與形成源/漏區(qū)209的工藝參數對應。具體地，當所述源/漏區(qū)209通過一次離子注入形成時，且所述晶體管為NMOS晶體管時，所述源/漏反型區(qū)212的摻雜離子的導電類型為P型，所述源/漏反型區(qū)212的摻雜離子可以為h離子，所述源/漏反型區(qū)212的摻雜離子的能量范圍30 70KeV，劑量范圍為 1E13 lE14/cm2 ；當所述源/漏區(qū)209通過一次離子注入形成時，且所述晶體管為PMOS晶體管時，所述源/漏反型區(qū)212的摻雜離子的導電類型為N型，所述源/漏反型區(qū)212的摻雜離子可以為Sb離子，其能量范圍為40 IOOKeV,劑量范圍為1E13 lE14/cm2，所述源/漏反型區(qū)212的摻雜離子也可以為As離子，所述源/漏反型區(qū)212的摻雜離子的能量范圍 20 50KeV，劑量范圍為1E13 lE14/cm2。當所述源/漏區(qū)209通過兩次或兩次以上的離子注入形成時，所述源/漏反型區(qū) 212的注入參數設置可以參考源/漏區(qū)209通過一次離子注入形成的工藝，在此不做贅述。需要說明的是，形成所述源/漏反型區(qū)209的離子注入與形成源/漏區(qū)209的離子注入的順序可以任意調換，即形成所述源/漏反型區(qū)209的離子注入可以在形成源/漏區(qū)209的離子注入之前、在形成源/漏區(qū)209的離子注入之間(如果源/漏區(qū)209由多次離子注入形成)或在形成源/漏區(qū)209的離子注入之后。然后，仍然參考圖8，進行退火，激活所述源/漏區(qū)209和源/漏摻雜區(qū)212的摻雜
1 子。所述退火可以為快速熱退火或爐管退火，優(yōu)選為快速熱退火。由于快速熱退火工藝時間短、效率高，因此優(yōu)選為快速熱退火。作為優(yōu)選的實施例，所述快速熱退火的升溫速率和降溫速率為50 120攝氏度/秒，在上述的升溫速率和降溫速率范圍內，可以有效激活所述源/漏區(qū)209和源/漏反型區(qū)212的摻雜離子，修復離子注入工藝在半導體襯底100 內造成的損傷，并且，不會引起所述源/漏區(qū)209和源/漏反型區(qū)212的摻雜離子橫向擴散， 防止器件穿通。本實施例中，所述退火的氣體為氮氣。所述氮氣可以有效修復離子注入工藝在半導體襯底表面造成的損傷。在其他的實施例中，所述退火工藝的氣體還可以為氮氣和氧氣的混合氣體，其中氧氣的在混合氣體中的體積比例為 10%，以保護半導體襯底200表面，減小注入劑量損失。基于上述方法，制作的MOS晶體管如圖8所示，所述MOS晶體管包括半導體襯底200，所述半導體襯底200內包括具有至少兩個隔離結構202 ；摻雜阱201，位于相鄰隔離結構202之間的半導體襯底200內；柵極結構，位于所述摻雜阱201上方的半導體襯底表面，所述隔離結構包括位于所述半導體襯底表面柵介質層205和位于所述柵介質層205上方的多晶硅柵極206 ；側壁間隙壁207，覆蓋于所述柵極結構上；輕摻雜區(qū)208，位于所述柵極結構兩側的半導體襯底200內；袋狀注入區(qū)204，位于所述柵極結構兩側的半導體襯底200內，所述袋狀注入區(qū) 204包圍所述輕摻雜區(qū)208 ；側墻211，位于所述柵極結構兩側的半導體襯底200上；源/漏區(qū)209，位于所述柵極結構和側墻211兩側的半導體襯底200內；源/漏反型區(qū)212，位于所述柵極結構和側墻211兩側的半導體襯底200內，所述源/漏反型區(qū)212位于所述源/漏區(qū)209的底部，所述源/漏反型區(qū)212摻雜離子與所述源/漏區(qū)209的摻雜離子具有相反的導電類型。其中，作為優(yōu)選的實施例，所述源/漏反型區(qū)212的高度為所述源/漏區(qū)209深度的0. 3 0. 8倍。發(fā)明人進行了 WAT測試，在其他工藝條件相同的情況下(即僅增加源/漏反型離子注入)，利用本發(fā)明的制作方法獲得的MOS晶體管的結電容為1.37皮法每平方微米，而利用現有技術制作的MOS晶體管的結電容為1. 5皮法每平方微米，本發(fā)明的方法將MOS晶體管的結電容減小約7%。為了進一步說明本發(fā)明制作的MOS晶體管的結電容變化，發(fā)明人進行了模擬，對本發(fā)明制作的MOS晶體管和現有技術制作的MOS晶體管的結電容隨柵極長度變化進行了模擬。請參考圖9，其中橫軸表示柵極長度，單位為微米，縱軸表示晶體管的結電容，單位為皮法每平方微米，曲線B為利用現有技術制作的MOS晶體管的結電容隨柵極長度變化的曲線圖，曲線A為利用本發(fā)明的方法制作的MOS晶體管的結電容隨柵極長度變化的曲線圖。從圖中看出，在柵極長度相同的情況下，利用本發(fā)明的方法制作的MOS晶體管的結電容小于現有技術制作的MOS晶體管的結電容。綜上，本發(fā)明提供的MOS晶體管及其制作方法，所述方法利用源/漏區(qū)底部的源/ 漏反型區(qū)的摻雜離子與源/漏區(qū)的摻雜離子的導電類型相反，實現雜質補償，在源/漏反型區(qū)形成耗盡區(qū)，增大了源/漏耗盡區(qū)的寬度，減小了源/漏結電容和漏電流，提高了晶體管應用于系統(tǒng)時系統(tǒng)的響應速度，減小了系統(tǒng)的功耗。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
權利要求
1.一種MOS晶體管的制作方法，其特征在于，包括提供半導體襯底，所述半導體襯底上形成有柵極結構；在柵極結構兩側的半導體襯底上形成側墻；在所述柵極結構和側墻兩側的半導體襯底內形成源/漏區(qū)；在所述源/漏區(qū)的底部形成源/漏反型區(qū)，所述源/漏反型區(qū)的摻雜離子的導電類型與所述源/漏區(qū)的摻雜離子的導電類型相反；進行退火，激活所述源/漏區(qū)和源/漏反型區(qū)的摻雜離子。
2.如權利要求1所述的MOS晶體管的制作方法，其特征在于，所述源/漏反型區(qū)的高度為所述源/漏區(qū)深度的0. 3 0. 8倍。
3.如權利要求1或2所述的MOS晶體管的制作方法，其特征在于，所述源/漏區(qū)通過一次離子注入形成，當晶體管為NMOS晶體管時，所述源/漏區(qū)的摻雜離子的導電類型為N型， 所述源/漏反型區(qū)的摻雜離子的導電類型為P型；當晶體管為PMOS晶體管時，所述源/漏區(qū)的摻雜離子的導電類型為P型，所述源/漏反型區(qū)的摻雜離子的導電類型為N型。
4.如權利要求3所述的MOS晶體管的制作方法，其特征在于，所述源/漏反型區(qū)的P型摻雜離子的能量范圍30 70KeV，劑量范圍為1E13 lE14/cm2 ；所述源/漏反型區(qū)的N型摻雜離子的能量范圍20 IOOKeV,劑量范圍為1E13 1E14/
5.如權利要求1或2所述的MOS晶體管的制作方法，其特征在于，所述源/漏區(qū)通過兩次離子注入形成，所述離子注入為第一離子注入和第二離子注入，所述第一離子注入和第二離子注入的摻雜離子的導電類型相同，第一離子注入的能量高于第二離子注入的能量， 第一離子注入的劑量小于第二離子注入的劑量。
6.如權利要求5所述的MOS晶體管的制作方法，其特征在于，所述第一離子注入、第二離子注入的順序為第一離子注入先于第二離子注入，或第二離子注入先于第一離子注入；所述源/漏反型離子注入在第一離子注入和第二離子注入之前、第一離子注入和第二離子注入之間、或在第一離子注入和第二離子注入之后。
7.如權利要求6所述的MOS晶體管的制作方法，其特征在于，所述晶體管為NMOS晶體管，所述第一離子注入和第二離子注入的摻雜離子的導電類型為N型，所述第一離子注入的能量范圍為10 40KeV，所述第一離子注入的劑量范圍為1E13 5E14/cm2，所述第二離子注入的能量范圍為2 15KeV，劑量范圍為5E14 3E15/cm2 ；所述反型離子注入的摻雜離子的導電類型為P型，所述反型離子注入的能量范圍為30 70KeV，劑量范圍為1E13 lE14/cm2。
8.如權利要求6所述的MOS晶體管的制作方法，其特征在于，所述晶體管為PMOS晶體管，所述第一離子注入和第二離子注入的摻雜離子的導電類型為P型，所述第一離子注入的能量范圍為5 12KeV，所述第一離子注入的劑量范圍為1E13 2E14/cm2，所述第二離子注入的能量范圍為1 4KeV，劑量范圍為5E14 5E15/cm2 ；所述反型離子注入的摻雜離子的導電類型為N型，所述反型離子注入的能量范圍為10 lOOKeV，劑量范圍為1E13 lE14/cm2。
9.如權利要求1所述的MOS晶體管的制作方法，其特征在于，所述退火為快速熱退火， 所述快速熱退火的升溫速率和降溫速率為50 120攝氏度/秒，所述快速熱退火利用氮氣進行。
10.一種MOS晶體管，其特征在于，包括半導體襯底，所述半導體襯底具有柵極結構； 側墻，位于所述柵極結構兩側的半導體襯底上； 源/漏區(qū)，位于柵極結構和側墻兩側的半導體襯底內；源/漏反型區(qū)，位于所述源/漏區(qū)的底部，所述源/漏反型區(qū)的摻雜離子的導電類型與源/漏區(qū)的摻雜離子的導電類型相反。
11.如權利要求10所述的MOS晶體管，其特征在于，所述源/漏反型區(qū)高度為所述源/ 漏區(qū)深度的0. 3 0. 8倍。
全文摘要
本發(fā)明提供一種MOS晶體管及其制作方法，該方法包括提供半導體襯底，所述半導體襯底上形成有柵極結構；在柵極結構兩側的半導體襯底上形成側墻；在所述柵極結構和側墻兩側的半導體襯底內形成源/漏區(qū)；在所述源/漏區(qū)的底部形成源/漏反型區(qū)，所述源/漏反型區(qū)的摻雜離子的導電類型與所述源/漏區(qū)的摻雜離子的導電類型相反；進行退火，激活所述源/漏區(qū)和源/漏反型區(qū)的摻雜離子。本發(fā)明的方法制作更適合超淺結制作工藝，減小了MOS晶體管的結電容和結漏電流，提高了晶體管應用與系統(tǒng)時系統(tǒng)的響應速度，降低了系統(tǒng)的功耗。
文檔編號H01L29/78GK102446763SQ20101050893
公開日2012年5月9日 申請日期2010年10月13日 優(yōu)先權日2010年10月13日
發(fā)明者趙猛 申請人:中芯國際集成電路制造(上海)有限公司