專利名稱：磁阻器件的制作方法
技術領域：
本發(fā)明涉及磁阻器件，該磁阻器件特別但并非專門用作硬盤驅動器中的讀取頭。
背景技術：
硬盤驅動器(HDD)(或磁盤驅動器)被廣泛地用于高密度信息存儲。通常在與 這種類型存儲傳統(tǒng)地相關聯(lián)的計算機系統(tǒng)中能夠發(fā)現HDD，例如服務器和臺式計算機。然 而，在例如音頻播放器和照相機等手持電子裝置中也可以發(fā)現具有較小的形狀因子(form factor)的HDD，例如1英寸驅動器。通過增加存儲密度可以實現HDD中的較高的存儲容量。當前，存儲密度大約每年 翻倍，并且使用現有技術當前能實現的最高存儲密度大約為100(;b/in2，現有技術例如為在 磁記錄介質中縱向排列的位單元中記錄數據并且使用所謂的“自旋值(spin value)”讀取 頭讀取數據。然而，隨著HDD中的存儲密度持續(xù)增加，記錄介質和讀取頭面臨超順磁效應的問題。當鐵磁顆粒足夠小使得改變顆粒的磁性方向所需的能量與熱能相當時，引起超順 磁效應。由此，顆粒的磁性易于變動，并且由此導致數據損失。對于記錄介質，已經證明解決上述問題的方法涉及將比特單元布置為與記錄介質 的表面垂直(而不是縱向)，這允許每個比特單元足夠大以避免超順磁效應。為了解決讀取頭中的上述問題，提出了避免使用任何鐵磁材料以及利用所謂的非 常磁阻效應(extraordinary magnetoresistance EMR effect)。在 S. A. Solin, Τ. Thio, D. R. Hines 禾口 J. J. Heremans，Science volume 289， p. 1530 (2000)的 “Enhanced Room-Temperature Geometric Magnetoresistance in Inhomogeneous Narrow-Gap Semiconductors，，中描述了具有 EMR 效應的器件。在 van der Paw結構中布置了該器件，并且該器件包括在非磁性銻化銦(InSb)的磁盤中同心嵌入的高 導電金異質性(inhomogeneity)。在零應用磁場(H = 0)，電流流過金異質性。然而，在非 零應用磁場(H興0)，電流偏離垂直于場線分布，圍繞金異質性并且通過環(huán)面。這引起電導 下降。當前，具有低的載流子密度的窄禁帶半導體看起來是基于EMR的讀取頭的最 佳備選，例如銻化銦(在300 ° K時un = 7 X IO4Cm2V^1s"1)砷化銦(在300 ° K時un = 3 X IO4CmW)和砷化鎵(在 300° K 時 un = 8. 5 X IO3CmVs"1)。S. A. Solin, D. R. Hines, A. C. H. Row, J. S. Tsai 禾口 Yu A. Pashkin 在 Journal of Vacuum Science and Technology, volume B21, p. 3002 (2003)的"Nanoscopic magnetic field sensor based on extraordinary magnetoresistance" Φ^η^Τ JIW Hall bar ^ 型布置的器件，該Hall bar類型布置具有銻化銦/銻化鋁銦(InSb/Ini_xAlxSb)量子井異質 結構。這種器件的缺點在于它需要厚的(大約75nm)鈍化層來保護和限制活性層以及氮化硅形式的絕緣敷層。這增加了溝道和磁介質之間的分離，并且由此減小了磁場強度，從而 減小了輸出信號。硅不需要鈍化并且具有磁阻的基于硅的磁場傳感器是已知的。例如，EP1868254A描述了具有硅形成的溝道的表現出EMR效應的器件。由硅化鈦 或高摻雜的硅形成的導體作為分流器并且沿著溝道的一側與溝道連接。導線在溝道的另一 側連接至溝道并沿著溝道間隔。由此，溝道、分流器和導線形成了橫向或“平面”的EMR器 件，該EMR器件響應于與形成該器件的層垂直的磁場。2008年6月9日申請的EP申請?zhí)?8157887(Article 54(3)EPC)描述了具有硅形 成的溝道的平面EMR器件，其包括細長溝道。分流器沿著溝道的一側連接至溝道，并且沿著 溝道的另一側連接一組導線。該器件還包括頂柵布置以在溝道中形成反向層。US2006/0022672A1描述了在III-V異質結構中形成的另一個平面EMR器件。2008年6月9日申請的EP申請?zhí)?8157888. 2(Article 54(3)EPC)描述了具有由 硅形成的溝道的(非EMR)磁阻器件。一組導線沿著溝道的一側連接至溝道。在溝道下可 選地提供分流器。該器件還包括頂柵布置以在溝道中形成反向層。平面EMR器件和相似類型的平面MR器件(例如應用Lorentz力以彎曲電流路徑 和/或利用Hall效應)通常與用于制造HDD的磁頭滑撬(slider)的現有工藝不兼容，特 別是用于形成氣浮表面的研磨(lapping)工藝。

發(fā)明內容
本發(fā)明用于改進這樣的問題。根據本發(fā)明的第一方面，提供一種磁阻器件，包括襯底，在第一方向延伸的細長 的半導體溝道，以及至少兩個導線，向溝道提供一組觸點，其中，溝道和上述一組觸點在垂 直于第一方向和襯底的表面的第二方向上相對于襯底堆疊，其中所述器件具有沿著溝道行 進的側面并且所述器件響應于通常與側面垂直的磁場。由此，與現有的平面類型的MR器件相比，器件可以提供“垂直類型”或“堆疊的”MR 器件，其與現有的滑撬(slider)形成技術兼容。特別地，側面可以形成空氣軸承表面的部 分。器件可以還包括與溝道接觸的半導體分流器。溝道可以是未摻雜的，或者溝道比起分流器較少的摻雜，并且具有與分流器和/ 或導線相反的導電類型。例如，溝道可以是P—型。分流器可以是單晶的。分流器可以包括 硅。分流器可以使是η+型。對于溝道的未摻雜的基于硅的材料的使用和用于分流器和導線的高摻雜的基 于硅材料的使用可以導致磁阻器件具有足夠高的電阻、足夠高的輸出信號和足夠低的 Johnson 噪聲。器件可以包括與可選的分流器接觸的導電層，其中可選的分流器被插入層和溝道 之間。導電層可以包括硅。導電層可以包括襯底的頂層。導電層可以包括金屬硅化物。溝道可以包括第二半導體層和第三半導體層的部分，第二半導體層被布置在可選 的分流器和第三半導體層之間。第二半導體層和第三半導體層的部分可以是單晶的，第三 半導體層的其他部分可以是非晶體的。溝道可以包括硅或鍺化硅。
器件可以還包括介電層，介電層具有溝槽，其中在溝槽中形成可選的分流器和至 少部分溝道。所述至少兩根導線包括半導體材料并且可以是η+型，所述至少兩個導線包括硅和
/或金屬硅化物。器件還包括額外的導線，導線向溝道提供另外的觸點，其中溝道被布置在所述另 外的觸點和上述一組觸點之間。器件還包括第一和第二磁場屏蔽層，其中可選的分流器、溝道和上述一組觸點被 布置在第一和第二磁場屏蔽層之間。襯底可以包括磁頭滑撬襯底，可選地為AlTiC襯底的形式。根據本發(fā)明的第二方面，提供一種磁頭滑撬，用于磁盤驅動器，所述滑撬(slider) 包括前述器件。根據本發(fā)明的第三方面，提供一種磁盤驅動器，包括外殼；裝配在外殼內的磁介 質；磁頭滑撬(slider)，其中所述滑撬被保持在外殼內，用于移動地靠近于磁介質。根據本發(fā)明的第四方面，提供一種制造磁阻器件的方法，所述方法包括提供具有 表面的襯底；形成細長的半導體溝道，其中溝道在第一方向延伸；以及形成至少兩個導線， 向溝道提供一組觸點，使得溝道和上述一組觸點在垂直于第一方向和襯底的表面的第二方 向上堆疊在襯底上，所述方法還包括形成在溝道旁行進的面并且其中所述器件響應于通 常所述面垂直的磁場。該方法還包括在襯底的表面上形成半導體分流器。該方法還包括在襯底的表面上形成介電層，其中介電層具有溝槽，溝槽中暴露襯 底的表面；以及在襯底上選擇性地形成分流器或溝道。襯底可以包括頂部半導體層，并且所述方法包括在頂部半導體層上選擇性地形 成第一半導體層。選擇性地形成第一半導體層包括在頂部半導體層上外延地生長第一半 導體層。該方法還包括在第一半導體層上或在襯底上選擇性地形成第二半導體層。選擇 性地形成第二半導體層包括外延地生長第二半導體層。該方法還包括在第二或第三半導體層和介電層上形成第三半導體層，其中在第 二或第三半導體層上形成第三半導體層的部分；第二半導體層和第三半導體層的部分是單 晶的。第三半導體層的其他部分是非晶體的。該方法還包括在第三半導體層上形成第二介電層，其中第二介電層具有一組溝 槽，在該組溝槽中暴露第三半導體層的表面；以及在第三半導體層上選擇性地形成導線。形成導線的步驟包括沉積第四半導體層以及使得第四半導體層成為硅化物。該方法可以包括犧牲襯底的至少部分。器件可以包括在襯底上形成的堆疊的結 構。該方法還包括將另一個襯底結合到堆疊的結構上。上述形成在溝道旁行進的面的步驟包括研磨邊緣。根據本發(fā)明的第五方面，提供一種包括制造磁阻器件的制造磁頭滑撬(magnetic head slider)的方法。


下面將參考附圖通過示例的方式描述本發(fā)明的一些實施例，其中圖1是第一磁阻器件的示意性透視圖；圖Ia是圖1所示的第一磁阻器件的分流器、溝道層和導線的更詳細的示意性透視圖；圖Ib是圖1所示的第一磁阻器件的分流器、溝道和接觸區(qū)域的更詳細的示意性透 視圖；圖2是圖1所示的第一磁阻器件的平面圖；圖3是沿著線A-A’截取的圖2所示的第一磁阻器件的橫截面圖；圖4是用于操作圖1所示的第一磁阻器件的電路布置的示意圖；圖5示出圖1所示的第一磁阻器件的敏感區(qū)域；圖6示出對于三個不同的層厚度值，圖1所示的第一磁阻器件的仿真電流-電壓 特性；圖7示出圖1所示的第一磁阻器件的仿真電流密度特性；圖8示出圖1所示的第一磁阻器件的仿真磁阻特性；圖9a到9r示出制造第一磁阻器件的不同階段；圖10是第二磁阻器件的示意性透視圖；圖11是用于操作圖10所示的第二磁阻器件的電路布置的示意圖；圖12是第三磁阻器件的示意性透視圖；圖13是用于操作圖12所示的第三磁阻器件的電路布置的示意圖；圖14是第四磁阻器件的示意性透視圖；圖1 是圖14所示的第四磁阻器件的溝道和接觸區(qū)域的更詳細的示意性透視 圖；圖14b是可選磁阻器件的溝道和接觸區(qū)域的更詳細的示意性透視圖；圖15是用于操作圖14所示的第四磁阻器件的電路布置的示意圖；圖16是第五磁阻器件的示意性透視圖；圖17是用于操作圖16所示的第五磁阻器件的電路布置的示意圖；圖18是第六磁阻器件的示意性透視圖；圖19是圖18所示的第六磁阻器件的橫截面圖；圖20a到20f示出在制造過程中在不同階段圖18所示的第六磁阻器件的制造；圖21是第七磁阻器件的示意性透視圖；圖22是第八磁阻器件的示意性透視圖；圖23是第九磁阻器件的示意性透視圖；圖M是第十磁阻器件的示意性透視圖；圖25a到25c示出硬盤驅動器中滑撬的頭元件部的制造，該頭元件部包括磁阻器 件；圖沈是制造滑撬的方法的處理流程圖；圖27是滑撬的示意性透視圖；以及圖觀是磁盤驅動器的示意性平面圖。
具體實施例方式第一磁阻器件1器件結構參考圖l、la、lb、2和3，示出了第一磁阻器件1。器件1包括在通用的平面襯底4的表面3上布置的層結構2。襯底4采取絕緣體上 半導體的襯底形式，其包括半導體基底5 (下面稱為“操作層(handle layer) ”)、絕緣埋層 6和具有厚度、的半導體頂層7。如將在下面詳細描述，半導體表面層7使用種子層(seed layer)，用于隨后層8、9、10a的外延生長。半導體基底5和絕緣埋層6可以是犧牲層。另 一個襯底64(圖19)可以被連接到器件剩余部分的相對側上的面65(圖19)。在這個例子中，使用絕緣體上的硅襯底4。由此，半導體基底5包括硅(Si)，絕緣 埋層6包括二氧化硅(SiO2),并且種子層7包括單晶硅(Si)。在這個例子中，種子層具有 大約Inm的厚度、。層結構2包括在種子層7上生長的具有厚度t2半導體材料的第一層8、在第一半 導體層8上生長的具有厚度t3的半導體材料的第二層9、以及在第二半導體層9上生長的 具有厚度t3的半導體材料的第三層10的部分10a。第一和第二半導體層8、9和第三半導 體層10的部分IOa是外延層并且是單晶的。如在更詳細的層所述，第三半導體層10包括 非晶體的另一個部分10b。第一半導體層8是η+類型(即η型并且摻雜到IO20cnT3或IO21CnT3的量級)。第 二和第三半導體層9、10是未摻雜的(即固有的)或者可以是ρ—類型(即，ρ—類型并且摻 雜到大約IO15CnT3和IO18CnT3的量級之間)。在一些實施例中，第二和第三半導體層9、10可 以是η_類型(即，η_類型并且摻雜到大約IO1W3和IO18cnT3的量級之間)第二半導體層9和第三半導體層10的部分IOa形成了有源傳感器溝道11。由此， 第二半導體層9和第三半導體層10的部分IOa在此分別稱為第一和第二溝道層9、10a。較 重摻雜的第一半導體層8提供了低電阻導電區(qū)域，從溝道11流經低電阻導電區(qū)域的電流可 以被分流。由此，第一半導體層8在此被稱為“分流器層”或簡稱為“分流器(shunt)”。例 如，分流器8可以摻雜砷(As)到102°cm_3或IO21CnT3量級的濃度。在一些實施例中，可以省 略第一半導體層8 (即，分流器)。在這個例子中，分流器和溝道層8、9、10a均由硅(Si)形成。然而，分流器層8和 /或溝道層9、10a可以由鍺化硅(SihGex)形成，例如，大約具有10%的鍺含量(即，χ = 0. 1)。分流器8具有大約Inm的厚度t2，并且第一溝道層9具有大約Inm的厚度t3。分流器和溝道層8、9、IOa每個都具有大約Inm和IOnm之間的厚度。然而，層8、9、 IOa優(yōu)選地盡可能地薄，從而減小器件電阻。溝道11是細長的，通常在第一縱向方向14(下面標記為χ軸)具有第一和第二端 12、13之間的長度L。在這個例子中，長度L大約為150nm。第一、第二和第三方向14、15、 16是正交的。第二方向15是層堆疊的方向(下面標記為y方向)。第二方向15與襯底4 的表面3垂直。這里，第二方向15也稱為“垂直方向”或“堆疊方向”。溝道11在第三方向 上(下面標記為ζ軸)具有第一和第二邊緣(或“側”)17、18之間的寬度W。在這個例子 中，寬度W大約lOnm。分流器和溝道層8、9、IOa通常共同擴張(在平面上)，并且由此分流器8具有與溝道11實質上相同的橫向(lateral)尺寸(即，在χ和ζ軸上)。襯底4也支撐沉積的介電材料的第一圖案層19 (這里簡稱為“第一介電層”)，其 包括沿著第一方向14取向的細長凹進臺階20(或開口側的“槽”或“溝槽”)。分流器8和 第一溝道層9形成在溝槽20中。分流器8和第一溝道層9的組合厚度與第一介電層19的 厚度相同。由此，第一溝道層9的表面21和第一介電層19的表面22是水平的。在這個例 子中，介電材料包括二氧化硅(SiO2)。在第一溝道層9和第一介電層19的表面21、21上形成有第三半導體層10，并且第 三半導體層10具有上表面23。第三半導體層10可包括硅，盡管也可以使用鍺化硅。在這 個例子中，第三半導體層10具有大約Inm的厚度t4。如前所述，取決于下面的材料，第三半導體層10包括晶體的和非晶體的區(qū)域10a、 10b。由此，在第一溝道層9上面的第三半導體層10的部分IOa是單晶的，但是在第一介電 層19上面的其他部分是非晶體的。第三半導體層10支撐沉積的介電材料的第二圖案層M(這里簡稱為“第二介電 層”)，其包括與細長的溝道11垂直放置的三個細長的溝槽25，S卩，沿著第三方向16導向。 第二圖案層M包括二氧化硅(Si02)。在這個例子中，第二介電層M具有大約Inm的厚度。還參考圖la(為了清楚的目的省略了第二介電層M)，第三半導體層10還支撐一 組導線26，即，第一、第二和第三導線^1Je2Je315導線沈形成在第二介電層Μ的各個溝 槽25中。導線沈沿著溝道11 (沿著X軸14)間隔，垂直于溝道(沿著Z軸16)導向。第一 和第二導線^1Jh間隔大約30nm的長度Sl。第二和第三導線沈2、2~間隔大約30nm的長 度&。然而，如圖1所示，第一和第二導線26^2 的間隔可以大于第二和第三導線的沈2、 263間隔，即S1 > &。導線沈具有大約30nm的長度1 ( S卩，沿著第一方向14)。每個導線沈可以包括高摻雜半導體層。在這例子中，半導體是硅。導線尤選 地具有與分流器8相同的導電類型。在這個例子中，導線沈是11型。例如，導線沈可以摻 雜砷(As)至大約1 X102°cm_3的濃度。在這個例子中，導線具有大約20nm的厚度t5，但是厚 度也可以為lnm。導線沈可以包括金屬半導體合金以增加導電性。例如，在硅的情況下，可以通過 沉積一薄層鎳、鈦或鎢，在大約500°C退火并且對于未反應的金屬進行濕蝕刻，從而使導線 26為硅化物。參考圖lb，導線沈在溝道11的第一邊緣17開始，并且在第三方向16上越過溝道 11和溝道11的第二邊緣18。在溝道11的第一和第二邊緣17、18之間，導線沈提供與溝 道11的接口或觸點27。參考圖1、2和3，第二介電層M和導線沈由具有暴露的表面四的沉積的絕緣材 料的第三層沘(“第三介電層沘”)覆蓋。第三介電層沘包括二氧化硅(SiO2)。如稍后詳細描述，可以對介電層觀的表面四沉積或結合另外的層(或者在介電 層觀上的頂部其他層)，包括另外的介電層、磁屏蔽層和/或新的襯底。器件1具有實質上平坦的面30，并且面30位于平行于第一和第二方向14、15的平 面，即平行于溝道8并且平行于層堆疊的方向。由此，溝道11的第一邊緣17沿著面30行 進。這里，面被稱為“側面”。側面30可以覆蓋有絕緣材料的保護層(未顯示)。這可以包 括自然形成的一層二氧化硅(SiO2).
在操作中，器件1呈現非常磁阻(EMR)效應，并且可以用作磁場傳感器以檢測垂直 通過或近似垂直(略微偏離垂直)通過側面30的磁場31，即平行(或反平行)或近似平 行(或近似反平行)于ζ軸16。在圖14中，示出磁場31穿進紙面。然而，磁場可以穿出紙如稍后更詳細描述，器件1可以用作磁盤驅動器87 (圖28)中的讀取頭80 (圖27)。 使用當前的滑撬制造技術(例如研磨)，分流器8 (如果存在)、溝道11和導線沈的布置 允許器件1被集成入磁頭滑撬70 (圖27)。研磨被用于處理表面，其被稱為空氣軸承表面 (ABS)、它面對磁介質89(圖28)。由此，器件1可以被與滑撬合成一體，由此器件1的側面 30是由研磨形成的，并且形成空氣軸承表面的部分。因為器件1響應于垂直側面30通過的 磁場31，所以器件被正確地導向以檢測源自磁介質89(圖觀)的磁場。器件操作特別參考圖4，示出了用于操作磁阻器件1的電路32。電路32包括電流源33，用 于驅動通過第一和第三導線、263之間的分流器8和溝道11的電流I，以及電壓表35，用 于測量通過第二和第三導線沈2、2~之間的電壓V。在可選配置中，電流源33可以用于驅 動第一和第二導線26^2 之間的電流。當缺乏施加的磁場31時，通過第一和第三導線的電流例如溝道11并且沿 著路徑35通過分流器8被分流。當沿著ζ軸16 (圖1)施加磁場31時，從電流從分流器8 偏轉并且沿著路徑36通過溝道11。檢測通過電壓線沈2、2~由于施加的磁場31引起的電 阻的改變。參考圖5，用于施加的磁場31的敏感區(qū)域37位于第二和第三導線沈2、2 之間摻 雜的或輕摻雜的溝道11。由此，大約30nm的導線間隔S2和組合層厚度d =、+、可以用于 檢測磁介質89 (圖觀)中的比特，該磁介質89具有對應于大約lOTb/in2的存儲密度的類 似尺寸。圖6示出具有三個不同值的溝道厚度d (即d = 2nm, d = 5nm和d = IOnm)的器 件的電流-電壓曲線的ATLAS仿真。在這個模型中，導線寬度1” 12、I3是相同的，即I1 = I2 = I3 = 30nm，并且導線間隔S1A2也是相同的，即S1 = & = 30nm。分流器8的寬度W是 IOnm0圖7示出了當d = 2nm時，相同器件的電流密度的ATLAS仿真。如圖7所示，電流 主要在導線沈和分流器8之間流動。在第一和第二導線26^2 之間的電阻R大約IkQ。圖8示出作為施加的磁場的函數的輸出信息的ATLAS仿真。這里，向第一導線26工 施加OV的偏壓，并且向第三導線2 施加IV的偏壓，并且對于沿著Z軸16 (圖1)施加的 磁場的范圍測量第二和第三導線沈2、2~之間的電壓差。從較大器件(未顯示)的測量得 到的仿真和線性外插指示器件的輸出信號大約2 μ V/0e。器件制造參考圖9a到9r，描述制造器件1的方法。參考圖9a，處理開始于絕緣體上的半導體晶片41。晶片41具有半導體操作層5’、 絕緣埋層6’以及單晶半導體的頂層42。頂部半導體層42通常具有幾十納米的厚度。不需 要這樣的厚層42并且所以使得層42變薄。在這個例子中，使用絕緣體上的硅晶片41。頂部硅層42通常具有大約20nm到IOOnm范圍內的厚度。為了使得頂部硅層42變薄，可以在濕蝕刻之后進行熱氧化。晶片41被 熱氧化，從而將頂部硅層42的表面區(qū)域43轉化為二氧化硅。如圖9b所示，在單晶硅的薄層 7’上留下了一層二氧化硅44，此后稱為種子層7’。使用2 5 3混合的NH2F C2H4O2 H2O 移除二氧化硅層44 (也稱為“SIL0X蝕刻”)。參考圖9c，示出了準備用于層沉積的晶片3’，并且包括位于絕緣埋層6’上的種子 層7’，該絕緣埋層6’依次位于操作層5’上。參考圖9d，在種子層V上沉積絕緣材料的第一層19’。在這個例子中，絕緣材料 是二氧化硅并且使用化學氣相沉積(CVD)來進行沉積。參考圖9e，一層電子束光刻膠(未顯示)被施加(例如，旋轉施加(spim-on))到 第一介電層19’的上表面45，并且通過烘焙而卷曲。使用掃描電子束(未顯示)來使得電 子束光刻膠層(未顯示)圖案化，并且使用適合的顯影劑進行顯影以留下圖案化的光刻膠 層46，其包括細長的(沿著χ軸14)的窗口 47。窗口 47與預期的分流器和第一溝道層8、 9具有大約相同的長度(沿著χ軸14)，但是更寬(沿著ζ軸16)。通過濕蝕刻(例如使用SILOX蝕刻)來移除向下延伸到種子層V的第一介電層 19’的區(qū)域48。圖9f示出了得到的結構，并且該結構包括在圖案化的第一介電層19”中的 寬的溝槽20，。移除圖案化的光刻膠層46。圖9g中示出了得到的結構，并且該結構包括在溝槽 20’底部的種子層V的暴露的區(qū)域49。參考圖9h，在溝槽20’中的種子層V的暴露的區(qū)域49上選擇性地生長半導體材 料的第一層8’。第一半導體層8’是高摻雜的并且具有第一導電類型。在這個例子中，半導 體層8’是η型并且在生長過程中在原處摻雜。在種子層7’上外延生長第一半導體層8’，并且由此形成單晶層。半導體層8’不 在圖案化的第一介電層19”上生長。在這個例子中，半導體是硅，并且由此在大約700°C使 用CVD可以實現選擇的外延生長。參考圖9i，在第一半導體層8’上選擇性地生長半導體材料的第二層9’。第二半 導體層9’未被摻雜或者被輕度摻雜，從而具有第二導電性類型。在這個例子中，半導體層 8’ 是固有的(intrinsic)。在第一半導體層8’上外延生長第二半導體層9’并形成單晶層。第二半導體層9’ 沒有生長在圖案化的第一介電層19”。在這個例子中，半導體是硅，盡管也可以使用鍺化硅。 對于硅，可以在大約700°C使用CVD再次實現選擇性生長。參考圖9j，在第二半導體層9’和圖案化的第一介電層19”上生長半導體材料的第 三層10’。第三半導體層10’未被摻雜或被輕微摻雜，從而具有第二導電性類型。在這個例 子中，第三半導體層10’是固有的。在第二半導體層9’上外延生長第三半導體層10’并且形成單晶層10a’。然而，第 三半導體層10’在圖案化的第一介電層19”上生長并形成了非晶體層10b’。在這個例子 中，半導體是硅，盡管也可以使用鍺化硅。在大約600°C使用CVD可以實現非選擇性生長。參考圖9k，在第三半導體層10’上生長第二層介電材料M’。在這個例子中，介電 材料是二氧化硅，盡管可以使用例如氮化硅的其他介電材料。參考圖91，一層電子束光刻膠(未顯示)被施加(例如旋轉施加)到第二介電層24'的上表面50，并且通過烘焙而卷曲。使用掃描電子束(未顯示)來使得電子束光刻膠 層(未顯示)圖案化，并且使用適合的顯影劑進行顯影以留下圖案化的光刻膠層51，其包括 細長的(沿著ζ方向16)的窗口 47。通過濕蝕刻(例如使用SILOX蝕刻)來移除向下延伸到第三半導體層10’的第二 介電層M’的區(qū)域53。圖9m示出了得到的結構，并且該結構包括在圖案化的第二介電層 24”中的溝槽25，。移除圖案化的光刻膠層51。圖9η中示出了得到的結構，并且該結構包括在溝槽 25’底部的第三半導體層10’的暴露的區(qū)域Μ。參考圖9ο，在溝槽25’中的第三半導體層10’的暴露的區(qū)域M上選擇性地生長半 導體材料的第四層55。第四半導體層55是高摻雜的并且具有第一導電類型。在這個例子 中，半導體層55是η型并且在生長過程中在原處摻雜。在第三半導體層10’上外延生長第四半導體層55，并且由此形成單晶層。第四半 導體層55不在圖案化的第二介電層Μ”上生長。在這個例子中，半導體是硅。如前所述， 對于硅，在大約700°C使用化學氣相沉積可以實現選擇性生長。可以留下第四半導體層55以形成導線沈(圖1)。然而，導線可以是硅化物，從而 減少導線的電阻率。這可以包括在第四半導體層陽和第二介電層對”沉積適合的金屬(例 如鎳(Ni)、鈦(Ti)或鎢(W))，并且退火以形成硅化物。對于鎳和硅，可以在大約500°C執(zhí)行 退火。可以使用濕蝕刻移除未反應的金屬(例如在第二介電層對”)。參考圖9p，在第四半導體層55和第二介電層M”上沉積第三層介電材料29’。在 這個例子中，介電材料是二氧化硅，盡管可以使用例如氮化硅等其他介電材料。如后面所述，可以執(zhí)行額外的處理步驟，例如在第三介電層29’或在第三介電層 29’之上的層60’ (圖20b)的頂部上結合載體晶片64’ (圖20b)，例如由鈦化鋁形成、移除 操作層5’和絕緣體層6’，將種子層7圖案化并使其稱為硅化物，并且在第一介電層19”的 分流器層和剩余部分下面形成保護的介電層。參考圖9q，沿著線58切割晶片以將晶片的側面和邊緣部分56從相鄰部分57移 除，其切割通過(寬的)分流器層8’和溝道11’。這可以使用用于粗糙切割的晶片鋸和用 于精細切割的研磨來實現。然而，可以使用其他形式的切割，例如離子束碾磨。圖9r示出 了得到的結構，其示出了器件1包括側面30、分流器8和溝道層9、10a。二氧化硅或其他材料的薄的(例如等于或小于2nm)保護層被沉積、生長或允許生 長以覆蓋側面30。如稍后所描述，切割的處理可以包括條的形成和研磨條的邊緣以形成側面30。第二磁阻器件201參考圖10，示出了第二磁阻器件201。第二磁阻器件201類似于前面描述的第一磁阻器件1 (圖1)。由此，相同的附圖標 記用于參考相同的特性。第二器件201與第一器件1 (圖1)的不同之處在于存在四根導線26，即第一、第 二、第三和第四導線^^、262、26^64(并且由此存在連接至溝道11的四個觸點)。第三和 第四導線之間的間隔&與第二和第三導線之間的&相同。溝道和分流器8、11可以被進一 步延長以容納數根導線沈。
參考圖11，示出了用于操作磁阻器件201的電路32。電流源33被布置為驅動通過第一和第三導線^i、2~之間的分流器8和溝道9的 電流I。電壓表34用于測量通過第三和第四導線2~、2~的電壓V。第二器件201的輸出信號可以是第一器件1(圖1)的兩倍。然而，敏感區(qū)域372更 寬地位于第二和第四導線沈2、2~之間。以與第一器件1(圖1)實質上相同的方式制造第二器件201。然而，圖案化的光刻 膠層51 (圖91)具有不同的圖案，由此導致四根導線而不是三根導線。第三磁阻器件301參考圖12，示出了第三磁阻器件301。第三磁阻器件301與前面描述的第一磁阻器件1(圖1)相似。由此，相同的附圖 標記參考相同的特性。第三器件301與第一器件1 (圖1)的不同之處在于僅存在兩根導線26，即第一和 第二導線沈一‘第一和第二導線之間的間隔S/與第一和第二器件中的第二和第三導線 之間的&相同。分流器8和溝道11可以更短。參考圖13，示出了用于操作磁阻器件301的電路32。電流源33被布置為驅動通過第一和第二導線2 之間的分流器8和溝道9的 電流I。電壓表34用于測量通過第一和第二導線26^2 的電壓V。第三器件301的輸出信號類似于第一器件1 (圖1)的輸出信號。以與第一器件1(圖1)實質上相同的方式制造第三器件301。然而，圖案化的光刻 膠層51 (圖91)具有不同的圖案，由此導致兩根導線而不是三根導線。第四磁阻器件401參考圖14和14a，示出了第四磁阻器件401。第四磁阻器件401類似于前面描述的第二磁阻器件201 (圖10)。由此，相同的附 圖標記用于參考相同的特性。第四器件401與第二器件201 (圖10)的不同之處在于第一導線26i連接至分流 器8并且分流器8有效地變成第一導線的部分。由此，第一導線具有平面上的“L” 形。結果，溝道11也具有包括分別沿著χ軸和ζ軸布置的第一和第二部分Il1Ul2的平面 上的“L”形。第二、第三和第四導線沈2、沈3、2~提供與溝道11的表面21的觸點27，并且第一 導線26i提供與溝道11的相對面的觸點27a。在圖14和1 中，表面21是溝道11的頂部， 相對面是溝道的底部面和下面。器件401可以被反轉并且被并入滑撬，使得表面21是器件 的下面并且相對面是與下面的襯底相關的頂部。在一些實施例中，可以省略第一半導體層8，并且可以由圖案化的硅化物種子層7 提供導線^^。這可以用于形成具有較短(沿著y軸)由溝道11提供的連接區(qū)域的器件。 可以從觸點(例如連接層的底部)注入電荷，并且可以在例如連接層的頂部由觸點收集電 荷，由此形成“Y”形狀的器件。由不同觸點收集的電荷的比例受施加的磁場影響。參考圖14b，導線261可以被圖案化，使得并非如圖1 所示提供相對長的觸點 27a,而是提供相對短的觸點27a’。因為溝道層11的第二部分Il2垂直于側面30，并且由此與垂直于側面30施加的磁場31平行，它并不貢獻于器件401的磁阻響應。參考圖15，示出了用于操作磁阻器件401的電路32。如圖15所示，可以使用與用 于操作第二器件201 (圖10)的布置相同的布置，即，如圖11所示的四導線布置。當施加磁場31時，引起第二和第四導線2化、2~之間的電壓。由于溝道11的長 度，引起的電壓可以包括Hall電壓組分以及由磁場31中的電流路徑35的彎曲引起的電壓
差組分。以與第一器件1(圖1到4)實質上相同的方式制造第四器件401。然而，在兩處制 造不同。第一，圖案化的光刻膠層46 (圖9e)具有不同的圖案，即，使用“L”形圖案，而不是 細長的條。第二，圖案化的光刻膠層M(圖91)具有不同的圖案。圖案依然定義三根導線，但 是這些導線被不同地放置。第五磁阻器件501參考圖16，示出了第五磁阻器件501。第五磁阻器件501與前面描述的第四磁阻器件401(圖14)相似。由此，相同的附 圖標記參考相同的特性。類似于第四器件401，第一導線26i連接至分流器8，并且分流器8有效地變成第 一導線26i的部分。然而，第五器件501僅具有三根導線沈，即，第二和第三導線沈2、沈3。類似于第四器件401，導線可以被圖案化，使得并非類似于如圖1 所示提供 相對長的觸點27a，而是提供類似于圖14b所示相對短的觸點27a’。參考圖17，示出了用于操作磁阻器件501的電路32。如圖17所示，可以使用與用 于操作第一器件ι (圖1)的布置相同的布置，即，如圖4所示的三導線布置。 以與第一器件1 (圖1)實質上相同的方式制造第五器件501。然而，在兩處制造不 同。第一，圖案化的光刻膠層46 (圖9e)具有不同的圖案，即，“L”形圖案，而不是細長 的條。第二，圖案化的光刻膠層M(圖91)具有不同的圖案。圖案依然定義三根導線，但 是這些導線被不同地放置。第六磁阻器件601參考圖18和19，示出了第六磁阻器件601。第六磁阻器件601與前面描述的第一磁阻器件1(圖1)相似。由此，相同的附圖 標記參考相同的特性。第六器件601的不同之處在于第一和和第二磁屏蔽層60、61之間夾層一個垂直結 構62，垂直結構62包括分流器8、溝道11、第一圖案化的介電層19、第二圖案化的介電層 24、導線沈以及第三介電層四。第六器件601的不同之處還在于操作層5(圖1)是犧牲 的，絕緣埋層6(圖1)也是犧牲的，并且由不同的更厚的介電層63替代。器件601被結合 到表面65上的鋁鈦碳晶片64 (為了清楚的目的沒有在圖18中示出)。與用于操作第一器件1(圖1)的布置相同的布置可以被用于操作第六器件601。參考圖20a到20f，現在將描述用于制造第六器件601的額外的處理步驟。
特別參考圖20a，在第三介電層四，的上表面四上沉積第一磁屏蔽層60’。在這 個例子中，磁屏蔽層60’包括坡莫合金(permalloy)(即，鎳和鐵的合金)，并且通過濺射沉 積。參考圖20b，結構66被結合到晶片64’。在這個例子中，晶片64’采用鋁鈦碳 (“AlTiC”)晶片64，的形式。特別地，晶片64，被結合到第一磁屏蔽層60，的上表面65，。將操作層5’蝕刻回到絕緣埋層6’。圖20c示出了得到的結構。將絕緣埋層6’蝕刻回到種子層7’。圖20d示出了得到的結構?？梢允褂秒娮邮饪毯蜐裎g刻來使得種子層7’圖案化，從而具有與(寬的)溝道 11’或(寬的)分流器層8’相同或相似的延伸，并且可以被硅化，例如使用鎳(Ni)硅化。 種子層7可以被圖案化以向溝道11’或分流器層8，提供短長度的觸點27a’ (圖14b)。參考圖20e，在種子層7’的下側68或圖案化的硅化物種子層(未顯示)和第一介 電層19’的下側(未顯示)上沉積新一層絕緣材料63’。在這個例子中，絕緣材料是二氧化 硅并且使用化學氣相沉積(CVD)進行沉積。參考圖20f，在第三介電層63，的下表面69上沉積第二磁屏蔽層61，。在這個例 子中，磁屏蔽層61’包括坡莫合金，并且通過濺射沉積。圖20f示出了在晶片64’上得到的器件結構71。在這一點上，可以通過將晶片切片成條(未顯示)并且研磨條的邊緣來形成側面 30 (圖 18)。然而，如果器件601(圖18)用于形成磁頭滑撬70的部分(圖27)，通常在執(zhí)行切 片和研磨步驟之前制造寫入頭72 (圖25a)。這將在下面更詳細地描述。第七磁阻器件701參考圖21，示出了第七磁阻器件701。第七磁阻器件701類似于前面描述的第二磁阻器件201 (圖10)和第六磁阻器件 601(圖18)。由此，相同的附圖標記用于參考相同的特性。第七磁阻器件701與第六器磁阻件601 (圖18)的不同之處在于它具有四根導線 26，即第一、第二、第三和第四導線zeidhd^dl。第三和第四導線之間的間隔&與第二 和第三導線之間的&相同?？梢允沟脤咏Y構2更長以容納數根導線26。可以以與第二器件201相同的方式操作第七器件701。以與第六器件601(圖18)實質上相同的方式制造第七器件701。然而，類似于第 二磁阻器件201 (圖10)，圖案化的光刻膠層51 (圖91)具有不同的圖案以形成四根導線26 而不是三根導線。第八磁阻器件801參考圖22，描述第八磁阻器件801。第八磁阻器件801類似于前面描述的第三磁阻器件301 (圖12)和第六磁阻器件 601(圖18)。由此，相同的附圖標記用于參考相同的特性。第八磁阻器件801與第三磁阻器件301(圖12)類似，第八磁阻器件801與第六器 磁阻件601 (圖18)的不同之處在于它具有兩根導線26，即第一、第二導線^1Je2t5可以以與第三器件301(圖12)相同的方式操作第八器件801。以與第六器件601(圖18)實質上相同的方式制造第八器件801。然而，類似于第三磁阻器件301 (圖12)，圖案化的光刻膠層51 (圖91)具有不同的圖案以形成兩根導線沈 而不是三根導線。第九磁阻器件901參考圖23，描述第九磁阻器件901。第九磁阻器件901類似于前面描述的第四磁阻器件401 (圖14)和第六磁阻器件 601(圖18)。由此，相同的附圖標記用于參考相同的特性。第九磁阻器件901與第四磁阻器件401(圖14)類似，第九磁阻器件901與第六器 磁阻件601 (圖18)的不同之處在于第一導線26i連接至分流器8和分流器8有效地變成 第一導線的部分?？梢砸耘c第四器件401(圖14)相同的方式操作第九器件901。以與第六器件601(圖18)實質上相同的方式制造第九器件901。然而，類似于第 四磁阻器件401 (圖14)，圖案化的光刻膠層46 (圖9e)具有不同的圖案，即“L”形圖案，而 不是直條，并且圖案化的光刻膠層51 (圖91)具有不同的圖案。圖案依然定義三根導線，但 是導線被不同地放置。第十磁阻器件1001參考圖對，描述第十磁阻器件。第十磁阻器件1001類似于前面描述的第五磁阻器件501 (圖16)和第六磁阻器件 601(圖18)。由此，相同的附圖標記用于參考相同的特性。第十磁阻器件1001與第五磁阻器件501 (圖16)類似，第十磁阻器件1001與第六 器磁阻件601 (圖18)的不同之處在于第一導線26i連接至分流器8。可以以與第五器件501(圖16)相同的方式操作第十器件1001。以與第六器件601(圖18)實質上相同的方式制造第十器件1001。然而，類似于第 五磁阻器件501 (圖16)，圖案化的光刻膠層46 (圖9e)具有不同的圖案，即“L”形圖案，而 不是直條，并且圖案化的光刻膠層51 (圖91)具有不同的圖案。圖案定義兩根導線。磁頭滑撬參考圖25和沈，示出了制造磁頭滑撬70的方法。如前所述制造讀取頭結構71 (步驟Si)。如圖2 所示，讀取頭結構71包括未研 磨的垂直層結構2’，該垂直層結構2’包括未研磨的溝道11’和可選的分流器8’。制造寫入頭結構72 (步驟S2)。如圖2 所示，可以通過厚的介電層73 (例如包括濺射的氧化鋁Al2O3)彼此分隔 讀取頭結構71和寫入頭結構72。寫入頭結構72也可以由另一個厚的介電層74保護。通過在溝道11的頂部上的觸點27以及在溝道11下面的分流器8來說明前面描 述的大多數器件。然而，器件也可以被反轉并且并入滑撬70，使得分流器8處于溝道的頂部 并且觸點27位于溝道11的下面。由此，如圖2 所示，讀取頭結構71相對于圖20f所示 的讀取頭結構71反轉。將被處理的晶片75切片成沿著χ軸延長并具有邊緣76的條76 (步驟。通常， 條76支撐大約50個讀取頭和寫入頭。研磨邊緣77以形成包括側面30的空氣軸承表面78 (步驟S4)。在 US2002/0126421A1中描述了適合的研磨處理，其結合在此作為參考。圖25c示出了在結合的襯底64上沉積的得到的結構79，在此稱為“頭元件部”。頭元件部79包括讀取頭80，例如第六、第七、第八、第九或第十磁阻器件601、701、801、901、 1001和讀取頭81。在空氣軸承表面78的空中形成了例如具有若干納米厚度的保護膜(未顯示)(步 驟S5)。通過干蝕刻形成了空氣軸承表面軌道(步驟S6)。被處理的橫條被切割成分離的磁 鐵滑撬70(步驟S7)。最終，在將磁頭滑撬70裝配到懸架之前可以測試該磁頭滑撬70 (步 驟 S8)。參考圖27，更詳細地示出了磁頭滑撬70。如前所述，在襯底64上形成了頭元件部分79，并且頭元件部分79包括讀取頭80 和寫入頭81。包括一組階梯表面82、83、84的空氣軸承表面78包括軌道表面82、淺花紋表面83 和深花紋表面84?；?0具有前面85和后端86。參考圖28，示出了磁盤驅動器87。磁盤驅動器87包括外殼88，其中一對磁盤或“介質” 89 (為了清楚的目的僅顯示 一個)轉配到由旋轉馬達(未顯示)驅動的中心軸90。每個磁盤89提供有兩個滑撬70，每個滑撬70用于磁盤89的每一側。每個滑撬 70附接到各個懸架91的尖端，懸架91通過由制動器93驅動的各個臂92支撐。由此，磁盤驅動器87可以提供有具有如前所述的垂直類型的磁阻器件的滑撬70?？梢岳斫獾侥軌驅η笆鰧嵤├M行多種修改。例如，溝道11可以是輕摻雜的ρ型。此外，可以使用SihGi5x來替代硅，其中χ是 例如大約0. 1?？梢允褂脩兊陌雽w，例如應變硅。可以使用其他的半導體材料系統(tǒng)，例如III-V材料。溝道可以是未摻雜的或者摻雜有雜質(η型或ρ型)直到大約IX IO15CnT3的濃度、 直到大約1 X IO16CnT3的濃度、直到大約1 X IO17Cm-3的濃度或直到大約1 X 1018cm_3的濃度。分流器和/或導線可以摻雜有雜質(η型或P型)，具有至少大約1 X IO19CnT3的濃 度、至少大約1 X IO20Cm-3的濃度或至少大約1 X IO21CnT3的濃度，例如大約1 X 1021cm_3的濃 度，和/或可以包括一個或多個6摻雜層。溝道和/或分流器可以具有在大約1到5nm之間的厚度、大約5到IOnm之間的 厚度或大約10到20nm之間的厚度。導線可以具有在大約1到5nm之間的厚度、大約5到 IOnm之間的厚度、大約10到20nm之間的厚度或大約20到50nm之間的厚度。溝道、分流器 和導線可以具有不同的厚度。例如，由于在生長溝道層之前掩膜了部分分流器，或者通過在生長之后蝕刻第一 溝道層，分流器可以沿著部分溝道延伸，反之亦然。分流器不需要是矩形的。溝道可以具有大約1到5nm之間的寬度(即W)、大約5到IOnm之間的寬度或大 約10到20nm之間的寬度。溝道可以具有在大約20到50nm之間的長度(即L)、大約50到 IOOnm之間的長度、大約100到200nm之間的長度或大約200到500nm之間的長度。如果溝道的敏感區(qū)域與多晶硅中的顆粒尺寸相比是小的，那么可以使用多晶種子 層?？梢圆贾枚藢Ь€以從溝道的端接近溝道，仍然不是垂直地接近。器件可以包括不使用的導線。例如，器件可以包括四根或更多導線，但是較少的導線用于驅動和測量通過溝 道的信號?？梢酝ㄟ^例行試驗來發(fā)現適當形式的CVD和適合的沉積條件以提供半導體材料 的選擇性或不可選擇性的沉積?？梢允褂糜糜谖g刻和顯影劑的其他濃度和混合比。可以使 用其他蝕刻(例如干蝕刻)、光刻膠和顯影劑。蝕刻、暴露和顯影次數可能不同，并且由例行 試驗發(fā)現。也可以由例行試驗來發(fā)現退火溫度。器件不需要表現出EMR效應，但是可以呈現MR效應，例如使用Lorentz力來彎曲 電流路徑和/或使用Hall效應。
權利要求
1.一種磁阻器件，包括襯底(4，64)，具有表面(3)；細長的半導體溝道(11)，在第一方向(14)延伸；以及至少兩根導線( )，提供了一組到溝道的觸點(XT)；其中，溝道和所述一組觸點在垂直于第一方向和襯底的表面的第二方向(1 上相對 于襯底堆疊，其中所述器件具有沿著溝道行進的側面(30)并且所述器件能夠對通常與側 面垂直的磁場(31)作出響應。
2.根據權利要求1所述的器件，還包括與溝道接觸的半導體分流器(8)，其中分流器 (8)、溝道(11)和所述一組觸點(XT)在第二方向(1 上相對于襯底堆疊。
3.根據權利要求2所述的器件，其中，溝道(11)是未摻雜的，或者其中溝道(11)比起 分流器(8)較少的摻雜并且具有與分流器相反的導電類型。
4.根據權利要求2或3所述的器件，其中，分流器(8)是單晶的。
5.根據權利要求2到4中的任一項所述的器件，其中分流器(8)包括硅。
6.根據權利要求2到5中的任一項所述的器件，還包括與可選的分流器(8)接觸的導 電層(7)，其中該可選的分流器被插入在導電層(7)和溝道(11)之間。
7.根據權利要求6所述的器件，其中，導電層(7)包括硅。
8.根據權利要求6或7所述的器件，其中，導電層(7)包括襯底⑷的頂層。
9.根據權利要求6或7所述的器件，其中導電層(7)包括金屬硅化物。
10.根據前述權利要求中的任一項所述的器件，其中，溝道(11)包括第二半導體層(9) 和第三半導體層(10)的部分(10a)，第二半導體層(9)被插入到可選的分流器(8)和第三 半導體層(10)之間。
11.根據權利要求10所述的器件，其中，第二半導體層(9)和第三半導體層的部分 (IOa)是單晶的，和/或第三半導體層(10)的其他部分(IOb)是非晶體的。
12.根據前述權利要求中的任一項所述的器件，其中，溝道包括硅或鍺化硅。
13.根據前述權利要求中的任一項所述的器件，還包括介電層(19)，介電層具有溝槽 (20)，其中在溝槽中形成可選的分流器(8)和至少部分溝道(11)。
14.根據前述權利要求中的任一項所述的器件，其中，所述至少兩根導線06)包括硅 和/或金屬硅化物。
15.根據前述權利要求中的任一項所述的器件，還包括額外的導線061)，該導線提供 向溝道(11)的額外的觸點07a)，其中溝道被布置在所述額外的觸點和所述一組觸點(XT) 之間。
16.根據前述權利要求中的任一項所述的器件，還包括第一和第二磁場屏蔽層(60， 61)，其中可選的分流器(8)、溝道(11)和所述一組觸點(XT)被布置在第一和第二磁場屏蔽 層之間。
17.根據前述權利要求中的任一項所述的器件，其中，襯底(64)包括磁頭滑撬襯底，可 選地為AlTiC襯底的形式。
18.一種用于磁盤驅動器的磁頭滑撬(70)，所述滑撬包括根據前述權利要求中的任一 項所述的器件。
19.一種磁盤驅動器(87)，包括外殼(88)；裝配在外殼內的磁介質(89)；根據權利要求18所述的磁頭滑撬(70)，其中所述滑撬被保持在外殼內，用于靠近磁介 質移動。
20.一種制造磁阻器件的方法，所述方法包括 提供具有表面(3)的襯底(4)；形成細長的半導體溝道(11)，其中溝道在第一方向(14)延伸；以及 形成至少兩根導線( )，提供到溝道的一組觸點(XT)；其中，溝道(11)和所述一組觸點(XT)在垂直于第一方向和襯底的表面的第二方向 (15)上堆疊在襯底上，所述方法還包括形成在溝道旁行進的面(30)并且其中所述器件能夠對通常垂直于所述面的磁場(31) 作出響應。
21.根據權利要求20所述的方法，還包括 在襯底的表面( 上形成半導體分流器(8)。
22.根據權利要求20或21所述的方法，還包括在襯底⑷的表面⑶上形成介電層(19”)，其中介電層具有溝槽00’)，溝槽Q0’) 中暴露襯底的表面；以及在襯底上選擇性地形成分流器(8)或溝道(11)。
23.根據權利要求20到22中的任一項所述的方法，其中，襯底(4)包括頂部半導體層 (7’)，并且所述方法包括在頂部半導體層上選擇性地形成第一半導體層(8’)， 其中選擇性地形成第一半導體層(8’ )包括 在頂部半導體層(7’ )上外延地生長第一半導體層(8’)。
24.根據權利要求20到23中的任一項所述的方法，包括在第一半導體層(8’ )上或在襯底(4)上選擇性地形成第二半導體層(9’)， 其中選擇性地形成第二半導體層包括在第一半導體層(8’ )上或在襯底(4)上外延地生長第二半導體層(9’)。
25.根據權利要求23或M所述的方法，包括在第二或第三半導體層(9’ )和介電層(19’ )上形成第三半導體層(10’)，其中在第 二或第三半導體層(9’ )上形成第三半導體層的部分(10a’ )；可選的，其中第二半導體層(9’)和第三半導體層的部分(IOa)是單晶的和/或第三半 導體層(10)的其他部分(IOb)是非晶體的。
26.根據權利要求20到25中的任一項所述的方法，還包括在第三半導體層上形成第二介電層04”)，其中第二介電層具有一組溝槽05’)，在所 述一組溝槽中暴露第三半導體層的表面；以及 在第三半導體層上選擇性地形成所述導線。
27.根據權利要求20到沈中的任一項所述的方法，其中，形成所述導線的步驟包括沉 積第四半導體層(5 以及，可選的，硅化第四半導體層。
28.根據權利要求20到27中的任一項所述的方法，其中，所述器件包括在襯底(4’)上形成的堆疊結構(66’)，所述方法還包括 將另一個襯底(64’ )結合到堆疊結構上。
29.根據權利要求20到觀中的任一項所述的方法，包括 犧牲襯底(4’ )的至少部分(5’，6’)。
30.根據權利要求20到四中的任一項所述的方法，其中，形成面(30)的步驟包括研磨邊緣。
31.一種制造磁頭滑撬的方法，包括根據權利要求20到30中的任一項所述的制造磁阻 器件的方法。
全文摘要
磁阻器件包括晶片(4，64)；細長的半導體溝道(11)，在第一方向(14)延伸；以及至少兩根導線(26)，提供與溝道的一組觸點(27)。器件可以包括與溝道接觸的可選的半導體分流器(8)。可選的分流器、溝道和觸點組在垂直于第一方向和襯底的表面的第二方向(15)上相對于襯底堆疊。器件具有沿著溝道行進的側面(30)。器件響應于通常垂直于側面的磁場(31)。
文檔編號H01L43/12GK102097584SQ20101052297
公開日2011年6月15日 申請日期2010年10月26日 優(yōu)先權日2009年10月30日
發(fā)明者小川晉, 戴維·威廉斯, 福田宏, 鷲尾勝由 申請人:株式會社日立制作所