專(zhuān)利名稱(chēng)：具有金屬柱的芯片及具有金屬柱的芯片的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種芯片及具有芯片的封裝結(jié)構(gòu)，詳言之，關(guān)于一種具有金屬柱的芯 片及具有金屬柱的芯片的封裝結(jié)構(gòu)。
背景技術(shù)：
參考圖1，顯示已知封裝結(jié)構(gòu)的剖面示意圖。該封裝結(jié)構(gòu)1包括一基板12、至少一 導(dǎo)接焊料13、一芯片10及一底膠(Underfill) 14。該基板12為一有機(jī)基板，其具有一上表 面121、至少一基板焊墊122及一防焊層123。該防焊層123具有開(kāi)口以顯露部分該基板焊 墊122。該導(dǎo)接焊料13位于該焊墊122上。該芯片10覆晶接合于該基板12上，且包括一 芯片本體11、一芯片焊墊115、一介電層112、一保護(hù)層113、至少一球下金屬層(Under Ball Metal, UBM)114。該芯片本體11具有一表面111且其材質(zhì)為硅。該介電層112位于該芯片本體11 的表面111。該介電層112通常被分類(lèi)為一般介電常數(shù)(Mandard k) 5 < k < 10)、低 介電常數(shù)(Low k) (k < 3. 0)、極低介電常數(shù)(Ultra Low k，ULK) (2. 0 < k < 2. 5)及超低 介電常數(shù)(Extreme Low k，ELK) (k < 2. 0)。由于該芯片10上導(dǎo)線(xiàn)的寬度及電路的密度不 斷縮小，需要通過(guò)降低該介電層112的介電常數(shù)，來(lái)降低電路的漏電電流、導(dǎo)線(xiàn)之間的電容 效應(yīng)以及電路發(fā)熱等問(wèn)題，因而需要采用極低介電常數(shù)或超低介電常數(shù)的介電層112。常見(jiàn) 作法是使該介電層112具有納米等級(jí)空孔等微結(jié)構(gòu)。該保護(hù)層113的材質(zhì)為聚亞酰胺(PI)，其位于該介電層112上。該保護(hù)層113具 有至少一開(kāi)口 1131，以顯露該芯片焊墊115。該球下金屬層(UBM) 114位于該開(kāi)口 1131且覆蓋部分該保護(hù)層113。該導(dǎo)接焊料 13位于該球下金屬層(UBM) 114上，且對(duì)應(yīng)該開(kāi)口 1131。該底膠(Underfill) 14位于該基 板12上表面121及該芯片本體11表面111之間，用以保護(hù)該導(dǎo)接焊料13。然而傳統(tǒng)采用該導(dǎo)接焊料13的結(jié)構(gòu)中，基板焊墊122與芯片焊墊115之間需要保 持一定的距離，避免該導(dǎo)接焊料13在回焊(Reflow)時(shí)產(chǎn)生短路的缺陷，而導(dǎo)致該封裝結(jié)構(gòu) 1無(wú)法微小化。因此，有必要提供一種封裝結(jié)構(gòu)以解決上述問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提供一種具有金屬柱的芯片，其包括一芯片本體、一芯片焊墊、一保護(hù)層及 至少一金屬柱。該芯片本體具有一表面。該芯片焊墊位于該表面。該保護(hù)層鄰接于該芯片 本體的表面，該保護(hù)層具有至少一開(kāi)口，該開(kāi)口具有一第一直徑并曝露出該芯片焊墊。該金 屬柱對(duì)應(yīng)該保護(hù)層的開(kāi)口且與該芯片焊墊電性連接，該金屬柱具有一第二直徑，其中該第 二直徑/第一直徑的比值大于或等于2。藉此，該金屬柱的拉應(yīng)力分布不會(huì)產(chǎn)生如已知技術(shù)二個(gè)峰值的迭加，而可減少該 金屬柱外側(cè)的拉應(yīng)力的最大值。
本發(fā)明另提供一種封裝結(jié)構(gòu)，其包括上述芯片。本發(fā)明另提供一種具有金屬柱的芯片，其包括一芯片本體、數(shù)個(gè)芯片焊墊、一保護(hù) 層及數(shù)個(gè)金屬柱。該芯片本體具有一表面。這些芯片焊墊位于該表面。該保護(hù)層鄰接于該 芯片本體的表面，該保護(hù)層具有數(shù)個(gè)開(kāi)口，這些開(kāi)口并曝露出這些芯片焊墊。這些金屬柱對(duì) 應(yīng)這些開(kāi)口，其中距離該芯片本體中央越遠(yuǎn)的金屬柱的中心軸與其所對(duì)應(yīng)的該開(kāi)口的中心 軸的偏移量越大，且該開(kāi)口的中心軸位于該金屬柱的中心軸與該芯片本體中央之間。本發(fā)明另提供一種封裝結(jié)構(gòu)，其包括上述芯片。


圖1顯示已知封裝結(jié)構(gòu)的剖面示意圖；圖2顯示本發(fā)明封裝結(jié)構(gòu)的第一實(shí)施例的剖面示意圖；圖3顯示本發(fā)明封裝結(jié)構(gòu)的第二實(shí)施例的剖面示意圖；圖4顯示本發(fā)明封裝結(jié)構(gòu)的第三實(shí)施例的剖面示意圖；及圖5顯示本發(fā)明封裝結(jié)構(gòu)的第四實(shí)施例的剖面示意圖。
具體實(shí)施例方式參考圖2，顯示本發(fā)明封裝結(jié)構(gòu)的第一實(shí)施例的剖面示意圖。該封裝結(jié)構(gòu)2包括 一基板22、至少一電性連接體M (例如導(dǎo)接焊料)、一芯片20及一底膠(Underfill) 25。 該基板22具有一上表面221、至少一基板焊墊222及一防焊層223。該防焊層223具有開(kāi) 口以顯露部分該基板焊墊222。在本實(shí)施例中，該基板22較佳為一有機(jī)基板。該基板焊墊 222及該電性連接體M鄰接于該基板22的上表面221，且該電性連接體M位于該基板焊 墊222上。該芯片20位于該電性連接體M上。在本實(shí)施例中，該芯片20覆晶接合于該電性 連接體M上。該芯片20包括一芯片本體21、一芯片焊墊23、一介電層212、一保護(hù)層213、 至少一球下金屬層(Under Ball Metal, UBM) 214、至少一金屬柱215及至少一表面處理層 216。該芯片本體21具有一表面211，且其材質(zhì)為硅。該介電層212位于該芯片本體21 的表面211，其具有納米等級(jí)空孔等微結(jié)構(gòu)。該介電層212通常被分類(lèi)為一般介電常數(shù) (Standard k) (4. 5 < k < 10)、低介電常數(shù)(Low k) (k < 3. 0)、極低介電常數(shù)(Ultra Low k，ULK) (2. 0 < k < 2. 5)及超低介電常數(shù)(Extreme Low k，ELK) (k < 2. 0)。在本實(shí)施例 中，該介電層212為一極低介電常數(shù)(ULK)介電層或一超低介電常數(shù)(ELK)介電層，其介電 常數(shù)小于2. 5。該保護(hù)層213的材質(zhì)較佳為聚亞酰胺(PI)或其它絕緣材料，其位于該介電層212 上。該保護(hù)層213具有至少一開(kāi)口 2131，以顯露該芯片焊墊23。該開(kāi)口 2131具有一第一 直徑D1?？梢岳斫獾氖?，如果該芯片20不具有該介電層212，則該保護(hù)層213鄰接于該芯 片本體21的表面211。該球下金屬層(UBM) 214位于該開(kāi)口 2131且覆蓋部分該保護(hù)層213。在本實(shí)施例 中，該球下金屬層(UBM) 214的材質(zhì)較佳為鈦銅(TiCu)合金。該金屬柱215位于該球下金 屬層(UBM) 214上，且對(duì)應(yīng)該開(kāi)口 2131。在本實(shí)施例中，該金屬柱215較佳為一銅柱(Copper
5Pillar)，具有一第二直徑D2。由于具有納米等級(jí)空孔等微結(jié)構(gòu)的介電層212非常脆弱，故在設(shè)計(jì)上需要特別考 慮應(yīng)力集中的問(wèn)題。由于該基板22與該芯片本體21的熱膨脹系數(shù)(CTE)有差距，加上該 介電層212的存在，因此在回焊(Reflow)或熱循環(huán)工藝后，會(huì)在該金屬柱215的外側(cè)(遠(yuǎn) 離該芯片本體21中心軸217的一側(cè))產(chǎn)生拉應(yīng)力，而且距離該芯片本體21中心軸217越 遠(yuǎn)的金屬柱215的拉應(yīng)力越大。以金屬柱215為例，該拉應(yīng)力的分布在區(qū)域A及區(qū)域B各 有一個(gè)峰值，而且該區(qū)域A及區(qū)域B的拉應(yīng)力因距離接近而容易產(chǎn)生迭加作用而形成更大 的峰值，如此會(huì)導(dǎo)致該介電層212的破壞或脫層。經(jīng)由該第二直徑/第一直徑(D2/D1)的 比值大于或等于2，該金屬柱215的拉應(yīng)力分布不會(huì)產(chǎn)生二個(gè)峰值的迭加，而可減少該金屬 柱215外側(cè)的拉應(yīng)力的最大值。如此該介電層212所承受的拉應(yīng)力可以減少約42%以上， 而可避免其破壞或脫層?？梢岳斫獾氖牵绻撔酒?0不具有該球下金屬層(UBM) 214，則該金屬柱215位 于該開(kāi)口 2131且覆蓋部分該保護(hù)層213。該表面處理層216的材質(zhì)較佳為鎳(Ni)，位于該金屬柱215的一端面，且電性連接 該電性連接體對(duì)。該電性連接體M的融點(diǎn)較該金屬柱215為低。該底膠(Underfi 11) 25 位于該基板22上表面221及該芯片本體21表面211之間，用以保護(hù)該電性連接體M及該 金屬柱215。參考圖3，顯示本發(fā)明封裝結(jié)構(gòu)的第二實(shí)施例的剖面示意圖。本實(shí)施例的封裝結(jié) 構(gòu)3與第一實(shí)施例的封裝結(jié)構(gòu)2(圖2)大致相同，其中相同的組件賦予相同的編號(hào)。本實(shí) 施例與第一實(shí)施例不同處在于，該芯片20更包括一內(nèi)填焊料27，位于該金屬柱215的一開(kāi) 口內(nèi)。亦即，先于該金屬柱215的一端開(kāi)設(shè)該開(kāi)口，之后再填入該內(nèi)填焊料27。經(jīng)由該內(nèi)填 焊料27較該金屬柱215軟的特性，也可以改善應(yīng)力集中的問(wèn)題。參考圖4，顯示本發(fā)明封裝結(jié)構(gòu)的第三實(shí)施例的剖面示意圖。本實(shí)施例的封裝結(jié) 構(gòu)4與第一實(shí)施例的封裝結(jié)構(gòu)2(圖2)大致相同，其中相同的組件賦予相同的編號(hào)。該 封裝結(jié)構(gòu)4包括一基板22、至少一電性連接體24(例如導(dǎo)接焊料)、一芯片30及一底膠 (Underfill)25ο該芯片30包括一芯片本體31、數(shù)個(gè)芯片焊墊(第一芯片焊墊33及第二芯片焊墊 33a)、一介電層312、一保護(hù)層313、數(shù)個(gè)球下金屬層(UBM) 314、數(shù)個(gè)金屬柱(第一金屬柱 315及第二金屬柱315a)及數(shù)個(gè)表面處理層316。該芯片本體31具有一表面311，且其材質(zhì)為硅。該介電層312位于該芯片本體31 的表面311，其具有納米等級(jí)空孔等微結(jié)構(gòu)。在本實(shí)施例中，該介電層312為一極低介電常 數(shù)(ULK)介電層或一超低介電常數(shù)(ELK)介電層。該保護(hù)層313的材質(zhì)較佳為聚亞酰胺(PI)或其它絕緣材料，其位于該介電層312 上。該保護(hù)層313具有數(shù)個(gè)開(kāi)口(第一開(kāi)口 3131及第二開(kāi)口 3131a)，以顯露這些芯片焊墊 (第一芯片焊墊33及第二芯片焊墊33a)?？梢岳斫獾氖?，如果該芯片30不具有該介電層 312，則該保護(hù)層313鄰接于該芯片本體31的表面311。這些球下金屬層(UBM) 314位于這些開(kāi)口(第一開(kāi)口 3131及第二開(kāi)口 3131a)且覆 蓋部分該保護(hù)層313。在本實(shí)施例中，這些球下金屬層(UBM) 314的材質(zhì)較佳為鈦銅(TiCu) 合金，且這些金屬柱較佳為銅柱(Copper Pillar) 0這些金屬柱(第一金屬柱315及第二金屬柱315a)位于這些球下金屬層(UBM) 314上，且對(duì)應(yīng)這些開(kāi)口(第一開(kāi)口 3131及第二 開(kāi)口 3131a)，其中距離該芯片本體中央越遠(yuǎn)的金屬柱的中心軸與其所對(duì)應(yīng)的該開(kāi)口的中心 軸的偏移量越大，且該開(kāi)口的中心軸位于該金屬柱的中心軸與該芯片本體中央之間。舉例 而言，該第一金屬柱315對(duì)應(yīng)該第一開(kāi)口 3131，該第二金屬柱31 對(duì)應(yīng)該第二開(kāi)口 3131a， 第一金屬柱315的中心軸317與該第一開(kāi)口 3131的中心軸318間具有一第一偏移量P1，第 二金屬柱31 的中心軸317a與該第二開(kāi)口 3131a的中心軸318a間具有一第二偏移量P2。 該第二金屬柱31 位于該第一金屬柱315與該芯片本體31中心軸319之間，且該第一偏 移量P1大于第二偏移量P2。較佳地，該第一開(kāi)口 3131及該第二開(kāi)口 3131a具有第一直徑，該第一金屬柱315 及該第二金屬柱31 具有第二直徑，且該第二直徑/第一直徑的比值大于或等于2。這些表面處理層316位于這些金屬柱(第一金屬柱315及第二金屬柱315a)的端 面，且電性連接該電性連接體對(duì)。該底膠(Underfill) 25位于該基板22上表面221及該芯 片本體31表面311之間，用以保護(hù)該電性連接體M及這些金屬柱(第一金屬柱315及第 二金屬柱31^0。在該封裝結(jié)構(gòu)4中，由于該第一偏移量P1及該第二偏移量P2的作用，這些金屬柱 (第一金屬柱315及第二金屬柱315a)的拉應(yīng)力分布不會(huì)產(chǎn)生如已知技術(shù)二個(gè)峰值的迭加， 而可減少這些金屬柱(第一金屬柱315及第二金屬柱315a)外側(cè)的拉應(yīng)力的最大值。如此 該介電層312所承受的拉應(yīng)力可以減少約8%以上，而可避免其破壞或脫層。參考圖5，顯示本發(fā)明封裝結(jié)構(gòu)的第四實(shí)施例的剖面示意圖。本實(shí)施例的封裝結(jié) 構(gòu)5與第三實(shí)施例的封裝結(jié)構(gòu)4(圖4)大致相同，其中相同的組件賦予相同的編號(hào)。本實(shí) 施例與第一實(shí)施例不同處在于，該芯片30更包括數(shù)個(gè)內(nèi)填焊料27，位于這些金屬柱(第一 金屬柱315及第二金屬柱315a)的開(kāi)口內(nèi)。亦即，先于這些金屬柱(第一金屬柱315及第 二金屬柱315a)的一端開(kāi)設(shè)該開(kāi)口，之后再填入該內(nèi)填焊料27。惟上述實(shí)施例僅為說(shuō)明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。因此，習(xí)于 此技術(shù)的人士對(duì)上述實(shí)施例進(jìn)行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權(quán)利范圍應(yīng)如 權(quán)利要求書(shū)所列。
權(quán)利要求
1.一種具有金屬柱的芯片，包括一芯片本體，具有一表面；一芯片焊墊，位于該表面；一保護(hù)層，鄰接于該芯片本體的表面，該保護(hù)層具有至少一開(kāi)口，該開(kāi)口具有一第一直 徑并曝露出該芯片焊墊；及至少一金屬柱，對(duì)應(yīng)該保護(hù)層的開(kāi)口與該芯片焊墊電性連接，該金屬柱具有一第二直 徑，其中該第二直徑/第一直徑的比值大于或等于2。
2.如權(quán)利要求1的芯片，更包括一介電層，位于該芯片本體的表面及該保護(hù)層之間，其 中該介電層的介電常數(shù)小于2. 5。
3.如權(quán)利要求2的芯片，其中該介電層具有納米等級(jí)空孔的微結(jié)構(gòu)。
4.如權(quán)利要求1的芯片，更包括一球下金屬層，位于該保護(hù)層的開(kāi)口，且該金屬柱位于 該球下金屬層上；一表面處理層，位于該金屬柱的一端面，且與一電性連接體連接，該電性 連接體的融點(diǎn)較金屬柱為低。
5.如權(quán)利要求1的芯片，更包括一內(nèi)填焊料，位于該金屬柱的一開(kāi)口內(nèi)。
6.一種具有金屬柱的芯片，包括一芯片本體，具有一表面；數(shù)個(gè)芯片焊墊，位于該表面；一保護(hù)層，鄰接于該芯片本體的表面，該保護(hù)層具有數(shù)個(gè)開(kāi)口，這些開(kāi)口并曝露出這些 芯片焊墊；及數(shù)個(gè)金屬柱，對(duì)應(yīng)這些開(kāi)口，其中距離該芯片本體中央越遠(yuǎn)的金屬柱的中心軸與其所 對(duì)應(yīng)的該開(kāi)口的中心軸的偏移量越大，且該開(kāi)口的中心軸位于該金屬柱的的中心軸與該芯 片本體中央之間。
7.如權(quán)利要求6的芯片，更包括一介電層，位于該芯片本體的表面及該保護(hù)層之間，其 中該介電層的介電常數(shù)小于2. 5。
8.如權(quán)利要求7的芯片，其中該介電層具有納米等級(jí)空孔的微結(jié)構(gòu)。
9.如權(quán)利要求6的芯片，更包括數(shù)個(gè)球下金屬層，位于這些開(kāi)口，且這些金屬柱位于這 些球下金屬層上。
10.如權(quán)利要求6的芯片，更包括數(shù)個(gè)內(nèi)填焊料，位于每一金屬柱的一開(kāi)口內(nèi)。
11.如權(quán)利要求6的芯片，其中這些開(kāi)口包括一第一開(kāi)口及一第二開(kāi)口，這些金屬柱包 括一第一金屬柱及一第二金屬柱，該第一金屬柱對(duì)應(yīng)該第一開(kāi)口，該第二金屬柱對(duì)應(yīng)該第 二開(kāi)口，第一金屬柱的中心軸與該第一開(kāi)口的中心軸間具有一第一偏移量，第二金屬柱的 中心軸與該第二開(kāi)口的中心軸間具有一第二偏移量，該第二金屬柱位于該第一金屬柱與該 芯片本體中央之間，且該第一偏移量大于第二偏移量。
12.如權(quán)利要求6的芯片，其中每一開(kāi)口具有一第一直徑，每一金屬柱具有一第二直 徑，且該第二直徑/第一直徑的比值大于或等于2。
13.一種具有金屬柱的芯片的封裝結(jié)構(gòu)，包括一基板，具有一上表面及一基板焊墊鄰接于該基板的上表面；至少一導(dǎo)接焊料，位于該基板焊墊上；及一芯片，位于該導(dǎo)接焊料上，該芯片包括一芯片本體，具有一表面； 一芯片焊墊，位于該表面；一保護(hù)層，鄰接于該芯片本體的表面，該保護(hù)層具有至少一開(kāi)口，該開(kāi)口具有一第一直 徑并曝露出該芯片焊墊；及至少一金屬柱，對(duì)應(yīng)該保護(hù)層的開(kāi)口且電性連接該導(dǎo)接焊料及該芯片焊墊，該金屬柱 具有一第二直徑，其中該第二直徑/第一直徑的比值大于或等于2。
14.如權(quán)利要求13的封裝結(jié)構(gòu)，其中該芯片更包括一介電層，位于該芯片本體的表面 及該保護(hù)層之間，其中該介電層的介電常數(shù)小于2. 5。
15.如權(quán)利要求14的封裝結(jié)構(gòu)，其中該介電層具有納米等級(jí)空孔的微結(jié)構(gòu)。
16.一種具有金屬柱的芯片的封裝結(jié)構(gòu)，包括一基板，具有一上表面及一基板焊墊鄰接于該基板的上表面； 數(shù)個(gè)導(dǎo)接焊料，鄰接于該基板的上表面；及 一芯片，位于這些導(dǎo)接焊料上，該芯片包括 一芯片本體，具有一表面； 數(shù)個(gè)芯片焊墊，位于該表面；一保護(hù)層，鄰接于該芯片本體的表面，該保護(hù)層具有數(shù)個(gè)開(kāi)口并曝露出這些芯片焊墊；及數(shù)個(gè)金屬柱，對(duì)應(yīng)這些開(kāi)口且電性連接這些導(dǎo)接焊料及這些芯片焊墊，其中距離該芯 片本體中央越遠(yuǎn)的金屬柱的中心軸與其所對(duì)應(yīng)的該開(kāi)口的中心軸的偏移量越大，且該開(kāi)口 的中心軸位于該金屬柱的中心軸與該芯片本體中央之間。
17.如權(quán)利要求16的封裝結(jié)構(gòu)，其中該芯片更包括一介電層，位于該芯片本體的表面 及該保護(hù)層之間，其中該介電層的介電常數(shù)小于2. 5。
18.如權(quán)利要求17的封裝結(jié)構(gòu)，其中該介電層具有納米等級(jí)空孔的微結(jié)構(gòu)。
19.如權(quán)利要求17的封裝結(jié)構(gòu)，其中這些開(kāi)口包括一第一開(kāi)口及一第二開(kāi)口，這些金 屬柱包括一第一金屬柱及一第二金屬柱，該第一金屬柱對(duì)應(yīng)該第一開(kāi)口，該第二金屬柱對(duì) 應(yīng)該第二開(kāi)口，第一金屬柱的中心軸與該第一開(kāi)口的中心軸間具有一第一偏移量，第二金 屬柱的中心軸與該第二開(kāi)口的中心軸間具有一第二偏移量，該第二金屬柱位于該第一金屬 柱與該芯片本體中央之間，且該第一偏移量大于第二偏移量。
20.如權(quán)利要求17的封裝結(jié)構(gòu)，其中每一開(kāi)口具有一第一直徑，每一金屬柱具有一第 二直徑，且該第二直徑/第一直徑的比值大于或等于2。
全文摘要
本發(fā)明關(guān)于一種具有金屬柱的芯片及具有金屬柱的芯片的封裝結(jié)構(gòu)。該芯片包括一芯片本體、一保護(hù)層及至少一金屬柱。該保護(hù)層鄰接于該芯片本體的表面，該保護(hù)層具有至少一開(kāi)口，該開(kāi)口具有一第一直徑。該金屬柱對(duì)應(yīng)該開(kāi)口，且具有一第二直徑，其中第二直徑/第一直徑的比值大于或等于2。藉此，該金屬柱的拉應(yīng)力分布不會(huì)產(chǎn)生二個(gè)峰值的迭加，而可減少該金屬柱外側(cè)的拉應(yīng)力的最大值。
文檔編號(hào)H01L23/00GK102064135SQ20101052793
公開(kāi)日2011年5月18日 申請(qǐng)日期2010年10月21日 優(yōu)先權(quán)日2010年10月21日
發(fā)明者施孟鎧, 李長(zhǎng)祺 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司