專利名稱：具有多芯片結(jié)構(gòu)的半導體集成電路的制作方法
技術領域：
本發(fā)明的示例性實施例涉及具有多芯片結(jié)構(gòu)的半導體集成電路，更具體而言，涉及其中每一個半導體芯片的內(nèi)部電路串聯(lián)耦接至貫穿硅通孔(TSV)的半導體集成電路。
背景技術：
在半導體工業(yè)中，正在不斷開發(fā)集成電路的封裝技術以滿足對小型化和安裝可靠性的需求。例如，對小型化的需求已經(jīng)促使對具有接近于芯片尺寸的封裝的加速開發(fā)，而對安裝可靠性的需求強調(diào)了能夠提高安裝操作的效率和安裝后的機械及電氣可靠性的封裝技術的重要性。此外，伴隨著電氣及電子產(chǎn)品的小型化，還要求電氣及電子產(chǎn)品的高性能，因此已研究并開發(fā)了用以提供高容量半導體模塊的各種技術。為了提供高容量半導體模塊，存儲芯片的高集成度是有用的。可以通過將大量的單元(cell)集成在半導體芯片的有限空間內(nèi)來實現(xiàn)高集成度。然而，存儲芯片的高集成度需要高級別的技術和大量的開發(fā)時間。例如，微小的線寬是有用的。因此，提出了層疊技術作為用于提供高容量半導體模塊的另一種方法。層疊技術可以包括將層疊的兩個芯片構(gòu)建在一個封裝中，并將兩個單個封裝層疊起來。然而，隨著電氣及電子產(chǎn)品的小型化的趨勢，層疊兩個單個封裝在降低半導體封裝的高度方面存在限制。因此，正積極地開展對層疊封裝和多芯片封裝的大量研究，在所述層疊封裝和多芯片封裝中，一個半導體芯片內(nèi)安裝有兩個或更多個半導體芯片。通?？梢圆捎孟铝蟹椒▉碇圃於嘈酒庋b。第一，可以簡單地將若干個半導體芯片安置在基板上然后進行封裝。第二，可以將兩個或更多個半導體芯片層疊成多層結(jié)構(gòu)然后進行封裝。作為第二種方法的一個實例，已提出了使用貫穿硅通孔(TSV)的結(jié)構(gòu)。可以采用以下工藝來實現(xiàn)使用TSV的封裝。首先，在半導體芯片中形成穿透半導體芯片的孔，然后用導電材料填充該孔以形成TSV。然后，經(jīng)由該TSV使上部的半導體芯片與下部的半導體芯片華禹接。圖1是說明具有使用TSV的多芯片結(jié)構(gòu)的現(xiàn)有半導體集成電路的剖面圖。參見圖1，使用TSV的多芯片封裝10包括層疊在基板上的多個半導體芯片12和 14。這里，半導體芯片12和14中的每一個均包括多個TSV 16，所述TSV 16是通過將穿透半導體芯片12和14的孔填充而形成的。因此，半導體芯片12和14被層疊為使得設置在相應的位置處的TSV 16彼此耦接。
在半導體12之上形成有多個凸塊焊盤18，以便在相應的半導體芯片12與14之間維持特定的距離。因此，形成有TSV 16的第一半導體芯片12經(jīng)由凸塊焊盤18與第二半導體芯片14耦接。也就是說，第一半導體芯片12與第二半導體芯片14經(jīng)由倒裝芯片鍵合 (flip-chip bonding)而耦接起來。在使用TSV的多芯片封裝中，經(jīng)由TSV實現(xiàn)電耦接。因此，可以基本上防止電退化， 從而提高半導體芯片的操作速度，并且可以實現(xiàn)小型化。然而，在現(xiàn)有的具有多芯片結(jié)構(gòu)的半導體集成電路中，TSV形成為從芯片的頂面至芯片的底面貫穿，且各個芯片的內(nèi)部電路并聯(lián)耦接至TSV。在此情況下，為了控制貫穿式電極的電壓信號并將所控制的電壓信號施加至另一個芯片，僅僅為了所控制的電壓信號就需要另一個貫穿式電極。貫穿式電極的數(shù)目如此增加會降低電路在面積和故障率方面的性能。此外，當要經(jīng)由貫穿式電極將不同的電信號施加至各個芯片時，這些芯片需要具有不同的結(jié)構(gòu)。在此情況下，應當分開執(zhí)行圖案化工藝。因此，應當分開形成用于圖案化工藝的掩模。因此，需要大量的成本。此外，在執(zhí)行圖案化工藝時，應當根據(jù)半導體芯片的層疊位置來改變掩模的位置。 因此，降低了批量生產(chǎn)效率，且無法避免地增加了成本。

發(fā)明內(nèi)容
本發(fā)明的一個示例性實施例涉及一種具有多芯片結(jié)構(gòu)的半導體集成電路，其通過使用貫穿硅通孔和內(nèi)部金屬路徑來使半導體芯片的貫穿硅通孔與內(nèi)部電路串聯(lián)耦接。在本發(fā)明的此示例性實施例中，由于半導體芯片的貫穿硅通孔與內(nèi)部電路串聯(lián)耦接，因此可以對不同的半導體芯片施加不同的電壓信號。本發(fā)明的另一個示例性實施例涉及一種具有多芯片結(jié)構(gòu)的半導體集成電路，其包括半導體芯片的內(nèi)部電路與貫穿硅通孔之間的并聯(lián)耦接和串聯(lián)耦接。根據(jù)本發(fā)明的一個示例性實施例，一種具有多芯片結(jié)構(gòu)的半導體集成電路包括層疊的多個半導體芯片。這里，所述半導體芯片中的至少一個芯片包括第一金屬層和第二金屬層，所述第一金屬層和第二金屬層分開地形成在半導體芯片內(nèi)部；第一內(nèi)部電路，所述第一內(nèi)部電路串聯(lián)耦接在半導體芯片內(nèi)部的第一金屬層與第二金屬層之間；第一金屬路徑， 所述第一金屬路徑垂直地形成在第二金屬層之上并到達半導體芯片的第一面；以及第一貫穿硅通孔，所述第一貫穿硅通孔被形成為從半導體芯片的第二面穿透半導體芯片到達第一根據(jù)本發(fā)明的另一個示例性實施例，一種制造具有多芯片結(jié)構(gòu)的半導體集成電路的方法包括以下步驟在半導體芯片內(nèi)部分開地形成第一金屬層和第二金屬層，并形成耦接在第一金屬層與第二金屬層之間的第一內(nèi)部電路；在第二金屬層之上形成第一金屬路徑并到達半導體芯片的第一面；以及刻蝕半導體芯片的第二面直至暴露第一金屬層為止來形成第一溝槽，并通過填充第一溝槽來形成第一貫穿硅通孔。


圖1是說明具有使用TSV的多芯片結(jié)構(gòu)的現(xiàn)有的半導體集成電路的剖面圖2是說明根據(jù)本發(fā)明的一個實施例的具有使用TSV的多芯片結(jié)構(gòu)的半導體集成電路的剖面圖；圖3是更詳細說明圖2的半導體集成電路的三維示意圖；圖4是說明根據(jù)本發(fā)明的另一個實施例的具有使用TSV的多芯片結(jié)構(gòu)的半導體集成電路的剖面圖；以及圖5A至圖5E是說明根據(jù)本發(fā)明的另一個實施例的用于制造具有使用TSV的多芯片結(jié)構(gòu)的半導體集成電路的方法的剖面圖。
具體實施例方式下面將參照附圖來更加詳細地描述本發(fā)明的示例性實施例。然而，本發(fā)明可以用不同的方式來實施，且不應理解為限于本文中所提出的實施例。確切地說，提供這些實施例以使得本說明書將是清楚且完整的，且將完整地將本發(fā)明的范圍傳達給本領域技術人員。 在本說明書中，在本發(fā)明的各幅附圖和各個實施例中，相同的附圖標記涉及相同的部件。附圖不一定是按比例繪制的，而且在一些實例中，為了清晰地圖示實施例的特征， 可能對比例進行了放大。當提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或襯底上的情況，也涉及在第一層與第二層之間或者在第一層與襯底之間存在第三層的情況。圖2是說明根據(jù)本發(fā)明的一個示例性實施例的具有使用貫穿硅通孔(TSV)的多芯片結(jié)構(gòu)的半導體集成電路的剖面圖。參見圖2，根據(jù)本發(fā)明的此實施例的具有多芯片結(jié)構(gòu)的半導體集成電路100包括層疊的多個半導體芯片120、140和160。第一半導體芯片120包括串聯(lián)貫穿硅通孔122、第一內(nèi)部電路1 和第一凸塊焊盤124。第二半導體芯片140包括串聯(lián)貫穿硅通孔142、第二內(nèi)部電路146和第一凸塊焊盤 144。同樣地，第三半導體芯片160包括串聯(lián)貫穿硅通孔162、第三內(nèi)部電路166和第一凸塊焊盤164。下文中，將描述各個半導體芯片的結(jié)構(gòu)。然而，為了便于解釋，以下描述將著重于第一半導體芯片120。第一半導體芯片120具有包括多個層的多層結(jié)構(gòu)。根據(jù)本發(fā)明的此示例性實施例，第一半導體芯片120包括第一金屬層Ml和第二金屬層M2，所述第一金屬層Ml與所述第二金屬層M2分開地形成在多個層之中的預定層中。這里，第一金屬層Ml和第二金屬層 M2可以形成在同一層級上或不同層級上。根據(jù)本發(fā)明的此示例性實施例，第一半導體芯片 120還包括金屬路徑MP，所述金屬路徑MP垂直地形成在第二金屬層M2之上并到達第一半導體芯片120的第一面。此處，金屬路徑MP包括多個金屬線和設置在各個金屬線之間的多個金屬觸點。另一方面，金屬路徑MP可以包括貫穿硅通孔。第一半導體芯片120的第一內(nèi)部電路126設置在第一半導體芯片120中，且第一內(nèi)部電路1 例如可以接收輸入信號、執(zhí)行指定操作并輸出信號。具體而言，根據(jù)本發(fā)明的此示例性實施例，第一內(nèi)部電路1 耦接在第一金屬層Ml與第二金屬層M2之間。此處，第一金屬層Ml和第二金屬層M2可以形成在同一層級上或不同層級上。第一半導體芯片120的串聯(lián)貫穿硅通孔122由導電材料形成，且形成為從第一半導體芯片120的第二面穿透第一半導體芯片120到達第一金屬層Ml。第一半導體芯片I20的第一凸塊焊盤124形成在第一半導體芯片的第一面之上， 以便使半導體芯片之間保持預定的距離。具體而言，根據(jù)本發(fā)明的此實施例的第一凸塊焊盤124形成在第一半導體芯片120的第一面之上并處在與串聯(lián)貫穿硅通孔122相同的柱狀區(qū)(column region)處。但第一凸塊焊盤124可以形成在與貫穿硅通孔122不同的柱狀區(qū)處。第一凸塊焊盤124例如與金屬路徑MP的多個金屬線之中最接近第一面的金屬線相耦接。因此，第一半導體芯片120的第一凸塊焊盤124并不與串聯(lián)貫穿硅通孔122直接接觸。盡管未圖示，但根據(jù)本發(fā)明的此示例性實施例，半導體集成電路可以進一步包括附接有所述層疊半導體芯片的基板。此外，盡管圖2示出半導體集成電路包括三個半導體芯片，但半導體集成電路可以包括更多或更少數(shù)目的半導體芯片。如上文所述，在本發(fā)明的此示例性實施例中，在形成第一金屬層Ml之后，通過將第一金屬層Ml用作刻蝕停止層，來形成從第一半導體芯片120的第二面到第一金屬層Ml 的、要形成串聯(lián)貫穿硅通孔122的孔。因此，串聯(lián)貫穿硅通孔122并非形成為穿透整個第一半導體芯片120，而是形成為穿透第一半導體芯片120的一部分。此外，在本發(fā)明的此示例性實施例中，內(nèi)部電路126耦接在第一金屬層Ml與第二金屬層M2之間，且經(jīng)由金屬路徑MP耦接至第一凸塊焊盤124，所述金屬路徑MP垂直地形成在第二金屬層M2之上并到達第一半導體芯片120的第一面。此處，第一凸塊焊盤124形成在第一半導體芯片120的第一面上、處在與串聯(lián)貫穿硅通孔122相同的柱狀區(qū)處。但是，第一凸塊焊盤124可以形成在離開串聯(lián)貫穿硅通孔122的柱狀區(qū)處。結(jié)果，半導體集成電路具有多芯片結(jié)構(gòu)，其中半導體芯片的內(nèi)部電路和TSV串聯(lián)耦接至TSV，而另一個半導體芯片的內(nèi)部電路可以串聯(lián)耦接至所述半導體芯片的內(nèi)部電路和TSV。因此，多芯片封裝的等半導體芯片的內(nèi)部電路可以被供應不同的電壓。因此，可以提高設計的自由度。圖3是更詳細地說明圖2的半導體集成電路的三維圖。參見圖3，根據(jù)本發(fā)明的此示例性實施例，在具有多芯片結(jié)構(gòu)的半導體集成電路的半導體芯片內(nèi)部的金屬路徑MP包括多個金屬線和配置在各個金屬線之間的多個金屬觸
點ο更具體而言，金屬路徑MP包括第一金屬線MLl和第二金屬線ML2以及第一金屬觸點MCl和第二金屬觸點MC2。第一金屬線MLl形成在第二金屬層M2的上層上，所述第二金屬層M2形成在半導體層的特定層中。第二金屬線ML2形成在第一金屬線MLl的上層上以與第一凸塊焊盤耦接。第一金屬觸點MCl使第二金屬層M2與第一金屬線MLl耦接。第二金屬觸點MC2使第一金屬線MLl與第二金屬線ML2耦接。具體地，第二金屬線ML2可以位于例如半導體芯片的頂層中，且具有一長度，以使得第一凸塊焊盤形成在第一半導體芯片的第一面之上，例如，在與串聯(lián)貫穿硅通孔相同的柱狀區(qū)處。金屬路徑MP可以由Cu和Al或它們的合金中的任何一種形成。串聯(lián)貫穿硅通孔可以由Sn、Ni、Cu、Au和Al或它們的合金中的任何一種形成。圖4是說明根據(jù)本發(fā)明的另一個示例性實施例的具有使用TSV的多芯片結(jié)構(gòu)的半導體集成電路的剖面圖。
參見圖4，根據(jù)本發(fā)明的此示例性實施例，具有多芯片結(jié)構(gòu)的半導體集成電路100 包括層疊的多個半導體芯片420、440和460。此處，根據(jù)本發(fā)明的此示例性實施例，半導體芯片420、440及460中的至少一個包括串聯(lián)TSV區(qū)和并聯(lián)TSV區(qū)。因此，內(nèi)部電路與貫穿硅通孔可以串聯(lián)耦接在各個半導體芯片之間，還可以并聯(lián)耦接在各個半導體芯片之間。因為第二半導體芯片440和第三半導體芯片460具有與第一半導體芯片420相同的結(jié)構(gòu)，所以以下描述將著重于第一半導體芯片420。第一半導體芯片420的串聯(lián)TSV區(qū)包括串聯(lián)貫穿硅通孔422S、第一凸塊焊盤424S 和第一內(nèi)部電路426S。第一半導體芯片420具有包括有多個層的多芯片結(jié)構(gòu)，并且第一金屬層Ml與第二金屬層M2是分開形成的。根據(jù)本發(fā)明的此示例性實施例，第一半導體芯片420進一步包括第一金屬路徑MPl，所述第一金屬路徑MPl垂直地形成在第二金屬層M2上并到達第一半導體芯片420的第一面。此處，第一金屬路徑MPl包括例如多個金屬線以及設置在各個金屬線之間的多個金屬觸點。第一內(nèi)部電路426S設置在第一半導體芯片420中，并且配置為例如接收輸入信號、執(zhí)行指定的操作并輸出信號。尤其地，根據(jù)本發(fā)明的此示例性實施例，第一內(nèi)部電路 426S耦接在第一金屬層Ml與第二金屬層M2之間。串聯(lián)貫穿硅通孔422S被形成為從第一半導體芯片420的第二面穿透第一半導體芯片420至第一金屬層Ml。第一凸塊焊盤424S形成在第一半導體芯片420上，以在半導體芯片之間維持特定的距離。尤其地，根據(jù)本發(fā)明的此示例性實施例，第一凸塊焊盤424S形成在第一半導體芯片420的第一面之上，例如，在與串聯(lián)貫穿硅通孔422S相同的柱狀區(qū)處。第一凸塊焊盤 424S例如與第一金屬路徑MPl的多個金屬線之中的最近的金屬線耦接。在如上文所述的第一半導體芯片420的串聯(lián)TSV區(qū)中，第一半導體芯片420的第一內(nèi)部電路426S和串聯(lián)貫穿硅通孔422S耦接至位于第一半導體芯片420之上和之下的另一個半導體芯片的另一個第一內(nèi)部電路和串聯(lián)貫穿硅通孔。第一半導體芯片420的并聯(lián)TSV區(qū)包括并聯(lián)貫穿硅通孔422P、第二凸塊焊盤424P 和第二內(nèi)部電路426P。在第一半導體芯片420的并聯(lián)TSV區(qū)中，第三金屬層M3例如設置在形成有第一金屬層Ml和第二金屬層M2的層級上。此處，第三金屬層M3被形成為與第一金屬層Ml和第二金屬層M2分開。此外，第二金屬路徑MP2垂直地形成在第三金屬層M3上并到達第一半導體芯片420的第一面。此處，第二金屬路徑MP2包括多個金屬線以及設置在各個金屬線之間的多個金屬觸點。另一方面，第二金屬路徑MP2可以包括貫穿硅通孔。并聯(lián)貫穿硅通孔422P由導電材料形成，并且形成為從第一半導體芯片420的第二面穿透第一半導體芯片420到達第三金屬層M3。第二內(nèi)部電路426P經(jīng)由第三金屬層M3與并聯(lián)貫穿硅通孔422P耦接。第二內(nèi)部電路426P配置為例如接收經(jīng)由并聯(lián)貫穿硅通孔422P輸入的信號、執(zhí)行指定的操作并輸出信號。用于在半導體芯片之間維持特定距離的第二凸塊焊盤424P形成在第一半導體芯片420的第一面之上，以便經(jīng)由第二金屬路徑MP2與并聯(lián)貫穿硅通孔422P接觸。此處，第二凸塊焊盤424P形成在例如與貫穿硅通孔422P相同的柱狀區(qū)處。如上文所述，在第一半導體芯片420的并聯(lián)TSV區(qū)中，第一半導體芯片420的第二內(nèi)部電路426P和并聯(lián)貫穿硅通孔422P經(jīng)由第二凸塊焊盤424P耦接至第二半導體芯片440 的第二內(nèi)部電路和并聯(lián)貫穿硅通孔。結(jié)果，半導體集成電路可以具有多芯片結(jié)構(gòu)，其中半導體芯片的并聯(lián)貫穿硅通孔與第二內(nèi)部電路并聯(lián)耦接。盡管未圖示，但根據(jù)本發(fā)明的此示例性實施例，半導體集成電路可以進一步包括附接有層疊的半導體芯片的基板。圖4圖示半導體集成電路包括三個半導體芯片。然而， 半導體集成電路可以包括更多或更少數(shù)目的半導體芯片。如上文所述，根據(jù)本發(fā)明的此示例性實施例，半導體集成電路可以支持各個半導體芯片之間的內(nèi)部電路與貫穿硅通孔的串聯(lián)耦接以及并聯(lián)耦接。因此，可以將半導體集成電路設計成各種結(jié)構(gòu)。圖5A至圖5E是說明根據(jù)本發(fā)明的另一個示例性實施例的用于制造具有使用TSV 的多芯片結(jié)構(gòu)的半導體集成電路的方法的剖面圖。如圖5A所示，將半導體芯片510劃分為串聯(lián)TSV區(qū)和并聯(lián)TSV區(qū)。在串聯(lián)TSV區(qū)中，設置有第一金屬層Ml、第二金屬層M2、第一內(nèi)部電路514S以及第一金屬路徑MP1。第一金屬層Ml與第二金屬層M2是分開形成的。將第一內(nèi)部電路514S形成為耦接在第一金屬層Ml與第二金屬層M2之間。將第一金屬路徑MPl垂直地形成在第二金屬層M2之上，并到達第一半導體芯片510的第二面(II)。在并聯(lián)TSV區(qū)中，設置有第三金屬層M3、第二內(nèi)部電路514P以及第二金屬路徑 MP2。第三金屬層M3例如形成在形成有第一金屬層Ml和第二金屬層M2的層級上。此處， 將第三金屬層M3形成為與第一金屬層Ml和第二金屬層M2分開。將第二內(nèi)部電路514P形成為與第三金屬層M3耦接。第二金屬路徑MP2垂直地形成在第三金屬層M3之上，并到達半導體芯片510的第二面(II)。此處，第一金屬路徑MPl和第二金屬路徑MP2包括多個金屬線以及設置在各個金屬線之間的多個金屬觸點。另一方面，金屬路徑MP可以包括貫穿硅通孑L。參見圖5A，在半導體芯片上形成掩模圖案512，并且通過刻蝕半導體芯片510直至暴露第一金屬層Ml和第三金屬層M3為止，來形成多個溝槽。此處，第一金屬層Ml和第三金屬層M3可以用作刻蝕停止層。參見圖5B，根據(jù)一個實例，在包括所述溝槽的頂表面的半導體芯片510的頂表面上形成絕緣層，并執(zhí)行回蝕工藝，使得絕緣層例如僅保留在溝槽的側(cè)壁上以形成絕緣圖案 516。此處，可以去除掩模圖案512。參見圖5C，根據(jù)一個實例，在包括絕緣圖案516的半導體芯片510之上形成金屬晶種層518A。在金屬晶種層518A之上形成金屬層518以將溝槽填充。金屬層518可由Sn、 Ni、Cu、Au和Al或由這些金屬中的一種或更多種所組成的合金中的任何一種形成。參見圖5D，根據(jù)一個實例，在金屬層之上執(zhí)行回蝕工藝。因此，串聯(lián)貫穿硅通孔 520S形成在半導體芯片510的串聯(lián)TSV區(qū)中，而并聯(lián)貫穿硅通孔520P形成在半導體芯片 510的并聯(lián)TSV區(qū)中。然后，可以對半導體芯片510的第二面執(zhí)行研磨工藝以及刻蝕工藝中的至少一種或更多種，以使得串聯(lián)貫穿硅通孔520S和并聯(lián)貫穿硅通孔520P暴露。在圖5E中，出于說明的目的，將所得的結(jié)構(gòu)從I-II方向倒置為II-I方向來表示。參見圖5E，在半導體芯片510的串聯(lián)TSV區(qū)中，第一凸塊焊盤522S形成在半導體芯片510之上，例如，在與串聯(lián)貫穿硅通孔520S相同的柱狀區(qū)處，以與第一金屬路徑MPl耦接。在半導體芯片510的并聯(lián)TSV區(qū)中，第二凸塊焊盤522P形成在半導體芯片510之上， 例如，在與并聯(lián)貫穿硅通孔520P相同的柱狀區(qū)處，以與第二金屬路徑MP2耦接。此處，串聯(lián)貫穿硅通孔520S和第一凸塊焊盤522S分別形成為與并聯(lián)貫穿硅通孔520P和第二凸塊焊盤522P對稱。在根據(jù)本發(fā)明的示例性實施例的具有多芯片結(jié)構(gòu)的半導體集成電路中，各個半導體芯片的貫穿硅通孔與內(nèi)部電路可以串聯(lián)或并聯(lián)耦接。因此，可以將不同的電壓信號施加至封裝的不同內(nèi)部電路，并且可以增加設計的自由度。此外，由于各個半導體芯片的貫穿硅通孔無需精確對準，因此可以降低整個處理時間。雖然已經(jīng)結(jié)合具體的實施例描述了本發(fā)明，但是本領域的技術人員將會清楚的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進行各種變化和修改。
權(quán)利要求
1.一種具有多芯片結(jié)構(gòu)的半導體集成電路，包括層疊的多個半導體芯片，其中，所述半導體芯片中的至少一個包括第一金屬層和第二金屬層，所述第一金屬層與所述第二金屬層分開地形成在所述半導體芯片的內(nèi)部；第一內(nèi)部電路，所述第一內(nèi)部電路串聯(lián)耦接在所述半導體芯片內(nèi)部的所述第一金屬層與所述第二金屬層之間；第一金屬路徑，所述第一金屬路徑垂直地形成在所述第二金屬層之上并到達所述半導體芯片的第一面；以及第一貫穿硅通孔，所述第一貫穿硅通孔被形成為從所述半導體芯片的第二面穿透所述半導體芯片到達所述第一金屬層。
2.如權(quán)利要求1所述的半導體集成電路，還包括第一凸塊焊盤，所述第一凸塊焊盤被形成為使另一個半導體芯片的第一貫穿硅通孔與所述半導體芯片的所述第一金屬路徑耦接。
3.如權(quán)利要求1所述的半導體集成電路，其中，所述半導體芯片的第一內(nèi)部電路和第一貫穿硅通孔串聯(lián)耦接至另一個半導體芯片的第一內(nèi)部電路和第一貫穿式電極。
4.如權(quán)利要求1所述的半導體集成電路，其中，所述半導體芯片還包括 第三金屬層，所述第三金屬層被形成為與所述第一金屬層和所述第二金屬層分開； 第二內(nèi)部電路，所述第二內(nèi)部電路與所述第三金屬層并聯(lián)耦接；第二金屬路徑，所述第二金屬路徑垂直地形成在所述第三金屬層之上并到達所述半導體芯片的第一面；第二貫穿硅通孔，所述第二貫穿硅通孔被形成為從所述半導體芯片的第二面穿透所述半導體芯片并到達所述第三金屬層；以及第二凸塊焊盤，所述第二凸塊焊盤被形成為使另一個半導體芯片的第二貫穿硅通孔與所述半導體芯片的所述第二金屬路徑耦接。
5.如權(quán)利要求4所述的半導體集成電路，其中，所述半導體芯片的第二貫穿硅通孔與所述另一個半導體芯片的第二貫穿硅通孔串聯(lián)耦接。
6.如權(quán)利要求4所述的半導體集成電路，其中，所述第二凸塊焊盤形成在與所述第二貫穿硅通孔相同的柱狀區(qū)處。
7.如權(quán)利要求6所述的半導體集成電路，其中，所述第一貫穿硅通孔和所述第一凸塊焊盤與所述第二貫穿硅通孔和所述第二凸塊焊盤對稱。
8.如權(quán)利要求4所述的半導體集成電路，其中，所述第一金屬路徑和所述第二金屬路徑中的每個都包括多個金屬線和設置在各個所述金屬線之間的多個金屬觸點。
9.如權(quán)利要求4所述的半導體集成電路，其中，所述第一金屬路徑和所述第二金屬路徑中的每個都由一個通孔形成。
10.一種制造具有多芯片結(jié)構(gòu)的半導體集成電路的方法，包括以下步驟在半導體芯片內(nèi)部分開地形成第一金屬層和第二金屬層，并形成耦接在所述第一金屬層與所述第二金屬層之間的第一內(nèi)部電路；在所述第二金屬層之上形成到達所述半導體芯片的第一面的第一金屬路徑；以及刻蝕所述半導體芯片的第二面直至暴露所述第一金屬層為止，來形成第一溝槽，并填充所述第一溝槽來形成第一貫穿硅通孔。
11.如權(quán)利要求10所述的方法，還包括以下步驟在所述半導體芯片的第二面之上形成與所述第一金屬路徑耦接的第一凸塊焊盤。
12.如權(quán)利要求10所述的方法，其中，所述半導體芯片的第一內(nèi)部電路和第一貫穿硅通孔串聯(lián)耦接至另一個半導體芯片的第一內(nèi)部電路和第一貫穿式電極。
13.如權(quán)利要求10所述的方法，還包括以下步驟形成第三金屬層，所述第三金屬層與所述第一金屬層和所述第二金屬層分開；形成第二內(nèi)部電路，所述第二內(nèi)部電路與所述半導體芯片內(nèi)部的所述第三金屬層并聯(lián)耦接；在所述第三金屬層之上形成到達所述半導體芯片的第一面的第二金屬路徑；刻蝕所述半導體芯片的第二面直至暴露所述第三金屬層為止，來形成第二溝槽，并通過填充所述第二溝槽來形成第二貫穿硅通孔；以及在所述半導體芯片的背面之上形成第二凸塊焊盤以與所述第二金屬路徑接觸。
14.如權(quán)利要求13所述的方法，其中，所述半導體芯片的第二貫穿硅通孔被形成為與所述另一個半導體芯片的第二貫穿硅通孔串聯(lián)耦接。
15.如權(quán)利要求13所述的方法，其中，所述第二凸塊焊盤被形成在與所述第二貫穿硅通孔相同的柱狀區(qū)處。
16.如權(quán)利要求14所述的方法，其中，所述第一貫穿硅通孔和所述第一凸塊焊盤被形成為與所述第二貫穿硅通孔和所述第二凸塊焊盤對稱。
17.如權(quán)利要求13所述的方法，其中，所述第一金屬路徑和所述第二金屬路徑中的每個都包括多個金屬線和設置在各個所述金屬線之間的多個金屬觸點。
18.如權(quán)利要求13所述的方法，其中，所述第一金屬路徑和所述第二金屬路徑中的每個都由一個通孔形成。
19.如權(quán)利要求10所述的方法，其中，所述形成第一貫穿硅通孔的步驟包括以下步驟在形成于所述半導體芯片中的所述第一溝槽的側(cè)壁上形成絕緣層；在包括所述絕緣層的所述半導體芯片之上形成金屬晶種層；以及在所述金屬晶種層之上形成金屬層以使得所述第一溝槽被填充。
全文摘要
本發(fā)明公開了一種具有多芯片結(jié)構(gòu)的半導體集成電路，包括層疊的多個半導體芯片。半導體芯片中的至少一個包括第一金屬層和第二金屬層，分開地形成在半導體芯片內(nèi)部；第一內(nèi)部電路，串聯(lián)耦接在半導體芯片內(nèi)部的第一金屬層與第二金屬層之間；第一金屬路徑，垂直地形成在第二金屬層之上并到達半導體芯片的第一面；以及第一貫穿硅通孔，被形成為從半導體芯片的第二面穿透半導體芯片到達第一金屬層。
文檔編號H01L25/065GK102263089SQ20101053140
公開日2011年11月30日 申請日期2010年11月4日 優(yōu)先權(quán)日2010年5月27日
發(fā)明者李鍾天, 陳伸顯 申請人:海力士半導體有限公司