專利名稱：一種非外延高壓bcd器件的制備方法
技術領域：
本發(fā)明屬于半導體器件技術領域，涉及高壓BCD器件的制備方法，尤其是耐壓達 700V以上的B⑶功率器件的制備方法。
背景技術：
專業(yè)術語說明DNW:摻N型雜質的深阱；Ptop :P型摻雜區(qū)；Nwell 摻N型雜質的阱；Pwell 摻 P型雜質的阱；Active 有源區(qū)；Poly 多晶硅區(qū)；NSD :N型重摻雜區(qū)；PSD :P型重摻雜區(qū)； Contact 歐姆接觸區(qū)；Metal 金屬區(qū)；Pad 壓焊點區(qū)。B⑶工藝是一種能夠在同一芯片上制作BJT、CM0S和DMOS器件的單片集成工藝技 術，1986年由意法半導體(ST)公司率先研制成功。B⑶工藝把BJT、CMOS和DMOS器件同時 制作在同一芯片上，一方面它綜合了雙極器件高跨導、強負載驅動能力和CMOS集成度高、 低功耗的優(yōu)點，使其互相取長補短，發(fā)揮各自的優(yōu)點；另一方面它集成了 DMOS功率器件， DMOS可以在開關模式下工作，功耗極低，在不需要昂貴的封裝和冷卻系統(tǒng)的情況下，就可以 將功率傳遞給負載。整合過后的BCD工藝流程，可大幅降低功率耗損，提高系統(tǒng)性能，大大 減小系統(tǒng)體積，并具有更好的可靠性。由于B⑶工藝中器件種類多，必須做到高壓器件和低壓器件的兼容雙極工藝和 CMOS工藝的相兼容，尤其是要選擇合適的隔離技術為控制制造成本，必須考慮光刻版的 兼容性?？紤]到器件各區(qū)的特殊要求，為減少工藝制造用的光刻版，應盡量使同種摻雜能兼 容進行。因此，需要精確的工藝模擬和巧妙的工藝設計，有時必須在性能與集成兼容性上作 折中選擇。功率輸出級DMOS管是此類電路的核心，往往占據整個芯片面積的1/2 2/3，它 是整個集成電路的關鍵。DMOS與CMOS器件結構類似，也有源、漏、柵等電極，但是漏端擊穿 電壓高，需要加入提高器件耐壓的工藝來使DMOS耐壓滿足要求。目前，國內外只有少量高壓B⑶工藝的相關專禾IJ，其中“METHOD OF MAKINGHIGH-VOLTAGE BIP0LAR/CM0S/DM0S(BCD)DEVICES”(專利號為US7341905B2)是一 項基于P型襯底，可制作BJT、CMOS和DMOS器件的集成電路工藝專利。該專利中首先形成 NWELL，刻蝕有源區(qū)，形成P-Field區(qū)；然后制作柵氧，P型雜質注入，調節(jié)閾值電壓；多晶硅 柵淀積；形成I^base區(qū)、N漂移區(qū)以及以P-top區(qū)；進行P+和N+注入，最后刻蝕接觸孔，淀 積金屬，形成鈍化層。該工藝可制作高壓DMOS、N-JFET和L-IGBT以及低壓CMOS和BJT。但 該工藝方法僅可制作耐壓為700V的高壓器件，在某些高壓應用場合會受到限制；且該工藝 不能制作精確的電阻，給電路設計帶來不便。針對市場的不同需求，非外延B⑶工藝用DNW替代了外延層，并簡化了工藝流程， 使該工藝更具競爭力。目前，該工藝已經順利通過了產品驗證，進入量產。非外延B⑶工藝 主要面向電源管理、顯示驅動、汽車電子、工業(yè)控制等領域，該工藝的標準配置包括3. 3V/5V 的CMOS，12V/18V/30V/40V的LDMOS以及垂直的NPN和水平的PNP雙極管。此工藝同時還提 供高精度的電阻、高密度的電容及一次性可編程器等多種器件以方便客戶選用，是LED驅動芯片、AC-DC轉換器、功率驅動集成電路、電池保護和充電保護芯片的最佳工藝選擇之

發(fā)明內容
本發(fā)明提供一種非外延高壓BCD器件的制備方法，該制備方法在同一硅片上集成 高壓DMOS器件、高壓采樣器件knsorFET、低壓BJT器件、低壓CMOS器件、低壓DMOS器件、 MOS電容、N阱和P阱電阻以及多晶硅電阻等器件。該制備方法可集成高耐壓的DMOS和高 壓采樣器件、高低壓器件兼容性好，普適性和不同IC生產線可移植性好，成本相對較低等。本發(fā)明首先在P型單晶襯底上進行DNW和Ptop注入并分別推結；然后進行場氧化 層生長和有源區(qū)刻蝕；進行Nwell和Pwell注入；制備柵氧和多晶硅柵；進行NSD和PSD注 入；歐姆接觸孔刻蝕；最后通過金屬濺射、刻蝕，形成金屬連線，淀積鈍化層，刻蝕PAD。本發(fā)明技術方案如下一種非外延高壓B⑶器件的制備方法，如圖1所示，包括以下工藝步驟步驟1 制備摻N型雜質的深阱DNW ；采用P型硅單晶襯底，在高壓DMOS器件區(qū)、高 壓采樣器件knsorFET區(qū)、CMOS器件區(qū)、Bipolar器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和 阱電阻區(qū)采用DNW光刻版進行光刻，使用2MeV高能磷離子注入，并高溫推結形成摻N型雜 質的深阱DNW;步驟2 制備P型摻雜區(qū)Ptop ；在高壓DMOS器件區(qū)和高壓采樣器件knsorFET區(qū) 采用Ptop光刻版進行光刻，硼注入，并高溫推結形成P型摻雜區(qū)Ptop ；步驟3 制備場氧化層；在整個硅片表面進行LPCVD氮化硅淀積，在需要制作器件 的區(qū)域采用Active光刻版進行光刻，并進行有源區(qū)刻蝕和局部氧化形成場氧化層；步驟4 制備摻N型雜質的阱Nwell ；在CMOS器件區(qū)、低壓DMOS器件區(qū)、MOS電容 區(qū)和阱電阻區(qū)采用Nwell光刻版進行光刻，按注入能量不同分三次注入磷和一次注入硼， 形成摻N型雜質的阱漸ell ；步驟5 制備摻P型雜質的阱Pwell ；在高壓DMOS器件區(qū)、高壓采樣器件 nSOrFET 區(qū)、CMOS器件區(qū)、低壓DMOS器件區(qū)和阱電阻區(qū)采用Pwell光刻版進行光刻，按注入能量不 同分五次注入硼，形成摻P型雜質的阱Pwell ；步驟6 制備柵及場板；在有源區(qū)生長柵氧化層，多晶硅淀積、摻雜，采用Poly光刻 版進行光刻，并刻蝕柵氧化層和多晶硅形成MOS器件的柵和高壓器件終端場板；步驟7 制備N型重摻雜區(qū)NSD ；在高壓DMOS器件和高壓采樣器件knsorFET的源 漏區(qū)、NMOS器件的源漏區(qū)、Bipolar器件的集電極和發(fā)射極、N阱電阻的引出端、PMOS的襯 底接觸區(qū)、P阱電阻和MOS電容的襯底接觸區(qū)采用NSD光刻版進行光刻，并進行N+磷和砷注 入，形成N型重摻雜區(qū)NSD ；步驟8 制備P型重摻雜區(qū)PSD ；在PMOS器件的源漏、P阱電阻的引出端、Bipolar 器件的基區(qū)、高壓DMOS器件、采樣器件knsorFET和NMOS器件的襯底接觸區(qū)采用PSD光刻 版進行光刻，并進行P+硼注入，形成P型重摻雜區(qū)PSD ；步驟9 快速退火RTA與推結；對離子注入的磷、砷和硼使用快速熱退火進行熱激 活和修復注入損傷，并進行推結；步驟10 制備歐姆接觸區(qū)Contact ；在芯片需要接引線的區(qū)域采用Contact光刻 版進行光刻，并進行歐姆接觸區(qū)刻蝕；
步驟11 形成金屬區(qū)Metal ；金屬濺射，采用Metal光刻版進行光刻，并對金屬進 行刻蝕，形成金屬引線；步驟12 制備鈍化層；二氧化硅和氮化硅淀積、刻蝕形成鈍化層；步驟13 制備壓焊點區(qū)PAD ；采用Pad光刻版進行光刻，并在芯片上用來接外圍電 路的位置刻蝕形成壓焊點區(qū)PAD。本發(fā)明共采用11張光刻版，按照版號的順序依次為DNW光刻版、Ptop光刻版、 Active光刻版、漸ell光刻版、Pwell光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Contact 光刻版、Metal光刻版、Pad光刻版。本發(fā)明進行的主要離子注入過程有DNW的高能磷離子注入，Ptop硼注入，Nwell 磷和硼注入，Pwell硼注入，NSD磷和砷注入，PSD硼注入。本發(fā)明包括兩次高溫推結和一次高溫氧化的熱過程第一次高溫推結的熱過程形 成DNW ；第二次高溫推結的熱過程形成Ptop ；第三次高溫氧化的熱過程形成場氧化層。需要說明的是1、本發(fā)明步驟1和步驟2沒有先后順序限制；2、本發(fā)明步驟4和步驟5沒有先后順序限制；3、本發(fā)明步驟7和步驟8沒有先后順序限制；4、本發(fā)明采用非外延工藝，使用高能離子注入形成倒置阱來制備高壓器件，簡化 了常規(guī)外延工藝制造高壓器件的工藝步驟并減少了光刻版數目，以提高器件性能并節(jié)約成 本。5、本發(fā)明僅有步驟1和步驟2的高溫推結熱過程及步驟3高溫氧化熱過程三個高 溫熱過程，相對于常規(guī)外延工藝熱過程大大減少，節(jié)約了制造成本，并且高溫熱過程對雜質 分布有著強烈的影響，因而減小了熱過程對雜質再分布的影響，提高了器件性能。6、采用本發(fā)明可制作的器件如圖4 圖14所示。第一步工藝形成圖4 圖14中 a和b部分；第二步工藝形成圖4和圖5中c部分；第三步工藝形成圖4 圖14中d部分； 第四步工藝形成圖4 圖14中e部分；第五步工藝形成圖4 圖14中f部分；第六步工藝 形成圖4 圖14中g和h部分；第七步工藝形成圖4 圖14中i部分；第八步工藝形成圖 4 圖14中j部分；第十一步工藝形成圖4 圖14中k部分；第十二步工藝形成圖4 圖 14中1部分。7、通過本發(fā)明可在同一芯片上制作高壓DMOS器件、高壓采樣器件knsorFET、低 壓BJT器件、低壓CMOS器件、低壓DMOS器件、MOS電容、N阱和P阱電阻以及多晶硅電阻等 器件。


圖1為本發(fā)明工藝流程示意圖。圖2為采用本發(fā)明部分步驟僅制作高壓器件的工藝流程示意圖。圖3為采用本發(fā)明部分步驟僅制作低壓器件的工藝流程示意圖。圖4為采用本發(fā)明實現的高壓DMOS器件結構示意圖。其中a是P型襯底，b是DNW，c是Ptop，d是場氧，f是Pwell，g是柵氧，h是多晶 硅柵，i是N+注入，j是P+注入，k是金屬，1是鈍化層。
圖5為采用本發(fā)明實現的采樣器件knsorFET結構示意圖。其中a是P型襯底，b是DNW，c是Ptop，d是場氧，f是Pwell，g是柵氧，h是多晶 硅柵，i是N+注入，j是P+注入，k是金屬，1是鈍化層。圖6為本發(fā)明實現的BJT器件結構示意圖。其中a是P型襯底，b是DNW，d是場氧，f是Pwell，i是N+注入，j是P+注入，k是金屬，1是鈍化層。圖7為采用本發(fā)明實現的NMOS器件結構示意圖。其中a是P型襯底，d是場氧，f是Pwell，g是柵氧，h是多晶硅柵，i是N+注入，j 是P+注入，k是金屬，1是鈍化層。圖8為采用本發(fā)明實現的PMOS器件結構示意圖。其中a是P型襯底，b是DNW，d是場氧，e是漸ell，g是柵氧，h是多晶硅柵，i是 N+注入，j是P+注入，k是金屬，1是鈍化層。圖9為采用本發(fā)明實現的N型低壓DMOS器件結構示意圖。其中a是P型襯底，b是DNW，d是場氧，f是Pwell，g是柵氧，h是多晶硅柵，i是 N+注入，j是P+注入，k是金屬，1是鈍化層。圖10為采用本發(fā)明實現的P型低壓DMOS器件結構示意圖。其中a是P型襯底，b是DNW，d是場氧，f是Pwell，g是柵氧，h是多晶硅柵，i是 N+注入，j是P+注入，k是金屬，1是鈍化層。圖11為另一種采用本發(fā)明實現的N型低壓DMOS器件結構示意圖。其中a是P型襯底，b是DNW，d是場氧，e是Nwell，f是Pwell，g是柵氧，h是多 晶硅柵，i是N+注入，j是P+注入，k是金屬，1是鈍化層。圖12為采用本發(fā)明實現的P阱電阻結構示意圖。其中a是P型襯底，b是DNW，d是場氧，f是Pwell，i是N+注入，j是P+注入，k是金屬，1是鈍化層。圖13為采用本發(fā)明實現的N阱電阻結構示意圖。其中a是P型襯底，b是DNW，d是場氧，e是Nwell，i是N+注入，k是金屬，1是鈍化層。圖14為采用本發(fā)明實現的MOS電容結構示意圖。其中a是P型襯底，b是DNW，d是場氧，e是漸ell，g是柵氧，h是多晶硅柵，i是 N+注入，k是金屬，1是鈍化層。
具體實施例方式實施方案一一種非外延高壓B⑶器件的制備方法，如圖1所示，包括以下工藝步驟步驟1 制備摻N型雜質的深阱DNW;采用P型硅單晶襯底，在高壓DMOS器件區(qū)、高 壓采樣器件knsorFET區(qū)、CMOS器件區(qū)、Bipolar器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和 阱電阻區(qū)采用DNW光刻版進行光刻，使用2MeV高能磷離子注入，并高溫推結形成摻N型雜 質的深阱DNW;步驟2 制備P型摻雜區(qū)Ptop ；在高壓DMOS器件區(qū)和高壓采樣器件knsorFET區(qū)采用Ptop光刻版進行光刻，硼注入，并高溫推結形成P型摻雜區(qū)Ptop ；步驟3 制備場氧化層；在整個硅片表面進行LPCVD氮化硅淀積，在需要制作器件 的區(qū)域采用Active光刻版進行光刻，并進行有源區(qū)刻蝕和局部氧化形成場氧化層；步驟4 制備摻N型雜質的阱Nwell ；在CMOS器件區(qū)、低壓DMOS器件區(qū)、MOS電容 區(qū)和阱電阻區(qū)采用Nwell光刻版進行光刻，按注入能量不同分三次注入磷和一次注入硼， 形成摻N型雜質的阱漸ell ；步驟5 制備摻P型雜質的阱Pwell ；在高壓DMOS器件區(qū)、高壓采樣器件 nSOrFET 區(qū)、CMOS器件區(qū)、低壓DMOS器件區(qū)和阱電阻區(qū)采用Pwell光刻版進行光刻，按注入能量不 同分五次注入硼，形成摻P型雜質的阱Pwell ；步驟6 制備柵及場板；在有源區(qū)生長柵氧化層，多晶硅淀積、摻雜，采用Poly光刻 版進行光刻，并刻蝕柵氧化層和多晶硅形成MOS器件的柵和高壓器件終端場板；步驟7 制備N型重摻雜區(qū)NSD ；在高壓DMOS器件和高壓采樣器件knsorFET的源 漏區(qū)、NMOS器件的源漏區(qū)、Bipolar器件的集電極和發(fā)射極、N阱電阻的引出端、PMOS的襯 底接觸區(qū)、P阱電阻和MOS電容的襯底接觸區(qū)采用NSD光刻版進行光刻，并進行N+磷和砷注 入，形成N型重摻雜區(qū)NSD ；步驟8 制備P型重摻雜區(qū)PSD ；在PMOS器件的源漏、P阱電阻的引出端、Bipolar 器件的基區(qū)、高壓DMOS器件、采樣器件knsorFET和NMOS器件的襯底接觸區(qū)采用PSD光刻 版進行光刻，并進行P+硼注入，形成P型重摻雜區(qū)PSD ；步驟9 快速退火RTA與推結；對離子注入的磷、砷和硼使用快速熱退火進行熱激 活和修復注入損傷，并進行推結；步驟10 制備歐姆接觸區(qū)Contact ；在芯片需要接引線的區(qū)域采用Contact光刻 版進行光刻，并進行歐姆接觸區(qū)刻蝕；步驟11 形成金屬區(qū)Metal ；金屬濺射，采用Metal光刻版進行光刻，并對金屬進 行刻蝕，形成金屬引線；步驟12 制備鈍化層；二氧化硅和氮化硅淀積、刻蝕形成鈍化層；步驟13 制備壓焊點區(qū)PAD ；采用Pad光刻版進行光刻，并在芯片上用來接外圍電 路的位置刻蝕形成壓焊點區(qū)PAD。采用該實施方案的一種具體工藝參數一一注入劑量如下DNW注入磷劑量為4. 5 X 1012cnT2，能量為2000KeV ；Ptop注入硼劑量為7 X 1012cnT2， 能量為200KeV ；Nwe 11注入按注入能量不同分三次注入磷和一次注入硼，能量2000KeV對 應磷劑量為2 X 1012cnT2，能量800KeV對應磷劑量為1 X IO12CnT2，能量220KeV對應磷劑量為 3X IO11CnT2,能量20KeV對應硼劑量為SXlO11cnT2 ；Pwell按注入能量不同分五次注入硼， 能量1300KeV對應劑量為7 X IO11CnT2,能量IOOOKeV對應劑量為7 X IO11CnT2,能量700KeV 對應劑量為7 X IO11Cm"2,能量450KeV對應劑量為8 XlO11Cm"2,能量220KeV對應劑量為 2 X 1012Cm_2，能量30KeV對應劑量為2 X IO12CnT2 ；NSD注入磷劑量5 X IO13cnT2，對應能量為 150KeV，注入砷劑量為2 X 1015cnT2，對應能量為70KeV ；PSD注入硼劑量2 X 1015cnT2，對應能 量為30KeV。實施方案二采用本發(fā)明部分步驟可制作高壓DMOS器件和高壓采樣器件knsorFET。制作高壓7器件僅需要10張光刻版，按照版號的順序依次為DNW光刻版、Ptop光刻版、Active光刻 版、Pwell光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Contact光刻版、Metal光刻版、 Pad光刻版。制作高壓器件的主要工藝流程見圖2，涉及如下工藝步驟步驟1 制備DNW;采用P型硅單晶襯底，在高壓DMOS器件區(qū)、高壓采樣器件 SensorFET區(qū)、CMOS器件區(qū)、Bipolar器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和阱電阻區(qū)采 用DNW光刻版進行光刻，使用2MeV高能磷離子注入，并高溫推結形成DNW阱；步驟2 制備Ptop ；在高壓DMOS器件區(qū)和高壓采樣器件knsorFET區(qū)采用Ptop光 刻版進行光刻，硼注入，并高溫推結形成Ptop ；步驟3 制備場氧化層；在整個硅片表面進行LPCVD氮化硅淀積，在需要制作器件 的區(qū)域采用Active光刻版進行光刻，并進行有源區(qū)刻蝕和局部氧化形成場氧化層；步驟4 制備Pwell ；在高壓DMOS器件、高壓采樣器件knsorFET區(qū)、CMOS器件區(qū)、 低壓DMOS器件區(qū)和阱電阻區(qū)采用Pwell光刻版進行光刻，按注入能量不同分五次注入硼， 形成Pwell ；步驟5 制備柵及場板；在有源區(qū)生長柵氧化層，多晶硅淀積、摻雜，采用Poly光刻 版進行光刻，并刻蝕柵氧化層和多晶硅形成MOS器件的柵和高壓器件終端場板；步驟6 制備NSD ；在高壓DMOS和高壓采樣器件的源漏區(qū)、NMOS的源漏區(qū)、Bipolar 的集電極和發(fā)射極、N阱電阻的引出端、PMOS器件的襯底接觸區(qū)、P阱電阻和MOS電容的襯 底接觸區(qū)采用NSD光刻版進行光刻，并進行N+磷和砷注入，形成NSD ；步驟7 制備PSD ；在PMOS器件的源漏、P阱電阻的引出端、Bipolar器件的基區(qū)、高 壓DMOS器件和采樣器件knsorFET和NMOS器件的襯底接觸區(qū)采用PSD光刻版進行光刻， 并進行P+硼注入，形成PSD;步驟8 =RTA與推結；對離子注入的磷、砷和硼使用快速熱退火進行熱激活和修復 注入損傷，并進行推結；步驟9 制備歐姆接觸孔；在芯片需要接引線的區(qū)域采用Contact光刻版進行光 刻，并進行歐姆接觸孔刻蝕；步驟10 形成金屬層；金屬濺射，采用Metal光刻版進行光刻，并對金屬進行刻蝕， 形成金屬引線；步驟11 制備鈍化層；二氧化硅和氮化硅淀積、刻蝕形成鈍化層；步驟12 制備PAD ；采用Pad光刻版進行光刻，并在芯片上用來接外圍電路的位置 刻蝕形成PAD。制作高壓器件需要五次離子注入過程有DNW的高能磷離子注入，Ptop硼注入， Pwell硼注入，NSD磷和砷注入，PSD硼注入。制作高壓器件需要兩次高溫推結和一次高溫氧化的熱過程第一次高溫推結的熱 過程形成DNW ；第二次高溫推結的熱過程形成Ptop ；第三次高溫氧化的熱過程形成場氧。利用上述高壓工藝制作的高壓DMOS器件如圖4所示，高壓采樣器件如圖5所示。 第一步工藝形成圖4和圖5中a和b部分；第二步工藝形成圖4和圖5中c部分；第三步工 藝形成圖4和圖5中d部分；第四步工藝形成圖4和圖5中f部分；第五步工藝形成圖4和 圖5中g和h部分；第六步工藝形成圖4和圖5中i部分；第七步工藝形成圖4和圖5中j部分；第十步工藝形成圖4和圖5中k部分；第十一步工藝形成圖4和圖5中1部分。實施方案三 采用本發(fā)明部分步驟還可制作低壓BJT器件、低壓CMOS器件、N型和P型兩種電 容、阱電阻以及多晶硅電阻等器件。制作低壓器件需要10張光刻版，按照版號的順序依次 為DNW光刻版、Active光刻版、漸ell光刻版、Pwell光刻版、Poly光刻版、NSD光刻版、PSD 光刻版、Contact光刻版、Metal光刻版、Pad光刻版。具體工藝流程如圖3所示，包括以下的工藝過程步驟1 制備DNW;采用P型硅單晶襯底，在高壓DMOS器件區(qū)、高壓采樣器件 SensorFET區(qū)、CMOS器件區(qū)、Bipolar器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和阱電阻區(qū)采 用DNW光刻版進行光刻，使用2MeV高能磷離子注入，并高溫推結形成DNW阱；步驟2 制備場氧化層；在整個硅片表面進行LPCVD氮化硅淀積，在需要制作器件 的區(qū)域采用Active光刻版進行光刻，并進行有源區(qū)刻蝕和局部氧化形成場氧化層；步驟3 制備Nwell ；在CMOS器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和阱電阻區(qū)采 用漸ell光刻版進行光刻，按注入能量不同分三次注入磷和一次注入硼，形成漸ell ；步驟4 制備Pwell ；在高壓DMOS器件、高壓采樣器件knsorFET區(qū)、CMOS器件區(qū)、 低壓DMOS器件區(qū)和阱電阻區(qū)采用Pwell光刻版進行光刻，按注入能量不同分五次注入硼， 形成Pwell ；步驟5 制備柵及場板；在有源區(qū)生長柵氧化層，多晶硅淀積、摻雜，采用Poly光刻 版進行光刻，并刻蝕柵氧化層和多晶硅形成MOS器件的柵和高壓器件終端場板；步驟6 制備NSD ；在高壓DMOS器件和高壓采樣器件knsorFET的源漏區(qū)、NMOS器 件的源漏區(qū)、Bipolar器件的集電極和發(fā)射極、N阱電阻的引出端、PMOS器件的襯底接觸區(qū)、 P阱電阻和MOS電容的襯底接觸區(qū)采用NSD光刻版進行光刻，并進行N+磷和砷注入，形成 NSD ；步驟7 制備PSD;在PMOS器件的源漏、P阱電阻的引出端、Bipolar器件的基區(qū)、高 壓DMOS器件和采樣器件knsorFET和NMOS器件的襯底接觸區(qū)采用PSD光刻版進行光刻， 并進行P+硼注入，形成PSD;步驟8 =RTA與推結；對離子注入的磷、砷和硼使用快速熱退火進行熱激活和修復 注入損傷，并進行推結；步驟9 制備歐姆接觸孔；在芯片需要接引線的區(qū)域采用Contact光刻版進行光 刻，并進行歐姆接觸孔刻蝕；步驟10 形成金屬層；金屬濺射，采用Metal光刻版進行光刻，并對金屬進行刻蝕， 形成金屬引線；步驟11 制備鈍化層；二氧化硅和氮化硅淀積、刻蝕形成鈍化層；步驟12 制備PAD ；采用Pad光刻版進行光刻，并在芯片上用來接外圍電路的位置 刻蝕形成PAD。本工藝制作低壓器件的主要離子注入過程有DNW的高能磷離子注入，Nwell磷和 硼注入，Pwell硼注入，NSD磷和砷注入，PSD硼注入。制作低壓器件包括兩次熱過程第一次高溫推結的熱過程形成DNW ；第二次高溫 氧化的熱過程形成場氧。9
利用低壓工藝制作的器件有低壓BJT器件，如圖6所示；低壓CMOS器件，如圖7和 圖8所示；低壓DMOS器件，如圖9，圖10和圖11所示；阱電阻器件，如圖12和圖13所示； MOS電容器件，如圖14所示。第一步工藝形成圖6 圖14中a和b部分；第二步工藝形成 圖6 圖14中d部分；第三步工藝形成圖6 圖14中e部分；第四步工藝形成圖6 圖 14中f部分；第五步工藝形成圖6 圖14中g和h部分；第六步工藝形成圖6 圖14中 i部分；第七步工藝形成6 圖14中j部分；第十步工藝形成圖6 圖14中k部分； 第十一步工藝形成圖6 圖14中1部分。
權利要求
1.一種非外延高壓BCD器件的制備方法，包括以下工藝步驟步驟1 制備摻N型雜質的深阱DNW ；采用P型硅單晶襯底，在高壓DMOS器件區(qū)、高壓采 樣器件knsorFET區(qū)、CMOS器件區(qū)、Bipolar器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和阱電 阻區(qū)采用DNW光刻版進行光刻，使用2MeV高能磷離子注入，并高溫推結形成摻N型雜質的 深阱DNW ；步驟2 制備P型摻雜區(qū)Ptop ；在高壓DMOS器件區(qū)和高壓采樣器件knsorFET區(qū)采用 Ptop光刻版進行光刻，硼注入，并高溫推結形成P型摻雜區(qū)Ptop ；步驟3 制備場氧化層；在整個硅片表面進行LPCVD氮化硅淀積，在需要制作器件的區(qū) 域采用Active光刻版進行光刻，并進行有源區(qū)刻蝕和局部氧化形成場氧化層；步驟4 制備摻N型雜質的阱Nwell ；在CMOS器件區(qū)、低壓DMOS器件區(qū)、MOS電容區(qū)和阱 電阻區(qū)采用Nwell光刻版進行光刻，按注入能量不同分三次注入磷和一次注入硼，形成摻N 型雜質的阱Nwell ；步驟5 制備摻P型雜質的阱Pwell ；在高壓DMOS器件區(qū)、高壓采樣器件 ns0rFET區(qū)、 CMOS器件區(qū)、低壓DMOS器件區(qū)和阱電阻區(qū)采用Pwell光刻版進行光刻，按注入能量不同分 五次注入硼，形成摻P型雜質的阱Pwell ；步驟6 制備柵及場板；在有源區(qū)生長柵氧化層，多晶硅淀積、摻雜，采用Poly光刻版進 行光刻，并刻蝕柵氧化層和多晶硅形成MOS器件的柵和高壓器件終端場板；步驟7 制備N型重摻雜區(qū)NSD ；在高壓DMOS器件和高壓采樣器件knsorFET的源漏 區(qū)、NMOS器件的源漏區(qū)、Bipolar器件的集電極和發(fā)射極、N阱電阻的引出端、PMOS的襯底 接觸區(qū)、P阱電阻和MOS電容的襯底接觸區(qū)采用NSD光刻版進行光刻，并進行N+磷和砷注 入，形成N型重摻雜區(qū)NSD ；步驟8 制備P型重摻雜區(qū)PSD ；在PMOS器件的源漏、P阱電阻的引出端、Bipolar器件 的基區(qū)、高壓DMOS器件、采樣器件knsorFET和NMOS器件的襯底接觸區(qū)采用PSD光刻版進 行光刻，并進行P+硼注入，形成P型重摻雜區(qū)PSD ；步驟9 快速退火RTA與推結；對離子注入的磷、砷和硼使用快速熱退火進行熱激活和 修復注入損傷，并進行推結；步驟10 制備歐姆接觸區(qū)Contact ；在芯片需要接引線的區(qū)域采用Contact光刻版進 行光刻，并進行歐姆接觸區(qū)刻蝕；步驟11 形成金屬區(qū)Metal ；金屬濺射，采用Metal光刻版進行光刻，并對金屬進行刻 蝕，形成金屬引線；步驟12 制備鈍化層；二氧化硅和氮化硅淀積、刻蝕形成鈍化層； 步驟13 制備壓焊點區(qū)PAD ；采用Pad光刻版進行光刻，并在芯片上用來接外圍電路的 位置刻蝕形成壓焊點區(qū)PAD。
2.根據權利要求1所述的非外延高壓BCD器件的制備方法，其特征在于，所述步驟1和 步驟2沒有先后順序限制。
3.根據權利要求1所述的非外延高壓BCD器件的制備方法，其特征在于，所述步驟4和 步驟5沒有先后順序限制。
4.根據權利要求1所述的非外延高壓BCD器件的制備方法，其特征在于，所述步驟7和 步驟8沒有先后順序限制。
全文摘要
一種非外延高壓BCD器件的制備方法，屬于半導體技術領域中的半導體制造技術。本發(fā)明提供一種在同一硅片上集成高壓DMOS、高壓采樣器件SensorFET、低壓BJT、低壓CMOS、低壓DMOS、MOS電容和阱電容、阱電阻以及多晶電阻等器件的工藝方法。本發(fā)明采用非外延BCD工藝，使用高能離子注入形成倒置阱來制作各種高壓和低壓器件，只有三個高溫熱過程，具有工藝步驟少、光刻版數目少和高溫熱過程少等優(yōu)點，能很好應用于高壓功率集成電路和電源管理集成電路等的制作，相對于以往常規(guī)外延工藝，在提高了器件及集成電路性能的同時，很好地節(jié)約了制造成本。
文檔編號H01L21/8249GK102054786SQ20101053189
公開日2011年5月11日 申請日期2010年11月4日 優(yōu)先權日2010年11月4日
發(fā)明者任敏, 余士江, 姜貫軍, 張帥, 張波, 張超, 李婷, 李澤宏, 肖璇, 胡濤, 謝加雄 申請人:電子科技大學