專利名稱：一種場(chǎng)效應(yīng)晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種體硅多柵場(chǎng)效應(yīng)晶體管的制備方法。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)按照Moore定律持續(xù)向前發(fā)展，CMOS器件的特征尺寸持續(xù)縮小。平面體硅CMOS結(jié)構(gòu)器件遇到了嚴(yán)峻的挑戰(zhàn)，比如嚴(yán)重的短溝道效應(yīng)(SCE)、源漏泄漏電流、漏致勢(shì)壘降低效應(yīng)(DIBL)等。為了克服以上問(wèn)題，各種新結(jié)構(gòu)器件應(yīng)運(yùn)而生，器件的柵結(jié)構(gòu)從最初的單柵發(fā)展到雙柵(FinFET，鰭式晶體管)、多柵直到完全包圍溝道的圍繞柵結(jié)構(gòu)。柵控能力和抑制短溝道效應(yīng)的能力隨著柵的數(shù)目的增多而不斷增強(qiáng)。但是考慮到器件實(shí)際制備的難度和成本，多柵結(jié)構(gòu)器件成為最有可能獲得大規(guī)模應(yīng)用的器件結(jié)構(gòu)，成為國(guó)際上研究的熱點(diǎn)。目前國(guó)際上主要采用SOI襯底來(lái)制備多柵結(jié)構(gòu)器件。采用SOI襯底來(lái)制備新結(jié)構(gòu)器件有以下優(yōu)點(diǎn)由于SOI襯底存在天然的BOX氧化層，很容易實(shí)現(xiàn)器件之間的隔離，避免了體硅襯底存在的閂鎖效應(yīng)；制備工藝簡(jiǎn)單；很容易抑制底部的寄生晶體管；寄生電容小； 速度高；抗輻射效應(yīng)好。但是采用SOI襯底來(lái)制備多柵結(jié)構(gòu)器件也存在諸多問(wèn)題，例如S0I 襯底存在自加熱效應(yīng)和浮體效應(yīng)，在制造中需要復(fù)雜的源漏工程以降低源漏寄生電阻，一般來(lái)說(shuō)SOI襯底要比普通體硅襯底的價(jià)格昂貴許多。由于目前主流的半導(dǎo)體制造工藝仍然是采用體硅襯底，因此如何在體硅襯底上實(shí)現(xiàn)多柵結(jié)構(gòu)器件的制備成為一個(gè)研究的熱點(diǎn)，這對(duì)于多柵結(jié)構(gòu)器件的應(yīng)用以及半導(dǎo)體產(chǎn)業(yè)的發(fā)展具有重要意義。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一種新的、易于集成的、與平面CMOS工藝兼容性好的體硅多柵場(chǎng)效應(yīng)晶體管的制備方法。為了實(shí)現(xiàn)上述目的，本發(fā)明的主要步驟包括在半導(dǎo)體襯底上形成鰭片；在所述鰭片的頂部和側(cè)面形成柵堆疊結(jié)構(gòu)；在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)；其中，所述鰭片下方的半導(dǎo)體襯底中包括隔離介質(zhì)層。優(yōu)選地，所述在半導(dǎo)體襯底上形成鰭片的步驟包括在半導(dǎo)體襯底上形成介質(zhì)層； 刻蝕所述介質(zhì)層以嵌入所述半導(dǎo)體襯底形成至少兩個(gè)凹槽，所述凹槽之間形成鰭片；在所述鰭片的側(cè)壁形成側(cè)墻；在所述鰭片和凹槽的下方形成隔離介質(zhì)層；去除所述側(cè)墻以及所述鰭片上面的介質(zhì)層。優(yōu)選地，所述形成介質(zhì)層的步驟可以包括在所述半導(dǎo)體襯底上形成第一緩沖層； 在所述第一緩沖層上形成第一保護(hù)層。其中，所述第一緩沖層包括SiA或TE0S，所述第一保護(hù)層包括Si3N4或SiN。優(yōu)選地，所述鰭片的寬度為10-60nm。優(yōu)選地，所述在所述鰭片的側(cè)壁形成側(cè)墻的步驟可以包括形成第二緩沖層；在所述第二緩沖層上形成第二保護(hù)層；刻蝕所述第二緩沖層和所述第二保護(hù)層以形成側(cè)墻。優(yōu)選地，所述隔離介質(zhì)層包括隔離氧化層，則在所述鰭片和凹槽下方的半導(dǎo)體襯底中形成隔離介質(zhì)層的可以步驟包括進(jìn)一步刻蝕所述凹槽以使所述凹槽進(jìn)一步延伸到所述半導(dǎo)體襯底中，所述凹槽延伸的部分增大；干氧氧化所述半導(dǎo)體襯底以在所述凹槽中形成隔離氧化層。其中，所述進(jìn)一步刻蝕所述凹槽的方法優(yōu)選采用各向同性方法。其中，所述隔離氧化層的厚度優(yōu)選為50-300nm。在本發(fā)明的優(yōu)選實(shí)施例中，所述在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)之前，所述方法進(jìn)一步包括進(jìn)行傾角離子注入，以在所述鰭片中形成源/漏延伸區(qū)。或者還可以包括進(jìn)行傾角離子注入，以在所述鰭片中形成暈環(huán)注入?yún)^(qū)。在本發(fā)明的優(yōu)選實(shí)施例中，所述半導(dǎo)體襯底為體硅襯底。從上述技術(shù)方案可以看出，本發(fā)明有以下有益效果1、本發(fā)明提供的這種制備多柵結(jié)構(gòu)器件的方法，在體硅襯底上實(shí)現(xiàn)了多柵結(jié)構(gòu)器件的制備，克服了 SOI襯底存在的自加熱效應(yīng)和浮體效應(yīng)，降低了制備成本；2、本發(fā)明提供的這種制備多柵結(jié)構(gòu)器件的方法，制備工藝簡(jiǎn)單可行，易于集成，與平面CMOS工藝兼容性好；3、本發(fā)明提供的這種制備多柵結(jié)構(gòu)器件的方法，可以避免采用SOI器件所采用源漏選擇性外延等方法來(lái)降低源漏的串連電阻，有利于進(jìn)一步降低對(duì)設(shè)備的依賴性，易于實(shí)現(xiàn)。


通過(guò)以下參照附圖對(duì)本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中圖1-10D示出了根據(jù)本發(fā)明實(shí)施例的方法制備體硅多柵場(chǎng)效應(yīng)晶體管的流程中中對(duì)應(yīng)的各結(jié)構(gòu)剖面圖；圖11為采用本方法制備的體硅多柵場(chǎng)效應(yīng)晶體管的輸出特性曲線和轉(zhuǎn)移特性曲線。附圖標(biāo)記說(shuō)明101，Si 襯底；102，阱；103，STI 隔離；104，緩沖 SiO2 氧化層；105，Si3N4 介質(zhì)層； 106，凹槽結(jié)構(gòu)；107，鰭片；108，緩沖SiO2氧化層；109，淀積的Si3N4介質(zhì)層；110，凹槽底部隔離氧化層；111，柵介質(zhì)層；112，柵電極。應(yīng)當(dāng)注意的是，本說(shuō)明書(shū)附圖并非按照比例繪制，而僅為示意性的目的，因此，不應(yīng)被理解為對(duì)本發(fā)明范圍的任何限制和約束。在附圖中，相似的組成部分以相似的附圖標(biāo)號(hào)標(biāo)識(shí)。
具體實(shí)施例方式以下，通過(guò)附圖中示出的具體實(shí)施例來(lái)描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實(shí)施例的層結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。以下將以制備體硅多柵場(chǎng)效應(yīng)晶體管為例，對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。圖1 IOD詳細(xì)示出了根據(jù)本發(fā)明實(shí)施例制備體硅多柵場(chǎng)效應(yīng)晶體管各步驟對(duì)應(yīng)的結(jié)構(gòu)剖面圖。以下， 將參照這些附圖來(lái)對(duì)根據(jù)本發(fā)明實(shí)施例的各個(gè)步驟予以詳細(xì)說(shuō)明。首先參考圖1，在半導(dǎo)體襯底101上形成阱102。具體地，所述半導(dǎo)體襯底101可以是半導(dǎo)體制造領(lǐng)域中常用的襯底材料，可以進(jìn)行P型或η型摻雜，可以包括外延層。對(duì)于本發(fā)明的實(shí)施例，優(yōu)選采用體Si襯底。所述襯底101中可以包括隔離結(jié)構(gòu)103，例如淺溝槽隔離(STI, ShallowTrenchIsolation) ο接著如圖2所示，在半導(dǎo)體襯底101上形成介質(zhì)層。所述介質(zhì)層優(yōu)選包括第一緩沖層104和第一保護(hù)層105。所述第一緩沖層104可以包括Si02、TE0S、或其他介質(zhì)材料， 在本發(fā)明的實(shí)施例中優(yōu)選為SiO2，可以通過(guò)熱生長(zhǎng)形成，厚度約為15-20nm，該第一緩沖層 104可以減小所述第一保護(hù)層105與襯底101之間的應(yīng)力，改善襯底性能。所述第一保護(hù)層 105可以包括SiN、Si3N4或其他介質(zhì)材料，在本發(fā)明的實(shí)施例中優(yōu)選為Si3N4，可以通過(guò)化學(xué)氣相淀積(CVD)形成，厚度約為40-60nm，在后續(xù)的刻蝕及氧化過(guò)程中能夠有效地保護(hù)后續(xù)形成的鰭片。圖3A示出了沿半導(dǎo)體襯底101表面的示意圖，圖;3B為圖3A中AA’方向的剖視圖。如圖3A JB所示，對(duì)所述襯底101進(jìn)行刻蝕以嵌入半導(dǎo)體襯底101中形成至少兩個(gè)凹槽106。圖中僅示出兩個(gè)凹槽，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，可知可以有任意多的凹槽?？涛g形成所述凹槽106的方法例如可以是采用電子束曝光正性抗蝕劑并反應(yīng)離子刻蝕形成陡直的寬度約為400nm*400nm、間距為10-60nm的兩相鄰凹槽106。凹槽的形狀只是示例，本發(fā)明對(duì)此不做限制。在凹槽之間形成了鰭片107，所述鰭片107也稱為硅島 (Siliconlsland)，鰭片的寬度可以根據(jù)實(shí)際需要選擇，例如10-60nm。圖5A為圖3A所示方向的結(jié)構(gòu)在形成側(cè)墻之后的示意圖，圖5B為沿圖5A中AA’方向的剖視圖。如圖4、圖5A和圖5B所示，在所述鰭片107的兩側(cè)形成側(cè)墻。所述側(cè)墻的結(jié)構(gòu)可以是單層或多層的，可以是“D”型側(cè)墻或“I”型側(cè)墻或其他形狀的側(cè)墻，本發(fā)明對(duì)此不做限制。側(cè)墻的形成有利于保護(hù)鰭片107在后續(xù)的刻蝕及氧化過(guò)程中不被破壞。首先，如圖4所示，在整個(gè)半導(dǎo)體結(jié)構(gòu)上覆蓋第二緩沖層108，例如可以是Si02、TE0S或其他介質(zhì)材料，在本發(fā)明的實(shí)施例中優(yōu)選為SiO2，可以通過(guò)化學(xué)氣相淀積、熱生長(zhǎng)或其他方法形成，厚度約為20-60nm。接著在所述第二緩沖層上形成第二保護(hù)層109，例如可以包括SiN、Si3N4 或其他介質(zhì)材料，本發(fā)明的實(shí)施例優(yōu)選為Si3N4，例如可以通過(guò)化學(xué)氣相淀積或其他方法形成，厚度約為20-60nm。如圖5所示，最后對(duì)所述第二緩沖層和第二介質(zhì)層進(jìn)行刻蝕，例如采用反應(yīng)離子刻蝕(RIE，ReactiveIor^tch)，從而形成了雙層側(cè)墻108和109。接著，參考圖6、圖7，在所述鰭片107和凹槽106下方的襯底101中形成隔離介質(zhì)層，本發(fā)明優(yōu)選為隔離氧化層110。具體地，首先，如圖6所示，進(jìn)一步刻蝕所述凹槽106以使所述凹槽106進(jìn)一步延伸到所述半導(dǎo)體襯底101中，所述凹槽106延伸的部分增大，這樣就形成了凹槽106’。凹槽106’位于所述鰭片107底部以下的寬度大于上面的寬度。進(jìn)一步刻蝕凹槽106的方法可以采用各向同性的干法或濕法刻蝕，優(yōu)選地可以采用干法進(jìn)一步刻蝕所述凹槽進(jìn)入到鰭片107底部所在平面下方的襯底101中深度約80-120nm，或者也可以采用濕法腐蝕的方法進(jìn)行刻蝕?？涛g過(guò)程中應(yīng)當(dāng)根據(jù)所述鰭片107的厚度控制濕法腐蝕的速度和時(shí)間以保證腐蝕過(guò)程中鰭片底部的硅襯底不被全部腐蝕掉。然后采用干氧氧化所述半導(dǎo)體襯底101以在所述凹槽106’中形成隔離氧化層110。該隔離氧化層能夠起到隔離作用，消除鰭片與襯底之間的泄漏電流通路。所述隔離氧化層110的厚度可以為50-300nm。 所述隔離氧化層110的厚度可以根據(jù)實(shí)際需要進(jìn)行優(yōu)化和選擇，例如可以根據(jù)各向同性腐蝕后位于所述鰭片107下方剩余的襯底材料以及各向同性腐蝕的凹槽的深度來(lái)決定，以保證隔離氧化后鰭片107底部的剩余的襯底材料102完全被氧化以形成很好的隔離。另外， 隔離氧化層的厚度也不能太厚，由于氧化過(guò)程中氧化層的體積會(huì)增大導(dǎo)致氧化層向上生長(zhǎng)進(jìn)而擠壓上面的鰭片和側(cè)墻等結(jié)構(gòu)造成較大的應(yīng)力和變形。接著，如圖8所示，將鰭片107兩側(cè)的第一側(cè)墻108、第二側(cè)墻109以及上方的第一緩沖層104和第一保護(hù)層105去除。優(yōu)選地，采用濕法腐蝕的方法將鰭片107周圍的介質(zhì)層去除以形成鰭片107，腐蝕的溶液可以是濃磷酸(H3PO4)15這樣就形成了根據(jù)本發(fā)明的實(shí)施例得到的鰭片結(jié)構(gòu)。在圖8所示的結(jié)構(gòu)中，鰭片底部下方的半導(dǎo)體襯底采用氧化層形成隔離結(jié)構(gòu)，有利于抑制底部寄生晶體管，消除底部的泄漏電流通道，提高器件的性能。圖IOA為沿半導(dǎo)體襯底表面俯視方向的示意圖，圖IOB為沿圖IOA中AA’方向的剖視圖，圖IOC為沿圖IOA中BB’方向的剖視圖，圖IOD為沿IOA中CC’方向的剖視圖。參考圖9、圖10A、圖10B、圖IOC和圖10D，在整個(gè)襯底上形成柵介質(zhì)層和電極材料，然后刻蝕形成柵電極疊層結(jié)構(gòu)。所述柵介質(zhì)層材料可以是普通柵介質(zhì)材料，例如SiO2，或者是其他的高k介質(zhì)材料，例如SiON和HfA10N、HfTa0N、HfSiON、Al2O3等，在本發(fā)明地實(shí)施例中優(yōu)選 SiO2，可通過(guò)低壓化學(xué)氣相沉積、物理氣相淀積、金屬有機(jī)化學(xué)氣相沉積或者原子層淀積等方法形成，柵介質(zhì)的等效氧化層厚度為5至100 A。所述柵電極材料可以是難熔金屬W，Ti， Ta, Mo和金屬氮化物，例如TiN，TaN，HfN，MoN等或其他材料，柵電極材料可采用低壓化學(xué)氣相淀積，金屬有機(jī)化學(xué)氣相沉積、原子層淀積或其他方法形成，厚度可選為300至3000 A?？蛇x地，在形成柵堆疊結(jié)構(gòu)之后，所述方法進(jìn)一步包括進(jìn)行傾角離子注入，以在所述鰭片中形成源/漏延伸區(qū)；或進(jìn)行傾角離子注入，以在所述鰭片中形成暈環(huán)注入?yún)^(qū)。接著，可以在柵堆疊的側(cè)壁上形成柵側(cè)墻。柵側(cè)墻的形成可以參照常規(guī)技術(shù)，這里不再贅述。最后，在柵堆疊兩側(cè)的半導(dǎo)體襯底中進(jìn)行離子注入形成源/漏區(qū)。圖11為采用本方法制備的體硅多柵場(chǎng)效應(yīng)晶體管的輸出特性曲線和轉(zhuǎn)移特性曲線。從曲線上可以看出，采用該方法制備的器件具有較好的特性。尤其是P管的特性，能夠很好的抑制器件的短溝道效應(yīng)(SCE)。此外，本發(fā)明的實(shí)施例能夠在體硅襯底上實(shí)現(xiàn)了多柵結(jié)構(gòu)器件的制備。該方法采用傳統(tǒng)的基于準(zhǔn)平面的自頂向下工藝，制備工藝簡(jiǎn)單可行，與CMOS平面工藝具有良好的兼容性，并且易于集成。在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)現(xiàn)有技術(shù)中的各種手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。 以上參照本發(fā)明的實(shí)施例對(duì)本發(fā)明予以了說(shuō)明。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。 不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種場(chǎng)效應(yīng)晶體管的制備方法，包括 在半導(dǎo)體襯底上形成鰭片；在所述鰭片的頂部和側(cè)面形成柵堆疊結(jié)構(gòu)； 在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)； 其中，所述鰭片下方的半導(dǎo)體襯底中包括隔離介質(zhì)層。
2.根據(jù)權(quán)利要求1所述的方法，其中，在半導(dǎo)體襯底上形成鰭片的步驟包括 在半導(dǎo)體襯底上形成介質(zhì)層；刻蝕所述介質(zhì)層以嵌入所述半導(dǎo)體襯底形成至少兩個(gè)凹槽，所述凹槽之間形成鰭片； 在所述鰭片的側(cè)壁形成側(cè)墻； 在所述鰭片和凹槽的下方形成隔離介質(zhì)層； 去除所述側(cè)墻以及所述鰭片上面的介質(zhì)層。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述形成介質(zhì)層的步驟包括 在所述半導(dǎo)體襯底上形成第一緩沖層；在所述第一緩沖層上形成第一保護(hù)層。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述第一緩沖層包括SW2或TE0S，所述第一保護(hù)層包括Si3N4或SiN。
5.根據(jù)權(quán)利要求2所述的方法，其中，所述鰭片的寬度為10-60nm。
6.根據(jù)權(quán)利要求2所述的方法，其中，所述在所述鰭片的側(cè)壁形成側(cè)墻的步驟包括 形成第二緩沖層；在所述第二緩沖層上形成第二保護(hù)層； 刻蝕所述第二緩沖層和所述第二保護(hù)層以形成側(cè)墻。
7.根據(jù)權(quán)利要求2所述的方法，其中，所述隔離介質(zhì)層包括隔離氧化層，所述在所述鰭片和凹槽下方的半導(dǎo)體襯底中形成隔離介質(zhì)層的步驟包括進(jìn)一步刻蝕所述凹槽以使所述凹槽進(jìn)一步延伸到所述半導(dǎo)體襯底中，所述凹槽延伸的部分增大；干氧氧化所述半導(dǎo)體襯底以在所述凹槽中形成隔離氧化層。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述進(jìn)一步刻蝕所述凹槽包括 采用各向同性方法進(jìn)一步刻蝕所述凹槽。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述隔離氧化層的厚度為50-300nm。
10.根據(jù)權(quán)利要求1所述的方法，在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)之前，所述方法進(jìn)一步包括進(jìn)行傾角離子注入，以在所述鰭片中形成源/漏延伸區(qū)；或進(jìn)行傾角離子注入，以在所述鰭片中形成暈環(huán)注入?yún)^(qū)。
11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的方法，其中，所述半導(dǎo)體襯底為體硅襯底。
全文摘要
本申請(qǐng)公開(kāi)了一種場(chǎng)效應(yīng)晶體管的制造方法，包括在半導(dǎo)體襯底上形成鰭片；在所述鰭片的頂部和側(cè)面形成柵堆疊結(jié)構(gòu)；在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)；其中，所述鰭片下方的半導(dǎo)體襯底中包括隔離介質(zhì)層。本發(fā)明在體硅襯底上制備場(chǎng)效應(yīng)晶體管，消除了SOI器件存在的自加熱效應(yīng)和浮體效應(yīng)，具有更低的成本，采用傳統(tǒng)的基于準(zhǔn)平面的自頂向下工藝實(shí)現(xiàn)了與CMOS平面工藝的良好兼容，并且易于集成，有利于抑制短溝道效應(yīng)，推動(dòng)MOSFETs尺寸往小尺寸方向發(fā)展。
文檔編號(hào)H01L21/336GK102468161SQ20101053198
公開(kāi)日2012年5月23日 申請(qǐng)日期2010年10月29日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者周華杰, 宋毅, 徐秋霞 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所