專利名稱：一種堆棧式固態(tài)電解電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容器，尤其是一種堆棧式固態(tài)電解電容器。
背景技術(shù)：
電容器已廣泛地被使用于消費性家電用品、計算機主機板及其周邊、電源供應(yīng)器、 通訊產(chǎn)品、及汽車等基本組件，其主要的作用包括濾波、旁路、整流、耦合、去耦、轉(zhuǎn)相等。是 電子產(chǎn)品中不可缺少的組件之一。電容器依照不同的材質(zhì)及用途，有不同的型態(tài)。包括鋁 質(zhì)電解電容、鉭質(zhì)電解電容、積層陶瓷電容、薄膜電容等。現(xiàn)在技術(shù)中，固態(tài)電解電容器具有小尺寸、大電容量、頻率特性優(yōu)越等優(yōu)點，而可 使用于中央處理器的電源電路的解耦合作用上。一般而言，可利用至少兩個電容單元的堆 棧，而形成高電容量的固態(tài)電解電容器，通常堆棧式固態(tài)電解電容器包括至少兩個電容單 元與包覆電容單元的封膠，其中每一電容單元包括陽極部與陰極部。但是，固態(tài)電解電容器的尺寸也有朝微型化的設(shè)計，但也相對伴隨著有提升散熱、 制程上的難易度、以及防潮性等的問題。也就是說尺寸更微型化后，產(chǎn)生的熱源不易排除而 易累積于內(nèi)部，相關(guān)制程上更不易生產(chǎn)而使成本增高，且電容單元需具有一定的尺寸，欲微 型化下，即須減少封膠的壁厚，而使得封膠的防潮性降低。因此，本發(fā)明人為改善上述的缺失，潛心研究并配合學理的運用，終于提出一種設(shè) 計合理且有效改善上述缺失的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，在于提供一種堆棧式固態(tài)電解電容器，其目的在于 1、使組件間的有效面積達成最大利用化。2、改善散熱的問題、結(jié)構(gòu)設(shè)計使得制程易于生產(chǎn)及改善防潮性等的問題。為達到上述目的，本發(fā)明提供一種堆棧式固態(tài)電解電容器，其包含至少兩個電容 單元、一導線架及一封裝單元。上述電容單元相互堆棧在一起，并且每一電容單元具有一正極部及一負極部。導 線架具有至少一電性連接于電容單元的正極部的正極引出導電架及至少一電性連接于電 容單元的負極部的負極引出導電架。封裝單元包覆電容單元，以及包覆導線架的一部分，上 述正極引出導電架的一末端及負極引出導電架的一末端系伸露出封裝單元。其中，該些電容單元的正極部及負極部共同形成一有效面積區(qū)，有效面積區(qū)占封 裝單元長度乘寬度的面積的65%至80%。該些電容單元的負極部共同形成一陰極面積區(qū)，陰 極面積區(qū)占封裝單元長度乘寬度的面積的42%至60%。電容單元的負極部的寬度占該封裝 單元的寬度的80%至95%。本發(fā)明的具有的效益因由電容單元的正與負極部的有效面積區(qū)占封裝單元面積 的65至80%、負極部的有效面積占封裝單元面積的42至60%、以及負極部寬度需占封裝單 元寬度的80至95%間的結(jié)構(gòu)區(qū)域限制。故此，可使固態(tài)電解電容器能有效最大利用電容單元與封裝單元間的有效面積，而達到最佳化的結(jié)構(gòu)設(shè)計，提升散熱的效果，使熱源能易于排 除，且使制程上較易生產(chǎn)固態(tài)電解電容器，以及使電容單元與膠壁保持一定的壁厚，以改善 防潮性不佳的問題。


圖1為本發(fā)明堆棧式固態(tài)解電容器的側(cè)視剖面示意圖； 圖2為本發(fā)明堆棧式固態(tài)解電容器的電容單元的側(cè)視剖面圖3為本發(fā)明堆棧式固態(tài)解電容器的另一種堆棧方式的側(cè)視剖面示意圖。圖4A為本發(fā)明堆棧式固態(tài)解電容器的有效面積區(qū)與封裝單元面積間的俯視剖面 示意圖。圖4B為本發(fā)明堆棧式固態(tài)解電容器的陰極面積區(qū)與封裝單元面積間的俯視剖面 示意圖。圖4C為本發(fā)明堆棧式固態(tài)解電容器的俯視剖面示意圖。結(jié)合附圖，本發(fā)明實施例中附圖標記如下 1為電容單元
P _正極部；N -負極部；11-閥金屬箔片；12-氧化物絕緣層； 13-導電高分子層；14-碳膠；15-絕緣層； 2為導線架
21-正極引出導電架；22-負極引出導電架； 3為封裝單元
S1-導電層；A -面積；A1-有效面積區(qū)；A2-陰極面積區(qū)； W、W1_寬度。
具體實施例方式如圖1所示，本發(fā)明提供一種堆棧式固態(tài)電解電容器，其包含至少兩個電容單元 1、一導線架2及一封裝單元3。其中，如圖2所示，每一個電容單元1具有一正極部P及一負極部N，并且每一 個電容單元1具有一閥金屬箔片1 1、一包覆閥金屬箔片1 1的氧化物絕緣層1 2、一包 覆氧化物絕緣層1 2的一側(cè)端的導電高分子層1 3、及一包覆導電高分子層1 3的碳膠 1 4。另外，每一個電容單元1的氧化物絕緣層1 2的部分外表面上具有一圍繞成一圈的 絕緣層1 5 (亦即每一個絕緣層1 5系以圍繞的方式成形在每一個相對應(yīng)的氧化物絕緣層 1 2的部分外表面的上下兩面及兩相反前后側(cè)邊)，并形成做為每一個電容單元1的正極 部P與負極部N的絕緣線。如圖1與圖2所示，該些電容單元1相互堆棧在一起，此外，導線架2具有至少一 電性連接于該些電容單元1的正極部P的正極引出導電架21、及至少一電性連接于該些 電容單元1的負極部N的負極引出導電架2 2。另外，封裝單元3包覆該些電容單元1，以及包覆導線架2的一部分，上述正極引 出導電架2 1的一末端與負極引出導電架2 2的一末端伸露出封裝單元3。此外，每兩個電容單元1之間涂布有導電層S 1，例如銀膠或銀膏，以使得每一個電容單元1的負極部 N電性地堆棧在一起。換言之，該等電容單元1的該碳膠1 3透過該導電層S 1而電性地
迭堆在一起。請參閱圖3所示，亦可將電容單元1于導電架2進行上下雙層的堆棧。請再參閱圖4 A所示，在本發(fā)明中，該些電容單元1的正極部P及負極部N共同 形成一有效面積區(qū)(如圖式中的斜線區(qū)域所示)A 1，而此有效面積區(qū)A 1需占封裝單元 3的長度乘寬度的面積(如圖式中的網(wǎng)點區(qū)域所示)A的65%至80%間；再如圖4 B所示， 并且該些電容單元1的負極部N共同形成一陰極面積區(qū)(如圖式中的斜線區(qū)域所示)A 2，此陰極面積區(qū)A 2占封裝單元3長度乘寬度的面積(如圖式中的網(wǎng)點區(qū)域所示)A的 42%至60%間；再如圖4 C所示，該些電容單元1的負極部N寬度W 1則占封裝單元3的寬 度W的80%至95%間。綜合上述的說明，本發(fā)明堆棧式固態(tài)電解電容器的優(yōu)點在于因由電容單元的正 與負極部的有效面積區(qū)占封裝單元面積的65至80%、負極部的有效面積占封裝單元面積的 42至60%、以及負極部寬度需占封裝單元寬度的80至95%間的結(jié)構(gòu)區(qū)域限制。如此，可使 固態(tài)電解電容器能有效最大利用電容單元與封裝單元間的有效面積，而達到最佳化的結(jié)構(gòu) 設(shè)計，提升散熱的效果，使熱源能易于排除，且使制程上較易生產(chǎn)固態(tài)電解電容器，以及使 電容單元與膠壁保持一定的壁厚，以改善防潮性不佳的問題。以上所述僅為本發(fā)明的較佳可行實施例，非因此造成對本發(fā)明專利范圍的限制， 因此凡運用本發(fā)明說明書及圖式內(nèi)容的等效結(jié)構(gòu)變化，均同理皆包含于本發(fā)明范圍內(nèi)，特 此說明。
權(quán)利要求
一種堆棧式固態(tài)電解電容器，其包含:至少兩個電容單元，該些電容單元相互堆棧在一起，并且每一電容單元具有一正極部及一負極部；一導線架，其具有至少一電性連接于該些電容單元的正極部的正極引出導電架及至少一電性連接于該些電容單元的負極部的負極引出導電架；以及一封裝單元，其包覆該些電容單元，以及包覆該導線架的一部分，上述該正極引出導電架的一末端及該負極引出導電架的一末端系伸露出該封裝單元；其特征在于其中，該些電容單元的正極部及負極部共同形成一有效面積區(qū)，該有效面積區(qū)占該封裝單元長度乘寬度的面積的65%至80%，該些電容單元的負極部共同形成一陰極面積區(qū)，該陰極面積區(qū)占該封裝單元長度乘寬度的面積的42%至60%，以及該些電容單元的負極部的寬度占該封裝單元的寬度的80%至95%。
2.如權(quán)利要求1所述的堆棧式固態(tài)電解電容器，其特征在于其中每一電容單元具有 一閥金屬箔片、一包覆該閥金屬箔片的氧化物絕緣層、一包覆該氧化物絕緣層的一側(cè)端的 導電高分子層、及一包覆該導電高分子層的碳膠。
3.如權(quán)利要求2所述的堆棧式固態(tài)電解電容器，其特征在于其中每一電容單元的氧 化物絕緣層的部分外表面上具有一圍繞成一圈的絕緣層，且形成為每一電容單元的正極部 與負極部的絕緣線。
全文摘要
一種堆棧式固態(tài)電解電容器，其包含至少兩個電容單元、一導線架及一封裝單元。電容單元相互堆棧在一起，并各具一正極部及一負極部。封裝單元包覆電容單元，及包覆導線架的一部分，導線架的一正極引出導電架的末端及一負極引出導電架的末端伸露出封裝單元。電容單元的正極部及負極部形成一有效面積區(qū)，其占封裝單元面積的65%至80%。電容單元的負極部形成一陰極面積區(qū)，其占封裝單元面積的42%至60%，電容單元的負極部寬度則占封裝單元寬度的80%至95%。由前述結(jié)構(gòu)區(qū)域限制，以最大化利用電容單元與封裝單元間的有效面積。
文檔編號H01G9/26GK101996773SQ20101053830
公開日2011年3月30日 申請日期2010年11月9日 優(yōu)先權(quán)日2010年11月9日
發(fā)明者楊喬因, 林清封, 邱繼皓 申請人:鈺邦電子(無錫)有限公司