專利名稱：多芯片堆棧封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種芯片封裝結(jié)構(gòu)，特別指關(guān)于一種防止導(dǎo)電膠發(fā)生斷路現(xiàn)象的芯片封裝結(jié)構(gòu)改進(jìn)。
背景技術(shù)：
于芯片封裝制造方法中，芯片可通過點(diǎn)膠技術(shù)而與基板完成電性連接，再由封裝膠體包覆芯片而完成封裝。于第20080303131、20090068790及200902305 號美國專利公開案中，皆已揭示一種多芯片堆棧結(jié)構(gòu)，舉例說明，請參閱圖1及圖2所示，分別為現(xiàn)有多芯片堆棧結(jié)構(gòu)的局部剖視圖及現(xiàn)有芯片封裝結(jié)構(gòu)的局部俯視圖，于現(xiàn)有多芯片堆棧結(jié)構(gòu)中， 基板10中設(shè)置有多電性連接墊11，且基板10開設(shè)有曝露出電性連接墊11的開窗12，于各芯片20上貼附有絕緣膠30，且各芯片20以不妨礙電性連接墊11的點(diǎn)膠作業(yè)為原則下，堆棧于基板10上，導(dǎo)電膠40電性連接基板10的電性連接墊11及各芯片20的電極墊21，且導(dǎo)電膠40的一部分填入于開窗12中。但是，于現(xiàn)有芯片封裝結(jié)構(gòu)中，由于基板10的表面不完全平整，使得介于最底層芯片20及基板10之間的絕緣膠30厚度需要較厚，(如圖1所示)，使得最底層芯片20的電極墊21與基板10的電性連接墊11之間的高度落差過大，在實(shí)施了點(diǎn)膠作業(yè)后，令導(dǎo)電膠40在此處造成頸縮的現(xiàn)象，或者由于毛細(xì)原理，使呈半液態(tài)的導(dǎo)電膠40填入于開窗12 中的部分，非常容易從開窗12的鄰近電性連接墊11處，溢流至開窗12的遠(yuǎn)離電性連接墊 11處，因而產(chǎn)生膠寬頸縮效應(yīng)，此效應(yīng)令導(dǎo)電膠40在基板10與最底部芯片20之間處產(chǎn)生如烘烤后發(fā)生的斷點(diǎn)或斷膠情況而導(dǎo)致的電性斷路現(xiàn)象，使芯片封裝結(jié)構(gòu)的導(dǎo)電性不良， 如此，會造成產(chǎn)品損壞或需重新點(diǎn)膠的問題，令產(chǎn)品優(yōu)良率及可靠度降低。綜上所述，如何提出一種可解決上述現(xiàn)有技術(shù)的缺點(diǎn)的多芯片堆棧封裝結(jié)構(gòu)，以防止導(dǎo)電膠發(fā)生頸縮而導(dǎo)致斷路現(xiàn)象，實(shí)為目前亟欲解決的技術(shù)問題。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的主要目的在于提供一種多芯片堆棧封裝結(jié)構(gòu)，防止導(dǎo)電膠發(fā)生頸縮而導(dǎo)致電性斷路，進(jìn)而提升產(chǎn)品優(yōu)良率及可靠度。為達(dá)上述及其它目的，本發(fā)明提供一種多芯片堆棧封裝結(jié)構(gòu)，包括芯片承載件， 于該芯片承載件上設(shè)置有至少一電性連接墊；多個半導(dǎo)體芯片，各該半導(dǎo)體芯片具有作用面及非作用面，且彼此以作用面朝上自該電性連接墊旁依序以錯位方式堆棧于該芯片承載件上，以使各該半導(dǎo)體芯片至少一部分的作用面外露于堆棧其上的半導(dǎo)體芯片，且各該經(jīng)堆棧的該半導(dǎo)體芯片的外露作用面上設(shè)有至少一電極墊；絕緣膠，設(shè)于所述這些半導(dǎo)體芯片之間及該與芯片承載件黏接的半導(dǎo)體芯片與該芯片承載件之間；以及導(dǎo)電膠，用以電性連接該電性連接墊及各該半導(dǎo)體芯片上的電極墊，以通過該導(dǎo)電膠使所述半導(dǎo)體芯片均電性連接該芯片承載件，其中，該芯片承載件上形成有拒焊層，且該拒焊層開設(shè)有外露部分電性連接墊的開窗，以令外露的該電性連接墊的輪廓，在鄰近該半導(dǎo)體芯片處向遠(yuǎn)離該半導(dǎo)體芯片處縮小。在前述的多芯片堆棧封裝結(jié)構(gòu)中，該芯片承載件為電路板，又各該半導(dǎo)體芯片彼此以作用面朝上自該電性連接墊旁依序以錯位方式堆棧于該芯片承載件上。更具體而言， 所述半導(dǎo)體芯片彼此以階梯狀方式或鋸齒狀方式堆棧。但是，不論以何種方式堆棧，該與芯片承載件黏接的底部半導(dǎo)體芯片的電極墊旁的芯片承載件上設(shè)有電性連接墊。此外，本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)中，通過在芯片承載件上形成的拒焊層，開設(shè)有外露部分電性連接墊的開窗，以令外露的該電性連接墊的輪廓在鄰近該半導(dǎo)體芯片處向遠(yuǎn)離該半導(dǎo)體芯片處縮小。舉例而言，該開窗的形狀可為，但不限于梯形、T字形、三角形、 半圓形、或半橢圓形。相比于現(xiàn)有技術(shù)，本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)，基于供該導(dǎo)電膠附著其上的該電性連接墊的輪廓，在鄰近該半導(dǎo)體芯片處向遠(yuǎn)離該半導(dǎo)體芯片處縮小，此時，由于自然毛細(xì)原理，電性連接墊上的導(dǎo)電膠會依據(jù)所接觸的電性連接墊外形，限制并防止呈半液態(tài)的導(dǎo)電膠向遠(yuǎn)離半導(dǎo)體芯片處溢流，使得膠寬緊縮效應(yīng)減輕，防止導(dǎo)電膠在芯片承載件與半導(dǎo)體芯片之間處如烘烤后發(fā)生的斷點(diǎn)或斷膠情況而導(dǎo)致的斷路現(xiàn)象，如此，不會造成產(chǎn)品損壞或需進(jìn)行重新點(diǎn)膠的問題，而能提升產(chǎn)品優(yōu)良率及可靠度。


圖1為現(xiàn)有多芯片堆棧結(jié)構(gòu)的局部側(cè)剖視圖。圖2為圖1現(xiàn)有多芯片堆棧結(jié)構(gòu)的局部俯視圖。圖3為本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)的局部剖視圖。圖4為圖3的多芯片堆棧封裝結(jié)構(gòu)的局部俯視圖，其中，圖4省略了視需要而涂布的絕緣涂層。圖5為本發(fā)明多芯片堆棧封裝結(jié)構(gòu)的外露的電性連接墊輪廓示意圖。圖6為本發(fā)明的階梯狀多芯片堆棧封裝結(jié)構(gòu)的示意圖。圖7為本發(fā)明的鋸齒狀多芯片堆棧封裝結(jié)構(gòu)的示意圖。主要組件符號說明10基板11電性連接墊12開窗20芯片21電極墊 30絕緣膠40導(dǎo)電膠 100芯片承載件110電性連接墊130拒焊層140開窗200半導(dǎo)體芯片210電極墊 300絕緣膠400導(dǎo)電膠 500封裝樹脂600絕緣涂層 610窗孔
具體實(shí)施例方式以下是通過特定的具體實(shí)例說明本發(fā)明的技術(shù)內(nèi)容，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。
須知，本說明書所附圖式所示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。本發(fā)明提供一種多芯片堆棧封裝結(jié)構(gòu)(Multi Stacked-Die I^ckagingStructure)，請參照圖3及圖4所示，分別為本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)的局部側(cè)剖視圖及局部俯視圖，于本實(shí)施例中，該多芯片堆棧封裝結(jié)構(gòu)包括芯片承載件100、多個半導(dǎo)體芯片200、絕緣膠300及導(dǎo)電膠400。芯片承載件100例如為電路板，于芯片承載件100上設(shè)置有至少一電性連接墊 110，其具有導(dǎo)電性質(zhì)，又該電性連接墊110曝露于該芯片承載件100的上方空間。半導(dǎo)體芯片200例如為主動式芯片，如中央處理器芯片、閃存芯片、邏輯處理芯片；亦可為被動式芯片，如芯片式電容、芯片式電阻等，且各該半導(dǎo)體芯片200具有作用面及非作用面，并于該半導(dǎo)體芯片200的作用面上設(shè)有至少一電極墊210，又該絕緣膠300設(shè)于所述這些半導(dǎo)體芯片200之間，優(yōu)選地，該絕緣膠300預(yù)先貼附于各該半導(dǎo)體芯片200的非作用面，該絕緣膠300可例如為芯片接著層(Die AttachFilm，DAF)，但不以此為限制，且各該半導(dǎo)體芯片200彼此以作用面朝上及自該電性連接墊110旁依序以錯位方式堆棧于該芯片承載件100上，以使各該半導(dǎo)體芯片200至少一部分的作用面外露于堆棧其上的半導(dǎo)體芯片200。再進(jìn)一步說明，所述半導(dǎo)體芯片200的平面尺寸約略相同，該與芯片承載件100 黏接的半導(dǎo)體芯片200設(shè)置在鄰近該電性連接墊110的位置，上層的所述半導(dǎo)體芯片200 則分別以一預(yù)先設(shè)定的距離依序偏移下層的該半導(dǎo)體芯片200而相互堆棧，且所述半導(dǎo)體芯片200不致遮蔽相鄰接芯片的電極墊210及芯片承載件100的該電性連接墊110。所以如前所述，該經(jīng)堆棧的各該半導(dǎo)體芯片200的外露作用面上具有至少一電極墊210，且該電性連接墊110設(shè)于該芯片承載件100上的位置對應(yīng)于該與芯片承載件100 黏接的半導(dǎo)體芯片200的電極墊旁。詳細(xì)而言，于各該半導(dǎo)體芯片200上對應(yīng)該電性連接墊110的同側(cè)處設(shè)置有至少一電極墊210，且該電極墊210曝露于相鄰該半導(dǎo)體芯片200的上方空間，意即上層的該半導(dǎo)體芯片200不致遮蔽下層的該半導(dǎo)體芯片的該電極墊210，此時，該電性連接墊110設(shè)置于該芯片承載件100上未黏接該半導(dǎo)體芯片200的區(qū)域，該電極墊210設(shè)置于該半導(dǎo)體芯片200上未堆棧其它該半導(dǎo)體芯片200的區(qū)域。進(jìn)一步詳細(xì)說明該絕緣膠300的設(shè)定位置及結(jié)構(gòu)型態(tài)，該絕緣膠300介于該芯片承載件100及迭接在該芯片承載件100的該半導(dǎo)體芯片200之間，亦即，該絕緣膠300黏接于該芯片承載件100及迭接在該芯片承載件100的該半導(dǎo)體芯片200之間，其用以將該芯片承載件100及該底部半導(dǎo)體芯片200相互黏合而固定，并加以阻斷其之間的電性連接，且同時，該絕緣膠300介于任意二個相互迭接的該半導(dǎo)體芯片200之間，亦即，該絕緣膠300 還黏接于任意二個相互迭接的該半導(dǎo)體芯片200之間，其用以將所述半導(dǎo)體芯片200相互黏合而固定，并加以阻斷其之間的電性連接。此外，由于該芯片承載件100的表面不完全平整，令介于該芯片承載件100及該底部半導(dǎo)體芯片200之間的該絕緣膠300，其厚度需較厚，例如，25 μ m，但不以此數(shù)值為限定， 而介于任意二個相互迭接的該半導(dǎo)體芯片200之間的絕緣膠300厚度相對可較薄，例如，
510 μ m,但不以此數(shù)值為限定，此時，介于該芯片承載件100及迭接在該芯片承載件100上的該半導(dǎo)體芯片200之間的絕緣膠300厚度大于任意二個相互迭接的該半導(dǎo)體芯片200之間的絕緣膠300厚度。導(dǎo)電膠400以點(diǎn)膠方式而電性連接電性連接墊110及各該半導(dǎo)體芯片200上的電極墊210，以通過該導(dǎo)電膠400使所述半導(dǎo)體芯片200均電性連接該芯片承載件100，其中， 供該導(dǎo)電膠400附著其上的該電性連接墊110的輪廓，在鄰近該半導(dǎo)體芯片200處向遠(yuǎn)離該半導(dǎo)體芯片200處縮小，如圖4所示。在本實(shí)施例中，供該導(dǎo)電膠400附著其上的該電性連接墊110的輪廓，在鄰近該半導(dǎo)體芯片200處向遠(yuǎn)離該半導(dǎo)體芯片200處縮小的特征，通過在芯片承載件100上形成有拒焊層130，且該拒焊層130開設(shè)有外露部分電性連接墊110的開窗140，以令外露的該電性連接墊110的輪廓，在鄰近該半導(dǎo)體芯片200處向遠(yuǎn)離該半導(dǎo)體芯片200處縮小。舉例而言，該開窗140的形狀可如圖5所示的梯形、T字形、三角形、半圓形、半橢圓形的其中一個，但不以此些形狀為限。另外，當(dāng)開設(shè)有多個開窗140時，依據(jù)需求條件，這些開窗140的形狀可為相同或不同，當(dāng)形狀不同時，可加速辨識電性連接墊110的數(shù)目及位置。此外，如圖3所示，本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)還可包括絕緣涂層600。該絕緣涂層600涂布于所述半導(dǎo)體芯片200或該芯片承載件100的外表，令整體結(jié)構(gòu)對外界的絕緣性更佳，即于電氣上更為安全，該絕緣涂層600可為如聚對二甲苯(Parylene)的材質(zhì)， 且因具有固形性質(zhì)，使得堆棧結(jié)構(gòu)的強(qiáng)度較佳，并且，該絕緣涂層600可例如以雷射加工方式，而開設(shè)有多窗孔610，又所述窗孔610分別對應(yīng)于該開窗140及所述電極墊210位置，使得該開窗140及所述電極墊210不致被該絕緣涂層600所覆蓋。請參照圖6及圖7所示，分別為本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)的其它實(shí)施例。如圖6所示，該多芯片堆棧封裝結(jié)構(gòu)包括至少三個半導(dǎo)體芯片200，各該半導(dǎo)體芯片200彼此以作用面朝上自該電性連接墊110旁依序以錯位方式堆棧于該芯片承載件100 上。具體而言，所述半導(dǎo)體芯片200彼此以階梯狀方式堆棧，因此，形成單邊懸空的階梯狀芯片堆棧結(jié)構(gòu)。如圖7所示，該多芯片堆棧封裝結(jié)構(gòu)包括四個半導(dǎo)體芯片200，其中，所述半導(dǎo)體芯片200彼此以鋸齒狀方式堆棧，但供該導(dǎo)電膠400附著其上的該電性連接墊110的輪廓， 在鄰近該半導(dǎo)體芯片200處向遠(yuǎn)離該半導(dǎo)體芯片200處縮小，使得膠寬緊縮效應(yīng)減輕，防止導(dǎo)電膠在芯片承載件與半導(dǎo)體芯片之間處如烘烤后發(fā)生的斷點(diǎn)或斷膠情況而導(dǎo)致的斷路現(xiàn)象。此外，如圖6及圖7所示，本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)還包括封裝樹脂500，覆蓋該芯片承載件100、半導(dǎo)體芯片200、絕緣膠300及導(dǎo)電膠400，從而以該封裝樹脂500具有的保護(hù)該多芯片堆棧封裝結(jié)構(gòu)不受外界環(huán)境的破壞，提升安全性，其中，其覆蓋方式可通過封裝模壓方式。綜上所述，本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)設(shè)計供該導(dǎo)電膠附著其上的該電性連接墊的輪廓，在鄰近該半導(dǎo)體芯片處向遠(yuǎn)離該半導(dǎo)體芯片處縮小，此時，由于自然毛細(xì)原理， 電性連接墊上的導(dǎo)電膠會依據(jù)所接觸的電性連接墊外形，限制并防止呈半液態(tài)的導(dǎo)電膠向遠(yuǎn)離半導(dǎo)體芯片處溢流，使得膠寬緊縮效應(yīng)減輕，防止導(dǎo)電膠在芯片承載件與半導(dǎo)體芯片之間處如烘烤后發(fā)生的斷點(diǎn)或斷膠情況而導(dǎo)致的斷路現(xiàn)象，如此，不會造成產(chǎn)品損壞或需進(jìn)行重新點(diǎn)膠的問題，而能提升產(chǎn)品優(yōu)良率及可靠度。 上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾與改變。因此， 本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種多芯片堆棧封裝結(jié)構(gòu)，其特征在于，包括芯片承載件，于該芯片承載件上設(shè)置有至少一電性連接墊；多個半導(dǎo)體芯片，各該半導(dǎo)體芯片具有作用面及非作用面，且彼此以作用面朝上自該電性連接墊旁依序以錯位方式堆棧于該芯片承載件上，以使各該半導(dǎo)體芯片至少一部分的作用面外露于堆棧其上的半導(dǎo)體芯片，且各該經(jīng)堆棧的該半導(dǎo)體芯片的外露作用面上設(shè)有至少一電極墊；絕緣膠，設(shè)于所述這些半導(dǎo)體芯片之間及該與芯片承載件黏接的半導(dǎo)體芯片與該芯片承載件之間；以及導(dǎo)電膠，用以電性連接該電性連接墊及各該半導(dǎo)體芯片上的電極墊，以通過該導(dǎo)電膠使所述半導(dǎo)體芯片均電性連接該芯片承載件，其中，該芯片承載件上形成有拒焊層，且該拒焊層開設(shè)有外露部分電性連接墊的開窗，以令外露的該電性連接墊的輪廓，在鄰近該半導(dǎo)體芯片處向遠(yuǎn)離該半導(dǎo)體芯片處縮小。
2.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，該芯片承載件為電路板。
3.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片彼此以階梯狀方式堆棧。
4.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片彼此以鋸齒狀方式堆棧。
5.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，該電性連接墊設(shè)于該芯片承載件上的位置對應(yīng)于該與芯片承載件黏接的半導(dǎo)體芯片的電極墊旁。
6.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，介于該芯片承載件及迭接在該芯片承載件上的該半導(dǎo)體芯片之間的絕緣膠厚度大于任意二個相互迭接的半導(dǎo)體芯片之間的絕緣膠厚度。
7.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，該開窗的形狀為梯形、T 字形、三角形、半圓形、或半橢圓形。
8.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，還包括絕緣涂層，涂布于該芯片承載件或所述半導(dǎo)體芯片的外表。
9.根據(jù)權(quán)利要求8所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，該絕緣涂層開設(shè)有多個窗孔，所述多個窗孔分別對應(yīng)于該開窗及所述電極墊。
10.根據(jù)權(quán)利要求1所述的多芯片堆棧封裝結(jié)構(gòu)，其特征在于，還包括封裝樹脂，覆蓋該芯片承載件、半導(dǎo)體芯片、絕緣膠及導(dǎo)電膠。
全文摘要
一種多芯片堆棧封裝結(jié)構(gòu)，包括芯片承載件，其上設(shè)置有至少一電性連接墊；多個半導(dǎo)體芯片，彼此以作用面朝上自該電性連接墊旁依序以錯位方式堆棧于該芯片承載件上，且各該經(jīng)堆棧的半導(dǎo)體芯片上設(shè)有至少一外露的電極墊；絕緣膠，設(shè)于所述半導(dǎo)體芯片之間及該與芯片承載件黏接的半導(dǎo)體芯片與該芯片承載件之間；以及導(dǎo)電膠，連接該電性連接墊及各半導(dǎo)體芯片上的電極墊，其中，芯片承載件上形成有拒焊層，該拒焊層開設(shè)有外露部分電性連接墊的開窗，以令外露的電性連接墊的輪廓在鄰近該半導(dǎo)體芯片處向遠(yuǎn)離該半導(dǎo)體芯片處縮?。挥纱?，防止導(dǎo)電膠在芯片承載件與跟芯片承載件接置的半導(dǎo)體芯片之間發(fā)生頸縮而導(dǎo)致斷路，提升產(chǎn)品優(yōu)良率及可靠度。
文檔編號H01L25/00GK102468278SQ201010548470
公開日2012年5月23日 申請日期2010年11月15日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者劉正仁, 張翊峰, 施嘉凱, 江政嘉, 蔡芳霖 申請人:矽品精密工業(yè)股份有限公司