專利名稱：兼容高低電壓的引線框、引線框陣列及其封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片封裝技術(shù)領(lǐng)域，具體涉及一種引線框，尤其涉及一種可以兼容高低電壓同時(shí)輸出/輸入的引線框、引線框陣列及其封裝結(jié)構(gòu)。
背景技術(shù)：
近幾十年來，芯片封裝技術(shù)一直追隨著IC (集成電路)的發(fā)展而發(fā)展，一代IC就有相應(yīng)的一代封裝技術(shù)相配合。封裝形式通俗地是指安裝半導(dǎo)體集成電路芯片用的外殼， 其不僅起著安裝、固定、密封、保護(hù)芯片及增強(qiáng)電熱性能等方面的作用，而且還通過芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些內(nèi)引腳又通過印刷電路板上的導(dǎo)線與其他器件相連接。因此，封裝形式一般包括用于安裝、固定以及引線等作用的引線框，同時(shí)還包括用于保護(hù)芯片、密封等作用的、與引線框相匹配的封裝體(Package Body)。隨著封裝技術(shù)的發(fā)展，芯片面積與封裝面積之比越來越接近于1，適用的頻率越來越高，耐溫性能越來越好，重量越輕，可靠性越高；同時(shí)引腳數(shù)量也增多，引腳之間的間距也越來越小。其中，S0IC(SmallOutline Integrated Circuit，小外形集成電路)封裝與 SOP (Small Outline lockage，小外形封裝)是基本相同的封裝形式，。其廣泛應(yīng)用于各種芯片的封裝中。圖1所示為現(xiàn)有技術(shù)的SOIC封裝形式的封裝結(jié)構(gòu)示意圖。如圖1所示，該封裝結(jié)構(gòu)包括SOIC封裝的引線框、被封裝的某一芯片以及封裝體11。SOIC封裝的引線框包括與內(nèi)部的小島、與小島上的芯片電連接的內(nèi)引腳、以及外引腳。在圖1所示的實(shí)施例中， 該SOIC封裝的引線框?yàn)?個(gè)引腳的引線框，其中示出了 8個(gè)外引腳，131、133為其中的兩個(gè)外引腳。通常地，按照SOIC封裝的相關(guān)標(biāo)準(zhǔn)，外引腳131、133之間的中心間距為0. 127毫米，也即圖1中所示的Dl = 0. 127毫米。同時(shí)，注意到，在封裝大功率的芯片時(shí)，例如開關(guān)電源所用的電源驅(qū)動(dòng)芯片等。其某些端輸出(或者輸入)的電壓相對(duì)比較高，例如其工作電壓可以高達(dá)380伏。采用SOIC 封裝的引線框來封裝包括該類型的大功率芯片時(shí)，存在某一引腳輸出(或者輸入)高電壓 (例如350V)、而另一相鄰引腳輸出(或者輸入)低電壓(例如5V)的情況。以圖1所示 SOIC封裝結(jié)構(gòu)為例，如果引腳131用于輸出(或者輸入)高電壓、引腳133用于輸出(或者輸入)低電壓。這是會(huì)由于引腳131和引腳133之間的相互間距太近而造成引腳131輸出(或輸入)的高電壓信號(hào)對(duì)引腳133產(chǎn)生串?dāng)_，例如，當(dāng)在長(zhǎng)時(shí)間使用形成的積灰，或者潮濕環(huán)境中，引腳131和引腳133之間會(huì)由于高低電壓差加上距離過近而漏電，高壓從而可以串?dāng)_到低壓引腳。以上串?dāng)_現(xiàn)象容易導(dǎo)致芯片的擊穿損壞等現(xiàn)象。為避免這種現(xiàn)象發(fā)生，可以采用引腳之間的間距相對(duì)更大的引線框來封裝，例如， 由本來采用SOIC封裝改為采用引腳間距更大的DIP形式來封裝。這種方法的缺點(diǎn)是(1) 有可能DIP形式封裝并不適合于該種大功率芯片的封裝；O)間距相對(duì)較大的封裝結(jié)構(gòu)一般體積更大、用材(例如金絲)更多，因此成本更高；C3)有時(shí)由于輸出(或者輸入)電壓過高，即使采用引腳間距相對(duì)較大的其它封裝形式也不能避免由于高壓信號(hào)導(dǎo)致串?dāng)_的問題。有鑒于此，有必要提出一種新型的能兼容高低電壓同時(shí)輸出/輸入的引線框。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，避免由于高電壓引腳所輸入或輸出的高電壓信號(hào)對(duì)相鄰的低電壓引腳造成串?dāng)_。為解決以上技術(shù)問題，按照本發(fā)明的一個(gè)方面，提供一種引線框，包括引腳，所述引腳包括相鄰設(shè)置的第一引腳和第二引腳，所述第一引腳用于輸出/輸入第一電壓，所述第二引腳用于輸出/輸入第二電壓，設(shè)置所述第一引腳與所述第二引腳之間的間距以使所述第二引腳免受所述第一引腳的電壓輸出信號(hào)的串?dāng)_；其中，所述第一電壓是指100伏至800伏之間的電壓，所述第二電壓是指小于或等于50伏的電壓。按照本發(fā)明提供的引線框的較佳實(shí)施方案，所述引線框通過對(duì)用于輸出/輸入第二電壓的低壓引線框改進(jìn)設(shè)計(jì)而成，通過去除所述低壓引線框的一個(gè)引腳，與該去除的引腳所相鄰的兩個(gè)引腳分別被定義為所述第一引腳和所述第二引腳。較佳地，所述引線框的引腳還包括多個(gè)用于輸出/輸入第二電壓的第三引腳，所述第一引腳與所述第二引腳之間的間距為所述第二引腳與所述第三引腳之間的間距的兩倍，或者為相鄰的所述第三引腳之間間距的兩倍。根據(jù)本發(fā)明所提供的引線框，其中，所述間距為中心間距。按照本發(fā)明提供的引線框的較佳實(shí)施方案，第二引腳與其中一個(gè)所述第三引腳以合并輸出的形式同時(shí)與同一個(gè)小島直接連接。按照本發(fā)明提供的引線框的較佳實(shí)施方案，所述引線框包括第一小島和第二小島，所述第一小島用于放置輸出/輸入高電壓的芯片，所述第二小島用于放置輸出/輸入低電壓的芯片。較佳地，第一引腳與所述第一小島直接連接。較佳地，所述第一小島與所述第二小島之間的間距范圍大于或者等于0. 25毫米。較佳地，所述第一引腳設(shè)置在所在引腳排列的末端。根據(jù)本發(fā)明所提供的引線框，其中，所述引腳為內(nèi)引腳和/或外引腳。根據(jù)本發(fā)明所提供的引線框，其中，所述引線框可以為小外形集成電路封裝的、雙列直排封裝的、小外形封裝的或者薄小外形封裝的引線框。按照本發(fā)明的又一方面，提供一種引線框陣列，其包含多個(gè)按行和列排列的以上所述及的任一種引線框。按照本發(fā)明的再一方面，提供一種封裝結(jié)構(gòu)，其包括以上所述及的任一種引線框。本發(fā)明的技術(shù)效果是，通過設(shè)置輸出/輸入高電壓的第一引腳與輸出/輸入低電壓的第二引腳之間的間距，在不增加引線框的面積的情況下，可以使第二引腳避免來自第一引腳的高電壓信號(hào)的串?dāng)_，從而兼容高低電壓同時(shí)輸出/輸入，適用于低成本封裝高功率的芯片。


圖1是現(xiàn)有技術(shù)的SOIC封裝形式的封裝結(jié)構(gòu)示意圖；圖2是按照本發(fā)明的第一實(shí)施例提供的SOIC封裝的引線框的結(jié)構(gòu)示意圖；圖3是圖2所示SOIC封裝的引線框金絲鍵合芯片以后的結(jié)構(gòu)示意圖；圖4是按照本發(fā)明的包括圖2所示的SOIC封裝的引線框的封裝結(jié)構(gòu)示意5是按照?qǐng)D2所示的SOIC封裝的引線框排列所形成的引線框陣列示意6是按照本發(fā)明的第二實(shí)施例提供的DIP引線框的結(jié)構(gòu)示意圖；圖7是圖6所示DIP引線框帶外引腳時(shí)的結(jié)構(gòu)示意圖；圖8是按照?qǐng)D7所示的DIP引線框排列所形成的引線框陣列示意圖。
具體實(shí)施例方式現(xiàn)將參照附圖更加完全地描述本發(fā)明，附圖中示出了本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可按照很多不同的形式實(shí)現(xiàn)，并且不應(yīng)該被理解為限制于這些闡述的實(shí)施例。相反，提供這些實(shí)施例使得本公開變得徹底和完整，并將本發(fā)明的構(gòu)思完全傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度。在附圖中，相同的標(biāo)號(hào)指代相同的元件或部件，因此將省略對(duì)它們的描述。在該申請(qǐng)中，高電壓是指100伏至800伏之間的電壓，低電壓是指小于或等于50 伏的電壓。圖2所示為按照本發(fā)明的第一實(shí)施例提供的SOIC封裝的引線框的結(jié)構(gòu)示意圖。 在圖2所示實(shí)施例中，未示出SOIC封裝的引線框20的外引腳。如圖2所示，SOIC封裝的引線框20包括小島231和233、以及與小島周圍分布的內(nèi)引腳251、2531、2532、2533、2534、 2535、2536。其中內(nèi)引腳251為用于輸出/輸入高電壓的內(nèi)引腳(簡(jiǎn)稱“高壓內(nèi)引腳”)，內(nèi)引腳2531、2532、2533、2534、2535、2536為用于輸出/輸入低電壓的內(nèi)引腳(簡(jiǎn)稱“低壓內(nèi)引腳”)。在該實(shí)施例中，引線框20上設(shè)置有兩個(gè)小島231、233，因此其可以用來同時(shí)封裝兩個(gè)芯片，具體地，在小島231上放置輸出/輸入高電壓的芯片，在小島233上放置輸出/輸入低電壓的芯片。本領(lǐng)域技術(shù)人員可以理解，引線框上還可以設(shè)置更多數(shù)量的小島，其具體由所封裝的芯片數(shù)量決定，例如，可以包括三個(gè)小島，其中一個(gè)小島上放置輸出/輸入高電壓的芯片，另外兩個(gè)小島上放置輸出/輸入低電壓的芯片；當(dāng)然小島的數(shù)量也可以為1個(gè)， 該小島上放置的芯片既包括高電壓的輸出/輸入端、也包括低電壓的輸出/輸入端。因此， 小島的具體數(shù)量是不受本發(fā)明實(shí)施例限制的。通常地，該實(shí)施例的引線框20主要用于封裝兩個(gè)不同類型的芯片，以兼容高電壓和低電壓的同時(shí)輸入/輸出。另外，在該實(shí)施例中，小島231和小島233根據(jù)高低壓分開獨(dú)立設(shè)計(jì)，其間距D3(如圖2所示)也相應(yīng)增加，D3的尺寸不小于(大于或等于)0. 25毫米，例如D3可以為0. 335毫米，從而可以有效地實(shí)現(xiàn)小島之間的高低壓隔離。繼續(xù)請(qǐng)參閱圖2，在該實(shí)施例中，該引線框20是對(duì)傳統(tǒng)的S0IC8引線框改進(jìn)設(shè)計(jì)而成，因此設(shè)計(jì)、加工相對(duì)簡(jiǎn)單。傳統(tǒng)的S0IC8引線框用于輸入/輸出低電壓，其中，8個(gè)內(nèi)弓丨腳分兩排均勻排列，通過去除其中一個(gè)內(nèi)引腳，可以增大其中兩個(gè)內(nèi)引腳的相鄰間距。在該實(shí)施例中，用于輸出/輸入高電壓的內(nèi)引腳251與用于輸出/輸入低電壓的內(nèi)引腳2531 之間原本設(shè)置的內(nèi)引腳被去除，從而使內(nèi)引腳251與內(nèi)引腳2531之間的中心距D2 (如圖2 所示)變?yōu)樵瓉淼膬杀?例如D2為圖1中的Dl的兩倍，也即0.2M毫米)。其它內(nèi)引腳2532、2533、2534、2535和2536由于同樣是用于輸出/輸入低電壓，因此其與傳統(tǒng)設(shè)計(jì)基本相同，也即內(nèi)引腳2532、2533、2534、2535和2536相互之間的中心間距一般為0. 127毫米。 進(jìn)一步，在該實(shí)施例中，小島231與用于輸出/輸入高電壓的內(nèi)引腳251直接連接，小島231 上設(shè)置的芯片的端口也可以以金絲鍵合連接至內(nèi)引腳251，從而實(shí)現(xiàn)高電壓的輸出/輸入封裝。因此，例如，內(nèi)引腳251輸出/輸入200伏的高電壓、內(nèi)引腳2531輸出/輸入5伏的低電壓時(shí)，由于兩個(gè)引腳之間的中心間距拉大(邊沿間距也相應(yīng)拉大)，形成塑封體后其塑封體隔離效果也更好，從而可以有效避免內(nèi)引腳251上電壓信號(hào)對(duì)內(nèi)引腳2531造成串?dāng)_。 在與內(nèi)引腳251相鄰的內(nèi)引腳2531免受串?dāng)_的情況下，其它與內(nèi)引腳251相離更遠(yuǎn)的內(nèi)引腳也必然免受串?dāng)_。需要說明的是，以上實(shí)施例中，是通過對(duì)傳統(tǒng)S0IC8引線框去掉內(nèi)引腳251和內(nèi)引腳2531之間的一個(gè)引腳、來增加內(nèi)引腳之間的距離，從而避免內(nèi)引腳之間由于高壓信號(hào)對(duì)另一引腳造成的串?dāng)_。但是這不是限制性的。本領(lǐng)域技術(shù)人員可以在以上實(shí)施例的教導(dǎo)下，對(duì)傳統(tǒng)SI0C8引線框去掉兩個(gè)或兩個(gè)以上內(nèi)引腳以增大高壓內(nèi)引腳和低壓內(nèi)引腳之間的間距，例如，在引腳數(shù)量允許的情況下，還可以去掉內(nèi)引腳2531，從而增加高壓內(nèi)引腳 251和低壓內(nèi)引腳2532之間的間距；另外，還可以直接設(shè)計(jì)增大高壓內(nèi)引腳和低壓內(nèi)引腳之間的間距來避免串?dāng)_，例如設(shè)計(jì)高壓內(nèi)引腳和低壓內(nèi)引腳之間的間距范圍為不小于0. 25 毫米，同時(shí)其它低壓內(nèi)引腳之間的間距相對(duì)縮小，從而可以保證SOIC封裝的引線框面積整體并不增加。還需要說明的是，以上實(shí)施例中，僅示意性地說明了僅包括一個(gè)高壓內(nèi)引腳的情況，由于在實(shí)際應(yīng)用中，芯片的高壓輸出/輸入端相對(duì)較少，并且一個(gè)高壓內(nèi)引腳可以同時(shí)和芯片的多個(gè)高壓輸出/輸入端同時(shí)金絲鍵合連接，因此，一般情況下一個(gè)高壓內(nèi)引腳能滿足高壓芯片的封裝需求。但是，在特殊要求情況下，例如，芯片的高壓輸出/輸入端相對(duì)較多的情況下，也可以增加引線框的高壓內(nèi)引腳的數(shù)量，例如設(shè)置為2個(gè)。優(yōu)選地，每個(gè)高壓內(nèi)引腳設(shè)置在內(nèi)引腳排列的末端，例如圖2所示，內(nèi)引腳251設(shè)置在上排內(nèi)引腳排列的左末端(該實(shí)施例中高壓內(nèi)引腳為1個(gè))，這樣，與高壓內(nèi)引腳251的相鄰的內(nèi)引腳只有一個(gè) (例如內(nèi)引腳2531)，只需要增大一個(gè)低壓內(nèi)引腳與高壓內(nèi)引腳之間的間距，有利于最大可能節(jié)約芯片的面積。進(jìn)一步，在該實(shí)施例中，低壓內(nèi)引腳2531和2532是與小島233之間直接連接，因此，內(nèi)引腳2531和2532是合并輸出的，從而可以允許內(nèi)引腳2531和2532相對(duì)輸出更大的電流。該SOIC封裝的引線框20還包括與各個(gè)內(nèi)引腳對(duì)應(yīng)的外引腳(圖2中未示出)，在圖4所示的封裝結(jié)構(gòu)中，示出了外引腳，下文中將對(duì)此進(jìn)行說明。圖3所示為圖2所示SOIC封裝的引線框金絲鍵合芯片以后的結(jié)構(gòu)示意圖。在該實(shí)施例中，SOIC封裝的引線框所封裝的芯片是示例性的。虛線所示為鍵合連接的金絲，其具體連接方式只是示例性的。所封裝的芯片的背面也可以直接與小島連接，從而實(shí)現(xiàn)從內(nèi)引腳251、2531或2533輸出/輸入。在該實(shí)施例中，小島231上放置的芯片具有高電壓輸出/ 輸入端，該高電壓輸出/輸入端直接與高壓內(nèi)引腳251金絲鍵合連接。由于高壓內(nèi)引腳251 與低壓內(nèi)引腳2531之間的間距足夠大，可以兼容封裝高壓芯片和低壓芯片同時(shí)封裝，并且低壓內(nèi)引腳免受高壓內(nèi)引腳251的電壓信號(hào)的串?dāng)_。
圖4所示為按照本發(fā)明的包括圖2所示的SOIC封裝的引線框的封裝結(jié)構(gòu)示意圖。 在圖3所示的結(jié)構(gòu)上形成封裝體21后，可以形成圖4所示的封裝結(jié)構(gòu)。一般地，封裝體21 通過塑封形成。其中可以看出，圖2所示的SOIC封裝的引線框20還可以包括外引腳271、 2731、2732、2733、2734、2735、2736，外引腳 271、2731、2732、2733、2734、2735、2736 分別對(duì)應(yīng)連接于內(nèi)引腳251、2531、2532、2533、2534、2535、2536與圖2所示的引線框形成，因此， 271是用于輸出/輸入高電壓的外引腳(簡(jiǎn)稱為“高壓外引腳”)，2731、2732、2733、2734、 2735和2736是用于輸出/輸入低電壓的外引腳(簡(jiǎn)稱為“低壓外引腳”)。在該實(shí)施例中，同樣地，通過在傳統(tǒng)的S0IC8的引線框中去掉外引腳271和外引腳2731之間的一個(gè)外引腳，外引腳的271和2731之間的中心間距由原來的D 1 (如圖1所示)增加到圖2所示的D2，具體地，D2變?yōu)镈l的兩倍(例如由0. 127毫米變?yōu)?. 254毫米)。引線框框的設(shè)計(jì)中，外引腳是對(duì)應(yīng)于內(nèi)引腳排列而依次對(duì)準(zhǔn)設(shè)計(jì)的，因此，諸如以上所述的關(guān)于內(nèi)引腳的間距的設(shè)計(jì)可以類推應(yīng)用于外引腳的設(shè)計(jì)上。由于高壓外引腳271和相鄰的低壓外引腳2731 之間的間距的拉大，可以避免外引腳2731免受來自外引腳外引腳271的高壓信號(hào)的串?dāng)_。圖5所示為按照?qǐng)D2所示的SOIC封裝的引線框排列所形成的引線框陣列示意圖。 由于在實(shí)際封裝過程中，是對(duì)多個(gè)芯片并排同時(shí)封裝形成。因此，在封裝之前，SIOC封裝的引線框并不是獨(dú)立的單元，而是將多個(gè)圖2所示的SIOC封裝的引線框20按多行多列排列的形式形成SIOC封裝的引線框陣列，這樣有利于高效封裝。在該圖5所示實(shí)施例中，示意性地給出了 5行4列的引線框20排列而成的引線框陣列30，但是這不是限制性的，引線框陣列的具體數(shù)量、排列形式不受本發(fā)明實(shí)施例限制，例如還可以為8行4列的32個(gè)引線框 20排列而成。以上所述的SOIC封裝的引線框，為避免高壓引腳對(duì)相鄰低壓引腳的串?dāng)_、在引線框的面積不增加的情況下、能實(shí)現(xiàn)兼容高低電壓同時(shí)輸出/輸入。盡管以上所述實(shí)施例僅以SOIC封裝的引線框進(jìn)行說明，但是本領(lǐng)域技術(shù)根據(jù)以上SOIC封裝的引線框的基本設(shè)計(jì)思想的公開，可以將該基本設(shè)計(jì)思想類推應(yīng)用至其它封裝形式中，例如， DIP (Double In-line Package，雙列直排封裝)、SSOP (Small OutlinePackage，小外形封裝)、TSS0P(Thin Small Outline Package，薄小外形封裝)、SDIP (Small Double In-line lockage，小間距雙列直排封裝)等等，從而同樣解決以上的技術(shù)問題并達(dá)到基本相同的技術(shù)效果。為作示例性說明，以下以DIP的引線框?yàn)槔?，詳?xì)說明如何應(yīng)用以上基本設(shè)計(jì)思
術(shù)g
；ο圖6所示為按照本發(fā)明的第二實(shí)施例提供的DIP引線框的結(jié)構(gòu)示意圖。在圖6 所示實(shí)施例中，未示出DIP引線框60的外引腳。如圖6所示，DIP引線框60包括小島631 和633、以及與小島周圍分布的內(nèi)引腳651、6531、6532、6533、6534、6535、6536。其中內(nèi)引腳651為用于輸出/輸入高電壓的內(nèi)引腳(簡(jiǎn)稱“高壓內(nèi)引腳”)，內(nèi)引腳6531、6532、6533、 6534、6535、6536為用于輸出/輸入低電壓的內(nèi)引腳(簡(jiǎn)稱“低壓內(nèi)引腳”)。在該實(shí)施例中， 引線框60上設(shè)置有兩個(gè)小島631、633，因此其可以用來同時(shí)封裝兩個(gè)芯片，具體地，在小島 631上放置輸出/輸入高電壓的芯片，在小島633上放置輸出/輸入低電壓的芯片。本領(lǐng)域技術(shù)人員可以理解，引線框上還可以設(shè)置更多數(shù)量的小島，其具體由所封裝的芯片數(shù)量決定，例如，可以包括三個(gè)小島，其中一個(gè)小島上放置輸出/輸入高電壓的芯片，另外兩個(gè)小島上放置輸出/輸入低電壓的芯片；當(dāng)然小島的數(shù)量也可以為1個(gè)，該小島上放置的芯片既包括高電壓的輸出/輸入端、也包括低電壓的輸出/輸入端，一般地，這種芯片相對(duì)較少。 因此，小島的具體數(shù)量是不受本發(fā)明實(shí)施例限制的。通常地，該實(shí)施例的引線框60主要用于封裝兩個(gè)不同類型的芯片，以兼容高電壓和低電壓的同時(shí)輸入/輸出。另外，在該實(shí)施例中，小島631和小島633根據(jù)高低壓分開獨(dú)立設(shè)計(jì)，其間距D5(如圖6所示)也相應(yīng)增加， D5的尺寸范圍為大于或等于0. 25毫米，例如D5可以為0. 35毫米，從而可以有效地實(shí)現(xiàn)小島之間的高低壓隔離。繼續(xù)請(qǐng)參閱圖6，在該實(shí)施例中，該引線框60是對(duì)傳統(tǒng)的DIP8引線框改進(jìn)設(shè)計(jì)而成，因此設(shè)計(jì)、加工相對(duì)簡(jiǎn)單。傳統(tǒng)的DIP8引線框用于輸入/輸出低電壓，其中，8個(gè)內(nèi)引腳分兩排均勻排列，通過去除其中一個(gè)內(nèi)引腳，可以增大其中兩個(gè)內(nèi)引腳的相鄰間距。在該實(shí)施例中，用于輸出/輸入高電壓的內(nèi)引腳651與用于輸出/輸入低電壓的內(nèi)引腳6531之間原本設(shè)置的內(nèi)引腳被去除，從而使內(nèi)引腳651與內(nèi)引腳6531之間的中心距D4 (如圖6所示)變?yōu)樵瓉淼膬杀?例如D4為0. 508毫米)。其它內(nèi)引腳6532、6533、6534、6535和6536 由于同樣是用于輸出/輸入低電壓，因此其與傳統(tǒng)設(shè)計(jì)基本相同，也即內(nèi)引腳6532、6533、 6534,6535和6536相互之間的中心間距一般為0. 254毫米。進(jìn)一步，在該實(shí)施例中，小島 631與用于輸出/輸入高電壓的內(nèi)引腳651直接連接，小島631上設(shè)置的芯片的端口也可以以金絲鍵合連接至內(nèi)引腳651，從而實(shí)現(xiàn)高電壓的輸出/輸入封裝。因此，例如，內(nèi)引腳651 輸出/輸入200伏的高電壓、內(nèi)引腳6531輸出/輸入5伏的低電壓時(shí)，由于兩個(gè)引腳之間的中心間距拉大(邊沿間距也相應(yīng)拉大)，形成塑封體后其塑封體隔離效果也更好，從而可以有效避免內(nèi)引腳651上電壓信號(hào)對(duì)內(nèi)引腳6351造成串?dāng)_。在與內(nèi)引腳651相鄰的內(nèi)引腳6351免受串?dāng)_的情況下，其它與內(nèi)引腳651相離更遠(yuǎn)的內(nèi)引腳也必然免受串?dāng)_。需要說明的是，以上實(shí)施例中，是通過對(duì)傳統(tǒng)DIP8引線框去掉內(nèi)引腳651和內(nèi)引腳6531之間的一個(gè)引腳來增加內(nèi)引腳之間的距離，從而避免內(nèi)引腳之間由于高壓信號(hào)對(duì)另一引腳造成的串?dāng)_。但是這不是限制性的。本領(lǐng)域技術(shù)人員可以在以上實(shí)施例的教導(dǎo)下， 對(duì)傳統(tǒng)DIP8引線框去掉兩個(gè)或兩個(gè)以上內(nèi)引腳以增大高壓內(nèi)引腳和低壓內(nèi)引腳之間的間距，例如，在引腳數(shù)量允許的情況下，還可以去掉內(nèi)引腳6531，從而增加高壓內(nèi)引腳651和低壓內(nèi)引腳6532之間的間距；另外，還以可以直接設(shè)計(jì)增大高壓內(nèi)引腳和低壓內(nèi)引腳之間的間距來避免串?dāng)_，例如設(shè)計(jì)高壓內(nèi)引腳和低壓內(nèi)引腳之間的間距范圍不小于0. 508毫米，同時(shí)其它低壓內(nèi)引腳之間的間距相對(duì)縮小，從而可以保證DIP封裝的引線框面積整體并不增加。還需要說明的是，以上實(shí)施例中，僅示意性地說明了僅包括一個(gè)高壓內(nèi)引腳的情況，由于在實(shí)際應(yīng)用中，芯片的高壓輸出/輸入端相對(duì)較少，并且一個(gè)高壓內(nèi)引腳可以同時(shí)和芯片的多個(gè)高壓輸出/輸入端同時(shí)金絲鍵合連接，因此，一般情況下一個(gè)高壓內(nèi)引腳能滿足高壓芯片的封裝需求。但是，在特殊要求情況下，例如，芯片的高壓輸出/輸入端相對(duì)較多的情況下，可以增加引線框的高壓內(nèi)引腳的數(shù)量，例如設(shè)置為2個(gè)。優(yōu)選地，每個(gè)高壓內(nèi)引腳設(shè)置在內(nèi)引腳排列的末端，例如圖6所示，內(nèi)引腳651設(shè)置在上排引腳排列的左末端，這樣，與高壓內(nèi)引腳651的相鄰的內(nèi)引腳只有一個(gè)(例如內(nèi)引腳6531)，只需要增大一個(gè)低壓內(nèi)引腳與高壓內(nèi)引腳之間的間距，有利于最大可能節(jié)約芯片的面積。進(jìn)一步，在該實(shí)施例中，內(nèi)引腳6534與小島633之間直接連接，因此，低壓內(nèi)引腳中的內(nèi)引腳6534可以用于引出小島633之上所放置的芯片的背面的電極。圖7所示為圖6所示DIP引線框帶外引腳時(shí)的結(jié)構(gòu)示意圖。如圖7所示，DIP引線框60還可以包括外引腳671、6731、6732、6733、6734、6735、6736，結(jié)合圖6所示，外引腳 671、6731、6732、6733、6734、6735、6736 分別對(duì)應(yīng)連接于內(nèi)引腳 651、6531、6532、6533、 6534、6535、6536與圖6所示的引線框同步形成，因此，671是用于輸出/輸入高電壓的外引腳(簡(jiǎn)稱為“高壓外引腳”)，6731、6732、6733、6734、6735和6736是用于輸出/輸入低電壓的外引腳(簡(jiǎn)稱為“低壓外引腳”)。在該實(shí)施例中，同樣地，通過在傳統(tǒng)的DIP8引線框中去掉外引腳671和外引腳6731之間的一個(gè)外引腳，外引腳的671和6731之間的中心間距變?yōu)樵瓉淼膬杀?，例如由原來?. 254毫米變?yōu)?. 508毫米。引線框的設(shè)計(jì)中，外引腳是對(duì)應(yīng)于內(nèi)引腳排列而依次對(duì)準(zhǔn)設(shè)計(jì)的，因此，諸如以上所述的關(guān)于內(nèi)引腳的間距的設(shè)計(jì)可以類推應(yīng)用于外引腳的設(shè)計(jì)上。由于高壓外引腳671和相鄰的低壓外引腳6731之間的間距的拉大，可以避免外引腳6731免受來自外引腳外引腳671的高壓信號(hào)的串?dāng)_。圖8所示為按照?qǐng)D7所示的DIP引線框排列所形成的引線框陣列示意圖。由于在實(shí)際封裝過程中，是對(duì)多個(gè)芯片并排同時(shí)封裝形成。因此，在封裝之前，DIP引線框并不是獨(dú)立的單元，而是將多個(gè)圖7所示的DIP引線框60按多行多列排列的形式形成DIP引線框陣列，這樣有利于高效封裝。在該圖8所示實(shí)施例中，示意性地給出了 3行2列的引線框60 排列而成的引線框陣列70，但是這不是限制性的，引線框陣列的具體數(shù)量、排列形式不受本發(fā)明實(shí)施例限制，例如還可以為8行2列的16個(gè)引線框60排列而成。以上例子主要說明了本發(fā)明的引線框、引線框陣列以及封裝結(jié)構(gòu)。盡管只對(duì)其中一些本發(fā)明的實(shí)施方式進(jìn)行了描述，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實(shí)施。因此，所展示的例子與實(shí)施方式被視為示意性的而非限制性的，在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。
權(quán)利要求
1.一種引線框，包括引腳，其特征在于，所述引腳包括相鄰設(shè)置的第一引腳和第二引腳，所述第一引腳用于輸出/輸入第一電壓，所述第二引腳用于輸出/輸入第二電壓，設(shè)置所述第一引腳與所述第二引腳之間的間距以使所述第二引腳免受所述第一引腳的電壓輸出信號(hào)的串?dāng)_；其中，所述第一電壓是指100伏至800伏之間的電壓，所述第二電壓是指小于或等于50 伏的電壓。
2.如權(quán)利要求1所述的引線框，其特征在于，所述引線框通過對(duì)用于輸出/輸入第二電壓的低壓引線框改進(jìn)設(shè)計(jì)而成，通過去除所述低壓引線框的一個(gè)引腳，與該去除的引腳所相鄰的兩個(gè)引腳分別被定義為所述第一引腳和所述第二引腳。
3.如權(quán)利要求2所述的引線框，其特征在于，所述引線框的引腳還包括多個(gè)用于輸出/ 輸入第二電壓的第三引腳，所述第一引腳與所述第二引腳之間的間距為所述第二引腳與所述第三引腳之間的間距的兩倍，或者為相鄰的所述第三引腳之間間距的兩倍。
4.如權(quán)利要求1或2或3所述的引線框，其特征在于，所述間距為中心間距。
5.如權(quán)利要求3所述的引線框，其特征在于，第二引腳與其中一個(gè)所述第三引腳以合并輸出的形式同時(shí)與同一個(gè)小島直接連接。
6.如權(quán)利要求1所述的引線框，其特征在于，所述引線框包括第一小島和第二小島，所述第一小島用于放置輸出/輸入高電壓的芯片，所述第二小島用于放置輸出/輸入低電壓的芯片。
7.如權(quán)利要求6所述的引線框，其特征在于，第一引腳與所述第一小島直接連接。
8.如權(quán)利要求6所述的引線框，其特征在于，所述第一小島與所述第二小島之間的間距范圍約為大于或等于0. 25毫米。
9.如權(quán)利要求1或2所述的引線框，其特征在于，所述引腳為內(nèi)引腳和/或外引腳。
10.如權(quán)利要求1或2所述的引線框，其特征在于，所述第一引腳設(shè)置在所在引腳排列的末端。
11.如權(quán)利要求1或2所述的引線框，其特征在于，所述引線框?yàn)樾⊥庑渭呻娐贩庋b的、雙列直排封裝的、小間距雙列直排封裝的、小外形封裝的或者薄小外形封裝的引線框。
12.—種引線框陣列，其特征在于，包含多個(gè)按行和列排列的如權(quán)利要求1至11中任一項(xiàng)所述的引線框。
13.一種封裝結(jié)構(gòu)，其特征在于，包括如權(quán)利要求1至11中任一項(xiàng)所述的引線框。
全文摘要
本發(fā)明提供一種兼容高低電壓的引線框、引線框陣列及其封裝結(jié)構(gòu)，屬于芯片封裝技術(shù)領(lǐng)域。該引線框包括引腳，所述引腳包括相鄰設(shè)置的第一引腳和第二引腳，所述第一引腳用于輸出/輸入第一電壓，所述第二引腳用于輸出/輸入第二電壓，設(shè)置所述第一引腳與所述第二引腳之間的間距以使所述第二引腳免受所述第一引腳的電壓輸出信號(hào)的串?dāng)_；其中，所述第一電壓是指100伏至800伏之間的電壓，所述第二電壓是指小于或等于50伏的電壓。該引線框在不增加引線框的面積的情況下，可以使第二引腳避免來自第一引腳的高電壓信號(hào)的串?dāng)_，從而兼容高低電壓同時(shí)輸出/輸入，適用于低成本封裝高功率的芯片。
文檔編號(hào)H01L23/495GK102468260SQ20101054860
公開日2012年5月23日 申請(qǐng)日期2010年11月4日 優(yōu)先權(quán)日2010年11月4日
發(fā)明者鄭志榮 申請(qǐng)人:無錫華潤(rùn)安盛科技有限公司