專利名稱：熔絲結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及熔絲結(jié)構(gòu)及其制作方法。
背景技術(shù)：
隨著半導(dǎo)體工藝水平的改進(jìn)以及集成電路復(fù)雜度的提高，半導(dǎo)體元器件也變得更容易受各種缺陷所影響，而單個元器件如晶體管或者存儲單元的失效，往往會導(dǎo)致整個集成電路的功能缺陷。常見的解決方法是在集成電路中形成一些可以熔斷的連接線，也就是熔絲(fuse)結(jié)構(gòu)，以確保集成電路的可用性。一般而言，熔絲結(jié)構(gòu)用于連接集成電路中的冗余電路(redundancy circuit)，在電路出現(xiàn)缺陷時，將熔絲熔斷，使用冗余電路來修復(fù)或取代出現(xiàn)缺陷的電路。熔絲結(jié)構(gòu)經(jīng)常用于內(nèi)存中，在內(nèi)存芯片生產(chǎn)完成時，若其中有部分存儲單元出現(xiàn)功能問題，就可以通過熔絲結(jié)構(gòu)用冗余的存儲單元來取代，實(shí)現(xiàn)修復(fù)的目的。另外，熔絲結(jié)構(gòu)還常見于可編程電路中，根據(jù)用戶需要，使用熔絲結(jié)構(gòu)對電路中的標(biāo)準(zhǔn)邏輯單元進(jìn)行編程，用以實(shí)現(xiàn)特定的功能?，F(xiàn)有的熔絲結(jié)構(gòu)的制作方法請參考圖1 圖5所示。首先，請參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有第一介質(zhì)層101和多晶硅層102，所述多晶硅層 102采用形成晶體管的多晶硅層，所述多晶硅層102與所述第一介質(zhì)層101齊平。然后，請參考圖2，在所述多晶硅層102中形成導(dǎo)電類型相反的兩個相鄰摻雜區(qū)域，分別是第一摻雜區(qū)域103和第二摻雜區(qū)域104。接著，請參考圖3，在所述第一摻雜區(qū)域103和第二摻雜區(qū)域104上形成硅化物層 105。然后，請參考圖4，在所述硅化物層105上形成第二介質(zhì)層107，在所述第二介質(zhì)層中形成通孔，所述通孔暴露出所述硅化物層105。接著，請參考圖5。在所述通孔內(nèi)填充導(dǎo)電層108，所述導(dǎo)電層108與所述硅化物層105相接觸；在所述第二介質(zhì)層107上對著填充通孔位置形成金屬墊109。其中所述多晶硅層102和硅化物層105構(gòu)成熔絲結(jié)構(gòu)。上述制作方法利用了標(biāo)準(zhǔn)的CMOS制作工藝，但是隨著半導(dǎo)體器件特征尺寸縮小， 金屬柵極逐漸取代多晶硅柵極，高K介質(zhì)層逐漸取代現(xiàn)有的普通介質(zhì)層，使得現(xiàn)有的熔絲結(jié)構(gòu)制作方法無法與采用金屬柵極和高K介質(zhì)層的晶體管的制作方法兼容。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種熔絲結(jié)構(gòu)的制作方法，所述方法能夠與采用金屬柵極和高K介質(zhì)層的晶體管的制作方法兼容。為解決上述問題，本發(fā)明提供了一種熔絲結(jié)構(gòu)的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一介質(zhì)層，所述第一介質(zhì)層內(nèi)形成有與所述第一介質(zhì)層齊平的第一電極；
在所述第一介質(zhì)層上形成第二介質(zhì)層，所述第二介質(zhì)層內(nèi)形成有接觸孔，所述接觸孔露出下方的第一電極；在所述第一電極內(nèi)形成功能層，且所述接觸孔暴露出所述功能層；在所述功能層上形成第二電極?？蛇x地，所述第一電極的材質(zhì)為銅，所述第二電極的材質(zhì)為銅?？蛇x地，所述功能層的材質(zhì)為CuxSiy0z、CuxSiyNz、CuxGeyOz 或 CuxGeyNz。可選地，所述功能層的厚度范圍為50 400埃。可選地，所述功能層的制作方法包括在所述接觸孔內(nèi)沉積多晶硅層或多晶鍺層，使得所述多晶硅層的硅原子或多晶鍺層的鍺原子擴(kuò)散至所述第一電極層內(nèi)并與所述第一電極的銅結(jié)合，在所述第一電極內(nèi)形成銅硅層或鍺硅層；對所述銅硅層或鍺硅層進(jìn)行氧化或氮化工藝，所述氧化工藝形成CuxSiyOz層或 CuxGeyOz層，所述氮化工藝形成CuxSiyNz層或CuxGeyNz層可選地，所述多晶硅層或多晶鍺層的沉積溫度范圍為180 370攝氏度。相應(yīng)地，本發(fā)明還提供一種熔絲結(jié)構(gòu)，包括半導(dǎo)體襯底；第一介質(zhì)層，位于所述半導(dǎo)體襯底上；第一電極，位于所述半導(dǎo)體襯底上，所述第一電極與所述第一介質(zhì)層齊平；第二介質(zhì)層，位于所述第一介質(zhì)層上；接觸孔，位于所述第二介質(zhì)層內(nèi)，所述接觸孔位于第一電極上；功能層，位于所述接觸孔下方底部的第一電極內(nèi)，且所述接觸孔暴露出所述功能層；第二電極，位于所述接觸孔內(nèi)?？蛇x地，所述功能層的材質(zhì)為CuxSiy0z、CuxSiyNz、CuxGeyOz 或 CuxGeyNz?？蛇x地，所述功能層的厚度范圍為50 400埃。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明提供形成有第一電極和第一介質(zhì)層的半導(dǎo)體襯底，在所述第一介質(zhì)層上形成具有接觸孔的第二介質(zhì)層，在所述接觸孔的底部形成覆蓋所述第一電極的功能層，在所述功能層上形成第二電極，所述第一電極、功能層和第二電極構(gòu)成熔絲結(jié)構(gòu)。未施加編程電壓時，所述功能層為高阻態(tài)，因而所述熔絲結(jié)構(gòu)為高阻態(tài)，在施加編程電壓時，所述功能層由高阻態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)，因而所述熔絲結(jié)構(gòu)由高阻態(tài)變?yōu)榈妥钁B(tài)。本發(fā)明的方法能夠與采用金屬柵極和高K介質(zhì)層的晶體管的制作方法兼容。并且利用上述方法制作的熔絲結(jié)構(gòu)的編程電流小，從而編程所需的電壓小，所述電壓小于3. 3V，從而可以直接利用邏輯電路電壓，無需專門的提供編程電壓的電路，有利于簡化電路結(jié)構(gòu)；所述熔絲結(jié)構(gòu)在編程后的電阻小，且編程后的電阻穩(wěn)定。


圖1 圖5是是現(xiàn)有技術(shù)的熔絲結(jié)構(gòu)示意圖；圖6是本發(fā)明的熔絲結(jié)構(gòu)制作方法流程示意圖7 圖13是本發(fā)明一個實(shí)施例的熔絲結(jié)構(gòu)制作方法剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為了能夠與采用金屬柵極和高K介質(zhì)層的晶體管的制作方法兼容，本發(fā)明提供一種熔絲結(jié)構(gòu)的制作方法，請參考圖6所示的本發(fā)明的熔絲結(jié)構(gòu)制作方法流程示意圖，所述方法包括步驟Si，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一介質(zhì)層，所述第一介質(zhì)層內(nèi)形成有與所述第一介質(zhì)層齊平的第一電極；步驟S2，在所述第一介質(zhì)層上形成第二介質(zhì)層，所述第二介質(zhì)層內(nèi)形成有接觸孔， 所述接觸孔露出下方的第一電極；步驟S3，在所述第一電極內(nèi)形成功能層，且所述接觸孔暴露出所述功能層；步驟S4，在所述功能層上形成第二電極。下面將結(jié)合具體的實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)地說明。為了便于更好地說明本發(fā)明的技術(shù)方案，請結(jié)合附圖7 圖13所示的本發(fā)明一個實(shí)施例的熔絲結(jié)構(gòu)制作方法剖面結(jié)構(gòu)示意圖。首先，請參考圖7，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200上形成有第一介質(zhì)層 201，所述第一介質(zhì)層201內(nèi)形成有與所述第一介質(zhì)層201齊平的第一電極202。作為一個實(shí)施例，所述第一電極202的材質(zhì)為金屬，所述金屬為銅。作為優(yōu)選的實(shí)施例，所述第一介質(zhì)層201內(nèi)還形成有金屬互連層210，所述金屬互連層210的材質(zhì)為銅。所述金屬互連層210和第一電極202均利用鑲嵌工藝制作。具體地， 所述鑲嵌工藝包括在所述半導(dǎo)體襯底200上形成所述第一介質(zhì)層201 ；刻蝕所述第一介質(zhì)層201，在所述第一介質(zhì)層201內(nèi)形成兩個溝槽，其中一個溝槽的位置與將要形成的金屬互連層的位置對應(yīng)，另一個溝槽的位置與將要形成的第一電極的位置對應(yīng)；進(jìn)行電鍍工藝，在所述第一介質(zhì)層201上形成金屬層，所述金屬層至少填充滿所述兩個溝槽；進(jìn)行平坦化工藝，去除位于所述溝槽以外的多余的金屬層，形成金屬互連層210 和第一電極202。所述第一介質(zhì)層201的材質(zhì)為電絕緣材質(zhì)，所述電絕緣材質(zhì)可以為氧化硅、氮化硅、氮氧化硅或碳化硅。本實(shí)施例中，所述第一介質(zhì)層201的材質(zhì)為氧化硅。所述半導(dǎo)體襯底200的材質(zhì)為半導(dǎo)體材質(zhì)，例如所述半導(dǎo)體襯底200的材質(zhì)可以
為硅、鍺硅等。然后，請參考圖8，在所述第一介質(zhì)層201上形成第二介質(zhì)層213，所述第二介質(zhì)層 213內(nèi)形成有接觸孔206，所述接觸孔206露出下方的第一電極202。作為一個實(shí)施例，所述第二介質(zhì)層213為多層結(jié)構(gòu)，所述接觸孔206貫穿所述第二介質(zhì)層213的每一層結(jié)構(gòu)。具體地，所述第二介質(zhì)層213包括第一擴(kuò)散阻擋層203，覆蓋于所述第一介質(zhì)層201、金屬互連層210和部分底部電極202表面，所述第一擴(kuò)散阻擋層203用于防止金屬互連層210和底部電極202的銅擴(kuò)散；
氧化硅層204，覆蓋于所述第一擴(kuò)散阻擋層203表面，所述氧化硅層204用于所述金屬互連層210與后續(xù)形成的第二互連層電學(xué)絕緣；第二擴(kuò)散阻擋層205，覆蓋于所述氧化硅層204的表面，所述第二擴(kuò)散阻擋層205 用于防止后續(xù)形成的第二電極的銅擴(kuò)散。在其他的實(shí)施例中，所述第二介質(zhì)層213還可以為單層結(jié)構(gòu)，所述單層結(jié)構(gòu)的材料可以為氧化硅層、氮化硅層、碳化硅層、氮氧化硅層等。本實(shí)施例中，所述第一擴(kuò)散阻擋層203和第二擴(kuò)散阻擋層205的材質(zhì)為鉭/碳化鉭。所述第一擴(kuò)散阻擋層203和第二擴(kuò)散阻擋層205的厚度范圍為100 1000埃。所述接觸孔206用于在后續(xù)的工藝步驟中依次形成功能層和第二電極。然后，請參考圖9，在所述第一電極205內(nèi)形成功能層207，且所述接觸孔206暴露出所述功能層207。本實(shí)施例中，所述功能層207的厚度范圍為50 400埃。作為一個實(shí)施例，所述功能層207的材質(zhì)可以為CuxSiy0z、CuxSiyNz、CuxGeyOz或CuxGeyNz，其中x+y+z = 1。所述功能層207的材質(zhì)使之具有以下特性在未通過所述第一電極207和后續(xù)形成的第二電極施加的編程電壓時，所述功能層207處于高阻態(tài)；當(dāng)通過所述第一電極207和后續(xù)形成的第二電極施加的編程電壓時，所述功能層207處于低阻態(tài)。作為一個實(shí)施例，所述功能層207的制作方法包括在所述接觸孔206內(nèi)沉積多晶硅層或多晶鍺層，使得所述多晶硅層的硅原子或多晶鍺層的鍺原子擴(kuò)散進(jìn)入所述第一電極202內(nèi)，并與所述第一電極202內(nèi)的銅結(jié)合，在所述第一電極202上形成銅硅層或銅鍺層；對所述銅硅層或銅鍺層進(jìn)行氧化工藝或氮化工藝，所述氧化工藝形成CuxSiyOz層或CuxGeyOz層，所述氮化工藝形成CuxSiyNz層或CuxGeyNz層。其中，所述多晶硅或多晶鍺可以利用化學(xué)氣相沉積的方法制作，進(jìn)行化學(xué)氣相沉積形成所述多晶硅層或多晶鍺層時，由于多晶硅或多晶鍺的原子量與第一電極202的銅原子相比較小，因此，硅原子或鍺原子的直徑相比于銅原子的直徑較小，硅原子或鍺原子擴(kuò)散進(jìn)入第一電極202內(nèi)，并與所述第一電極202內(nèi)的銅原子結(jié)合，形成銅硅層或鍺硅層。經(jīng)過發(fā)明人研究發(fā)現(xiàn)，在2 10層的銅原子或硅原子擴(kuò)散至所述第一電極202內(nèi)，即可在所述第二電極202內(nèi)形成銅硅層或銅鍺層。作為一個實(shí)施例，形成所述多晶硅層或多晶鍺層的化學(xué)氣相沉積工藝的溫度范圍為180 370攝氏度。上述的溫度范圍更有利于多晶硅層或多晶鍺層的硅或鍺原子的擴(kuò)散，并且不會增加半導(dǎo)體襯底200的熱預(yù)算。所述氧化工藝可以利用爐管工藝、快速熱退火工藝進(jìn)行。若利用爐管工藝或快速熱退火工藝進(jìn)行，對應(yīng)的在爐管或退火爐通入氧氣，并使得爐管或退火爐內(nèi)的溫度保持在 200 400攝氏度的范圍內(nèi)。在上述的溫度范圍內(nèi)，氧氣分子擴(kuò)散進(jìn)入銅硅層或銅鍺層并將所述銅硅層或銅鍺層氧化，形成CuxSiyOz層或CuxGeyOz層。所述氧化工藝還可以利用氧氣的等離子體形成，即利用氧離子轟擊所述銅硅層或銅鍺層的表面，從而將所述銅硅層或銅鍺層氧化為CuxSiyOz層或CuxGeyOz層。由于氧離子對所述銅硅層或銅鍺層沒有刻蝕作用，氧離子由于擴(kuò)散作用進(jìn)入銅硅層或銅鍺層，并與其結(jié)合形成 CuxSiyOz 或 CuxGeyOz。所述氮化工藝可以利用爐管工藝、快速熱退火工藝、等離子刻蝕工藝進(jìn)行；當(dāng)利用爐管工藝或快速熱退火工藝進(jìn)行氮化工藝時，與氧化工藝不同的是爐管或退火爐中通入的氣體為氮?dú)?，形成CuxSiyNz層或CuxGeyNz層；當(dāng)利用等離子體刻蝕工藝進(jìn)行氮化工藝時，與氧化工藝不同的是利用氮離子轟擊所述銅硅層或銅鍺層表面，形成CuxSiyNz層或CuxGeyNz層。然后，請參考圖10，在所述功能層207上形成第二電極208。所述第二電極208的材質(zhì)為銅，其可以利用電鍍沉積工藝制作。所述第二電極208、功能層207、第一電極202共同構(gòu)成熔絲結(jié)構(gòu)。在所述第一電極205和第二電極208向所述功能層207未施加編程電壓時，發(fā)明人進(jìn)行了測試，所述功能層207為高阻態(tài)，所述功能層207高阻態(tài)時電阻值大于107ohm，相應(yīng)地，所述熔絲結(jié)構(gòu)的電阻值大于IO7Ohm ；在所述第一電極205和第二電極208向所述功能層207施加編程電壓后，所述功能層207轉(zhuǎn)變?yōu)榈妥钁B(tài)，所述功能層207的低阻態(tài)時電阻值小于104ohm，相應(yīng)地，所述熔絲結(jié)構(gòu)的電阻值小于104ohm。在操作電壓為0. 5V時，在編程后的20000秒內(nèi)，沒有發(fā)現(xiàn)功能層207的低阻態(tài)電阻和熔絲結(jié)構(gòu)的電阻發(fā)生變化。本發(fā)明獲得熔絲結(jié)構(gòu)的編程電壓小于3V，而普通的數(shù)字電路的操作電壓為3. 3V, 從而所述熔絲結(jié)構(gòu)在應(yīng)用時，可以直接利用數(shù)字電路提供的電壓信號進(jìn)行編程操作，從而無需轉(zhuǎn)換電路，節(jié)約相應(yīng)的電路。經(jīng)過上述步驟，在所述第二介質(zhì)層213內(nèi)形成了熔絲結(jié)構(gòu)。上述步驟利用的均為現(xiàn)有的MOS工藝步驟。實(shí)際中，還可以在所述第二介質(zhì)層213內(nèi)形成雙鑲嵌互連層。因此， 本發(fā)明的熔絲結(jié)構(gòu)與利用金屬柵極和高K介質(zhì)層形成雙鑲嵌互連層可以兼容。具體地，請參考圖11，利用雙鑲嵌工藝在所述金屬互連層210上形成雙鑲嵌互連層。具體地，如圖11所示，在所述第二介質(zhì)層213內(nèi)形成雙鑲嵌開口 211，所述雙鑲嵌開口 211包括通孔和位于通孔上方的溝槽，所述通孔露出下方的金屬互連層210。作為一個實(shí)施例，所述通孔位于所述第一擴(kuò)散阻擋層203、氧化層204內(nèi)，所述溝槽位于所述氧化層 204和第二擴(kuò)散阻擋層205內(nèi)。然后，請參考圖12，在所述雙鑲嵌開口 211內(nèi)形成雙鑲嵌互連層212，所述雙鑲嵌互連層212的材質(zhì)為銅。所述雙鑲嵌互連層212通常利用電鍍工藝制作。最后，參考圖13，由于電鍍工藝可能會在所述第二擴(kuò)散阻擋層209表面形成多余的金屬銅層，其需要利用化學(xué)機(jī)械研磨方法去除。在化學(xué)機(jī)械研磨工藝中可能會損傷所述第二擴(kuò)散阻擋層205，因此，作為優(yōu)選的實(shí)施例，所述化學(xué)機(jī)械研磨工藝將所述第二擴(kuò)散阻擋層205去除，并在所述剩余的第二介質(zhì)層213表面形成覆蓋所述第二電極208和雙鑲嵌互連層212的第三介質(zhì)層214。所述第三介質(zhì)層214用于防止所述第二電極208和雙鑲嵌互連層212的銅擴(kuò)散， 所述第三介質(zhì)層214的材質(zhì)為鉭/氮化鉭。經(jīng)過上述方法，形成的熔絲結(jié)構(gòu)如圖13所示，所述結(jié)構(gòu)包括半導(dǎo)體襯底200 ；第一介質(zhì)層201，位于所述半導(dǎo)體襯底200上；第一電極202，位于所述半導(dǎo)體襯底200上，所述第一電極202與所述第一介質(zhì)層201齊平；第二介質(zhì)層213，位于所述第一介質(zhì)層201上；接觸孔(未標(biāo)出)，位于所述第二介質(zhì)層213內(nèi)，所述接觸孔位于第一電極202上；功能層207，位于所述接觸孔底部的第一電極202內(nèi)，所述接觸孔暴露出所述功能層 207 ；第二電極208，位于所述接觸孔內(nèi)；第三介質(zhì)層214，位于所述第二介質(zhì)層213和第二電極208上。其中，所述功能層207的材質(zhì)為CuxSiy0z、CuxSiyNz、CuxGey0z或CuxGeyNz。所述功能層207的厚度范圍為50 400埃。功能層207的材質(zhì)決定其具有如下特性在未通過所述第一電極207和后續(xù)形成的第二電極施加的編程電壓時，所述功能層207處于高阻態(tài)；當(dāng)通過所述第一電極207和后續(xù)形成的第二電極施加的編程電壓時，所述功能層207處于低阻態(tài)。在未被施加編程電壓時，所述功能層207為高阻態(tài)，從而所述熔絲結(jié)構(gòu)也處于高阻態(tài)；在被施加編程電壓后，所述功能層207為低阻態(tài)，從而所述熔絲結(jié)構(gòu)處于低阻態(tài)，熔絲結(jié)構(gòu)由高阻態(tài)轉(zhuǎn)變?yōu)榈妥钁B(tài)， 實(shí)現(xiàn)了對電路編程的目的，滿足了實(shí)際的需要。綜上，本發(fā)明提供的熔絲結(jié)構(gòu)制作方法可以與利用金屬柵極和高K介質(zhì)層的晶體管的雙鑲嵌互連結(jié)構(gòu)制作工藝兼容，并且所述方法形成的熔絲結(jié)構(gòu)可以在小于3. 3V的電壓下編程，從而所述熔絲結(jié)構(gòu)無需專門的電壓轉(zhuǎn)換電路，節(jié)約電路布局。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種熔絲結(jié)構(gòu)的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一介質(zhì)層，所述第一介質(zhì)層內(nèi)形成有與所述第一介質(zhì)層齊平的第一電極；在所述第一介質(zhì)層上形成第二介質(zhì)層，所述第二介質(zhì)層內(nèi)形成有接觸孔，所述接觸孔露出下方的第一電極；在所述第一電極內(nèi)形成功能層，且所述接觸孔暴露出所述功能層； 在所述功能層上形成第二電極。
2.如權(quán)利要求1所述的熔絲結(jié)構(gòu)的制作方法，其特征在于，所述第一電極的材質(zhì)為銅， 所述第二電極的材質(zhì)為銅。
3.如權(quán)利要求2所述的熔絲結(jié)構(gòu)的制作方法，其特征在于，所述功能層的材質(zhì)為 CuxS iy0z、CuxS iyNz、CuxGeyOz 或 CuxGeyNz0
4.如權(quán)利要求2所述的熔絲結(jié)構(gòu)的制作方法，其特征在于，所述功能層的厚度范圍為 50 400埃。
5.如權(quán)利要求3所述的熔絲結(jié)構(gòu)的制作方法，其特征在于，所述功能層的制作方法包括在所述接觸孔內(nèi)沉積多晶硅層或多晶鍺層，使得所述多晶硅層的硅原子或多晶鍺層的鍺原子擴(kuò)散至所述第一電極層內(nèi)并與所述第一電極的銅結(jié)合， 在所述第一電極內(nèi)形成銅硅層或鍺硅層；對所述銅硅層或鍺硅層進(jìn)行氧化或氮化工藝，所述氧化工藝形成CuxSiyOz層或CuxGeyOz 層，所述氮化工藝形成CuxSiyNz層或CuxGeyNz層。
6.如權(quán)利要求5所述的熔絲結(jié)構(gòu)的制作方法，其特征在于，所述多晶硅層或多晶鍺層的沉積溫度范圍為180 370攝氏度。
7.一種熔絲結(jié)構(gòu)，其特征在于，包括 半導(dǎo)體襯底；第一介質(zhì)層，位于所述半導(dǎo)體襯底上；第一電極，位于所述半導(dǎo)體襯底上，所述第一電極與所述第一介質(zhì)層齊平；第二介質(zhì)層，位于所述第一介質(zhì)層上；接觸孔，位于所述第二介質(zhì)層內(nèi)，所述接觸孔位于第一電極上；功能層，位于所述接觸孔下方底部的第一電極內(nèi)，且所述接觸孔暴露出所述功能層；第二電極，位于所述接觸孔內(nèi)。
8.如權(quán)利要求7所述的熔絲結(jié)構(gòu)，其特征在于，所述功能層的材質(zhì)為CuxSiy0z、 CuxS iyNz、CuxGeyOz 或 CuxGeyNz0
9.如權(quán)利要求8所述的熔絲結(jié)構(gòu)，其特征在于，所述功能層的厚度范圍為50 400埃。
全文摘要
本發(fā)明提供了一種熔絲結(jié)構(gòu)及其制作方法，所述制作方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一介質(zhì)層，所述第一介質(zhì)層內(nèi)形成有與所述第一介質(zhì)層齊平的第一電極；在所述第一介質(zhì)層上第二介質(zhì)層，所述第二介質(zhì)層內(nèi)形成有接觸孔，所述接觸孔露出下方的第一電極；在所述第一電極內(nèi)形成功能層；在所述功能層上形成第二電極；形成覆蓋所述第二電極和第二介質(zhì)層的第三介質(zhì)層。本發(fā)明的熔絲結(jié)構(gòu)的制作方法能夠與采用金屬柵極和高K介質(zhì)層的晶體管的制作方法兼容。
文檔編號H01L21/768GK102468225SQ20101054916
公開日2012年5月23日 申請日期2010年11月18日 優(yōu)先權(quán)日2010年11月18日
發(fā)明者吳金剛, 黃曉輝 申請人:中芯國際集成電路制造(上海)有限公司