專利名稱：超級結(jié)半導體器件結(jié)構(gòu)的制作方法
技術(shù)領域：
本發(fā)明涉及半導體集成電路領域，特別是涉及一種超級結(jié)半導體器件結(jié)構(gòu)的制作方法。
背景技術(shù)：
超級結(jié)MOSFET (金屬氧化物半導體場效應管)因其具有超級結(jié)結(jié)構(gòu)，即在半導體襯底上具有交替排列的P型和N型硅外延柱層，使得該器件在截止狀態(tài)時P型區(qū)和N型區(qū)的PN結(jié)產(chǎn)生耗盡層，從而提高器件的耐壓。超級結(jié)結(jié)構(gòu)的一般制造方法為在高摻雜的半導體襯底1上生長具有第一導電類型的第一硅外延層2 (—般為N型，參見圖1)；涂光刻膠4，光刻后進行P阱注入和推進，形成P阱5(參見圖2、；3)；生長介質(zhì)膜3 (參見圖幻；深溝槽刻蝕，形成深溝槽7以及光刻標記8(參見圖4)；在深溝槽7內(nèi)填充第二硅外延層9 ( 一般為P型，參見圖幻；化學機械研磨使溝槽表面平坦化(參見圖6)；去除介質(zhì)膜3(參見圖7)。其中，化學機械研磨時介質(zhì)膜3 作為研磨阻擋層。第二硅外延層9填充溝槽時要做到完美填充，即沒有任何空洞存在溝槽中。這就要求第二硅外延層9在溝槽內(nèi)生長時，底部側(cè)壁的生長速率大于頂部側(cè)壁的生長速率，一般通過加入刻蝕性氣體如HCL (氯化氫)來實現(xiàn)。HCL在開始時會對溝槽頂部側(cè)壁和介質(zhì)膜3刻蝕，從而使溝槽頂部側(cè)壁和介質(zhì)膜3的下底面處有一個空洞，此空洞在第二硅外延層9填充完成后被第二硅外延層9填充(參見圖17)從而形成一個小鼓包。如果介質(zhì)膜3比較厚，此小鼓包在化學機械研磨后保留(參見圖17)，如果介質(zhì)膜3比較薄，此小鼓包在化學機械研磨后被去掉(參見圖18)。所述小鼓包是不希望存在的，因為在介質(zhì)膜3去除后在硅片表面會是一個突起，容易和柵極發(fā)生不希望的連接。因此希望介質(zhì)膜3不要太厚，但是介質(zhì)膜3的厚度也不能太薄，否則化學機械研磨會損傷第一硅外延層2的表面；一方面影響器件的性能，另一方面影響光刻標記8的表面形貌，進而影響光刻偏差的測定。所以同時兼顧這兩點就成了難點。過薄的介質(zhì)膜3還會降低化學機械研磨的窗口，影響產(chǎn)品的穩(wěn)定性。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種超級結(jié)半導體器件結(jié)構(gòu)的制作方法，能夠提高超級結(jié)半導體器件的穩(wěn)定性和化學機械研磨的工藝窗口。為解決上述技術(shù)問題，本發(fā)明的超級結(jié)半導體器件結(jié)構(gòu)的制作方法，包括如下步驟步驟一、在襯底硅片上形成第一硅外延層；步驟二、在第一硅外延層上形成第一介質(zhì)膜；步驟三、涂光刻膠并形成P阱窗口，刻蝕所述第一介質(zhì)膜使其在P阱窗口處是斷開的，進行P阱注入；步驟四、去除光刻膠，進行P阱推進，在所述第一硅外延層上端形成P阱；在所述第一介質(zhì)膜和P阱上方淀積第二介質(zhì)膜，該第二介質(zhì)膜是連續(xù)的；步驟五、在所述第一硅外延層中形成溝槽；步驟六、在所述溝槽內(nèi)填充第二硅外延層；步驟七、化學機械研磨對溝槽表面平坦化，去除第二介質(zhì)膜上面的第二硅外延層；步驟八、去除第一介質(zhì)膜和第二介質(zhì)膜。采用本發(fā)明的方法，在P阱形成前先在第一硅外延層上形成第一介質(zhì)膜，在P阱形成后在第一介質(zhì)膜上形成第二介質(zhì)膜，且第一介質(zhì)膜在P阱窗口處是斷開的，第二介質(zhì)膜是連續(xù)的。這樣在深溝槽刻蝕及第二硅外延層填充后，在溝槽頂部附近(原來小鼓包存在的地方)介質(zhì)膜薄，在其他地方如遠離溝槽的地方和光刻標記的地方介質(zhì)膜厚。這樣在化學機械研磨后小鼓包可以被去除(小鼓包能不能被去除主要取決于其附近的介質(zhì)膜是不是足夠薄)；由于光刻標記和遠離溝槽的地方介質(zhì)膜厚，從而可以保證第一硅外延層的表面和光刻標記不被損傷。因此，采用本發(fā)明的方法能夠獲得穩(wěn)定性能較好的超級結(jié)半導體器件，且可以提高化學機械研磨的工藝窗口。
下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明圖1-7是現(xiàn)有的超級結(jié)結(jié)構(gòu)制作工藝流程示意圖；圖8-15是本發(fā)明的超級結(jié)結(jié)構(gòu)一實施例制作工藝流程示意圖；圖16是采用本發(fā)明的方法形成的超級結(jié)MOSFET單元結(jié)構(gòu)示意圖；圖17是小鼓包在化學機械研磨后保留的示意圖；圖18是小鼓包在化學機械研磨后被去掉的示意圖。
具體實施例方式實施例1結(jié)合圖8-15所示，在本實施例中，所述半導體器件結(jié)構(gòu)的制作方法，包括如下步驟步驟A、參見圖8，在半導體硅襯底(即襯底硅片)1上生長第一硅外延層2，第一硅外延層2具有第一導電類型，如N型，厚度可以是幾個微米到幾十微米，如50微米。步驟B、參見圖9，在第一硅外延層2上生長第一介質(zhì)膜3，例如2000A的氧化硅。步驟C、參見圖10，在第一介質(zhì)膜3上涂光刻膠4，用光刻膠4做出P阱窗口，用干法刻蝕把P阱窗口內(nèi)的第一介質(zhì)膜3去掉，進行P阱注入。步驟D、參見圖11，去除光刻膠，進行P阱推進，在所述第一硅外延層2上端形成P 阱；在所述第一介質(zhì)膜3和P阱上方淀積第二介質(zhì)膜6，例如1000A的氧化硅，該第二介質(zhì)膜 6是連續(xù)的。步驟E、參見圖12，在所述第一硅外延層2中通過光刻刻蝕形成深溝槽7和光刻標記8。步驟F、參見圖13，在所述深溝槽7內(nèi)進行第二硅外延層9填充，用該第二硅外延層9填滿深溝槽7。
步驟G、參見圖14，進行化學機械研磨對溝槽表面平坦化，去除第二介質(zhì)膜6上面的第二硅外延層9。步驟H、參見圖15，去除第一介質(zhì)膜3和第二介質(zhì)膜6。結(jié)合圖16所示，后續(xù)工藝還包括，N阱10注入和推進、柵極介質(zhì)層11和柵極12淀積、柵極刻蝕、絕緣控制電極13淀積和刻蝕、第一金屬電極14淀積和刻蝕、硅片背面減薄和第二金屬電極15淀積等。實施例2結(jié)合圖8-15所示，在本實施例中，所述半導體器件結(jié)構(gòu)的制作方法，包括如下步驟步驟a、參見圖8，在半導體硅襯底(即襯底硅片)1上生長第一硅外延層2，第一硅外延層2具有第一導電類型，如N型，厚度可以是幾個微米到幾十微米，如50微米。步驟b、參見圖9，在第一硅外延層2上生長第一介質(zhì)膜3，例如1000A的氧化硅。步驟C、參見圖10，在第一介質(zhì)膜3上涂光刻膠4，用光刻膠4做出P阱窗口，用干法刻蝕把P阱窗口內(nèi)的第一介質(zhì)膜3去掉，進行P阱注入。步驟d、參見圖11，去除光刻膠，進行P阱推進，在所述第一硅外延層2上端形成P 阱；在所述第一介質(zhì)膜3和P阱上方淀積第二介質(zhì)膜6，例如500A的氧化硅，該第二介質(zhì)膜 6是連續(xù)的。步驟e、參見圖12，在所述第一硅外延層2中通過光刻刻蝕形成深溝槽7和光刻標記8。步驟f、參見圖13，在所述深溝槽7內(nèi)進行第二硅外延層9填充，用該第二硅外延層9填滿深溝槽7。步驟g、參見圖14，進行化學機械研磨對溝槽表面平坦化，去除第二介質(zhì)膜6上面的第二硅外延層9。步驟h、參見圖15，去除第一介質(zhì)膜3和第二介質(zhì)膜6。在上述實施例中，第一硅外延層2具有第一導電類型，第二硅外延層9具有第二導電類型。P阱窗口大于深溝槽7的寬度。所述第一介質(zhì)膜3和第二介質(zhì)膜6可以為同一物質(zhì)，也可以是不同物質(zhì)，且第一介質(zhì)膜3和第二介質(zhì)膜6可以作為化學機械研磨時的阻擋層。所述深溝槽的刻蝕包括深溝槽7和光刻標記8的刻蝕。所述P阱推進和第二介質(zhì)膜6生長可以一步完成。以上通過具體實施方式
對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術(shù)人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種超級結(jié)半導體器件結(jié)構(gòu)的制作方法，包括如下步驟 步驟一、在襯底硅片上形成第一硅外延層；步驟二、在第一硅外延層上形成第一介質(zhì)膜；其特征在于步驟三、涂光刻膠并形成P阱窗口，刻蝕所述第一介質(zhì)膜使其在P阱窗口處是斷開的， 進行P阱注入；步驟四、去除光刻膠，進行P阱推進，在所述第一硅外延層上端形成P阱；在所述第一介質(zhì)膜和P阱上方淀積第二介質(zhì)膜，該第二介質(zhì)膜是連續(xù)的； 步驟五、進行溝槽刻蝕，在所述第一硅外延層中形成溝槽； 步驟六、在所述溝槽內(nèi)填充第二硅外延層；步驟七、化學機械研磨對溝槽表面平坦化，去除第二介質(zhì)膜上面的第二硅外延層； 步驟八、去除第一介質(zhì)膜和第二介質(zhì)膜。
2.如權(quán)利要求1所述的制作方法，其特征在于步驟三所述的P阱窗口大于溝槽寬度。
3.如權(quán)利要求1所述的制作方法，其特征在于所述第一介質(zhì)膜和第二介質(zhì)膜可以為同一物質(zhì)，也可以是不同物質(zhì)，且第一介質(zhì)膜和第二介質(zhì)膜可以作為化學機械研磨時的阻擋層。
4.如權(quán)利要求1所述的制作方法，其特征在于所述步驟五所述的溝槽刻蝕包括溝槽和光刻標記的刻蝕。
5.如權(quán)利要求1所述的制作方法，其特征在于步驟四所述的P阱推進和第二介質(zhì)膜生長一步完成。
全文摘要
本發(fā)明公開了一種超級結(jié)半導體器件結(jié)構(gòu)的制作方法，包括第一硅外延層生長、第一介質(zhì)膜生長、P阱窗口刻蝕和P阱注入、P阱推進和第二介質(zhì)膜生長、深溝槽刻蝕、第二硅外延層溝槽填充、化學機械研磨、介質(zhì)膜刻蝕；其中，在溝槽刻蝕前第一硅外延層表面有兩層介質(zhì)膜，第一介質(zhì)膜不連續(xù)，在溝槽開口處斷開且斷開距離大于溝槽開口，第二介質(zhì)膜連續(xù)。本發(fā)明能夠提高超級結(jié)半導體器件的穩(wěn)定性和化學機械研磨的工藝窗口。
文檔編號H01L21/336GK102479699SQ201010559050
公開日2012年5月30日 申請日期2010年11月25日 優(yōu)先權(quán)日2010年11月25日
發(fā)明者劉繼全 申請人:上海華虹Nec電子有限公司