專利名稱：晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及晶體管及其制作方法。
背景技術(shù)：
金屬-氧化物-半導(dǎo)體(MOS)晶體管是半導(dǎo)體制造中的最基本器件，其廣泛適用于各種集成電路中，根據(jù)主要載流子以及制造時的摻雜類型不同，分為NMOS和PMOS晶體管?，F(xiàn)有技術(shù)提供了一種晶體管的制作方法。請參考圖1至圖3，為現(xiàn)有技術(shù)的晶體管的制作方法剖面結(jié)構(gòu)示意圖。請參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成柵介質(zhì)層101和柵極102，所述柵介質(zhì)層101和柵極102構(gòu)成柵極結(jié)構(gòu)。繼續(xù)參考圖1，進行氧化工藝，形成覆蓋所述柵極結(jié)構(gòu)的氧化層103。接著，請參考圖2，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成輕摻雜區(qū)104，所述輕摻雜區(qū)104通過離子注入形成。接著，請參考圖3，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成柵極結(jié)構(gòu)的側(cè)墻105。進行源/漏區(qū)重?fù)诫s注入(S/D)，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底100內(nèi)形成源區(qū)106和漏區(qū) 107。在公開號為CN101789447A的中國專利申請中可以發(fā)現(xiàn)更多關(guān)于現(xiàn)有技術(shù)的信
肩、ο在實際中發(fā)現(xiàn)，現(xiàn)有方法制作的晶體管短溝道效應(yīng)明顯，器件的性能不理想。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種晶體管及其制作方法，所述方法改善了晶體管的短溝道效應(yīng)，改善了器件的性能。為解決上述問題，本發(fā)明提供了一種晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有有源層，所述有源層的材質(zhì)與所述半導(dǎo)體襯底的材質(zhì)相同；在所述有源層兩側(cè)的半導(dǎo)體襯底表面形成掩埋層，所述掩埋層與所述有源層之間具有間隙；在所述掩埋層表面和間隙內(nèi)形成第一外延層，所述第一外延層與所述有源層齊平；在所述第一外延層內(nèi)形成露出所述半導(dǎo)體襯底的溝槽，所述溝槽位于所述掩埋層與所述有源層之間；在所述溝槽內(nèi)形成掩埋側(cè)墻，所述掩埋側(cè)墻的厚度小于所述溝槽的深度；在所述掩埋側(cè)墻、有源層和第一外延層的表面形成第二外延層；在所述有源層上方的第二外延層表面形成柵極結(jié)構(gòu)；
在所述柵極結(jié)構(gòu)兩側(cè)的第二外延層內(nèi)和第一外延層內(nèi)形成源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)位于所述隔離側(cè)墻兩側(cè)?？蛇x地，位于所述掩埋側(cè)墻上方的第二外延層的厚度范圍為10 300納米。
可選地，所述掩埋層的材質(zhì)為絕緣材質(zhì)。可選地，所述掩埋層的厚度范圍為5 100埃?？蛇x地，所述掩埋側(cè)墻的材質(zhì)為絕緣材質(zhì)。可選地，所述掩埋側(cè)墻的厚度范圍為3 30納米?？蛇x地，所述溝槽的寬度范圍為3 30納米?？蛇x地，所述絕緣材質(zhì)為氧化硅、氮化硅、碳化硅或氮氧化硅?？蛇x地，位于所述有源層表面的第二外延層的厚度范圍為20 100納米?？蛇x地，所述有源層的厚度范圍為0. 05 0. 2微米。相應(yīng)地，本發(fā)明還提供一種晶體管，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有有源層，所述有源層的材質(zhì)與所述半導(dǎo)體襯底的材質(zhì)相同；掩埋層，位于所述有源層兩側(cè)的半導(dǎo)體襯底表面，所述掩埋層與所述有源層之間具有間隙；第一外延層，位于所述掩埋層表面和間隙內(nèi)，所述第一外延層與所述有源層齊平；溝槽，位于所述第一外延層內(nèi)，所述溝槽位于所述掩埋層與所述有源層之間，且暴露出所述半導(dǎo)體襯底；掩埋側(cè)墻，位于所述溝槽內(nèi)，所述掩埋側(cè)墻的厚度小于所述溝槽的深度；第二外延層，位于所述掩埋側(cè)墻、有源層和第一外延層的表面；柵極結(jié)構(gòu)，位于所述有源層上方的第二外延層表面；源區(qū)，位于所述掩埋側(cè)墻一側(cè)的第二外延層和第一外延層內(nèi)。漏區(qū)，位于所述掩埋側(cè)墻另一側(cè)的第二外延層和第一外延層內(nèi)?？蛇x地，位于所述掩埋側(cè)墻上方的第二外延層的厚度范圍為10 300納米?？蛇x地，所述掩埋層的材質(zhì)為絕緣材質(zhì)。可選地，所述掩埋層的厚度范圍為5 100埃?？蛇x地，所述掩埋側(cè)墻的材質(zhì)為絕緣材質(zhì)。
可選地，所述掩埋側(cè)墻的厚度范圍為3 30納米?？蛇x地，所述溝槽的寬度范圍為3 30納米?？蛇x地，所述絕緣材質(zhì)為氧化硅、氮化硅、碳化硅或氮氧化硅?？蛇x地，位于所述有源層表面的第二外延層的厚度范圍為20 100納米?？蛇x地，所述有源層的厚度范圍為0. 05 0. 2微米。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點首先提供形成有有源層的半導(dǎo)體襯底，在所述有源層兩側(cè)的半導(dǎo)體襯底表面形成與所述有源層之間具有間隙的掩埋層，然后在所述掩埋層表面和間隙內(nèi)形成與所述有源層齊平的第一外延層；接著在所述第一外延層內(nèi)形成露出所述半導(dǎo)體襯底的溝槽，所述溝槽位于所述掩埋層與所述有源層之間；然后在所述溝槽內(nèi)形成厚度小于所述溝槽的深度的掩
5埋側(cè)墻，在所述掩埋側(cè)墻、有源層和第一外延層的表面形成第二外延層，所述掩埋側(cè)墻將后續(xù)在柵極結(jié)構(gòu)兩側(cè)的第二外延層內(nèi)和第一外延層內(nèi)形成的源區(qū)和漏區(qū)隔離，從而所述掩埋側(cè)墻可以防止源區(qū)和漏區(qū)的摻雜離子橫向擴散，從而改善晶體管的短溝道效應(yīng)，并且由于所述源區(qū)和漏區(qū)位于掩埋層上方的第一外延層和第二外延層內(nèi)，從而減小了所述源區(qū)和漏區(qū)與半導(dǎo)體襯底之間的結(jié)電容，減小了結(jié)漏電流，提高了器件的性能。


圖1 圖3是現(xiàn)有技術(shù)的晶體管制作方法剖面結(jié)構(gòu)示意圖；圖4是本發(fā)明的晶體管制作方法流程示意圖；圖5 圖15是本發(fā)明一個實施例的晶體管制作方法剖面結(jié)構(gòu)示意圖。
具體實施例方式現(xiàn)有方法制作的晶體管的短溝道效應(yīng)明顯，器件的性能不理想。隨著半導(dǎo)體工藝的發(fā)展，超淺結(jié)技術(shù)應(yīng)用于制作源區(qū)和漏區(qū)，源區(qū)和漏區(qū)之間的離子橫向擴散更加嚴(yán)重，從而使得所述的短溝道效應(yīng)更加明顯，并且源區(qū)和漏區(qū)與半導(dǎo)體襯底存在較大的結(jié)電容和結(jié)漏電流，從而降低了器件的響應(yīng)速度，影響了器件的性能。為了解決上述問題，發(fā)明人提出一種晶體管的制作方法，請參考圖4所示的本發(fā)明的晶體管制作方法流程示意圖，所述方法包括步驟Si，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有有源層，所述有源層的材質(zhì)與所述半導(dǎo)體襯底的材質(zhì)相同；步驟S2，在所述有源層兩側(cè)的半導(dǎo)體襯底表面形成掩埋層，所述掩埋層與所述有源層之間具有間隙；步驟S3，在所述掩埋層表面和間隙內(nèi)形成第一外延層，所述第一外延層與所述有源層齊平；步驟S4，在所述第一外延層內(nèi)形成露出所述半導(dǎo)體襯底的溝槽，所述溝槽位于所述掩埋層與所述有源層之間；步驟S5，在所述溝槽內(nèi)形成掩埋側(cè)墻，所述掩埋側(cè)墻的厚度小于所述溝槽的深度；步驟S6，在所述掩埋側(cè)墻、有源層和第一外延層的表面形成第二外延層；步驟S7，在所述有源層上方的第二外延層表面形成柵極結(jié)構(gòu)；步驟S8，在所述柵極結(jié)構(gòu)兩側(cè)的第二外延層內(nèi)和第一外延層內(nèi)形成源區(qū)和漏區(qū)， 所述源區(qū)和漏區(qū)位于所述隔離側(cè)墻兩側(cè)。下面將結(jié)合具體的實施例對本發(fā)明的技術(shù)方案進行詳細(xì)的說明。為了更好地說明，本發(fā)明的技術(shù)方案，請參考圖5 圖15所示的本發(fā)明一個實施例的晶體管制作方法剖面結(jié)構(gòu)示意圖。首先，請參考圖5，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底表面200形成有有源層 201，所述有源層201的材質(zhì)與所述半導(dǎo)體襯底200的材質(zhì)相同。作為一個實施例，所述半導(dǎo)體襯底200的材質(zhì)為硅。在其他的實施例中，所述半導(dǎo)體襯底200的材質(zhì)還可以為鍺、鍺硅等其他半導(dǎo)體材質(zhì)。
本實施例中，所述有源層201的厚度范圍為0. 05 0. 2微米。作為一個實施例， 所述有源層201通過刻蝕半導(dǎo)體襯底形成。具體地，所述包含有所述有源層201的制作方法包括提供半導(dǎo)體襯底200 ；部分刻蝕所述半導(dǎo)體襯底200，在剩余的半導(dǎo)體襯底200表面形成有源層201。作為其他的實施例，所述有源層201的制作方法還可以為提供半導(dǎo)體襯底200 ；在所述半導(dǎo)體襯底200的表面沉積外延層；部分刻蝕所述外延層，形成所述有源層201。然后，請參考圖6，在所述有源層201兩側(cè)的半導(dǎo)體襯底200的表面形成掩埋層 202。所述掩埋層202的材質(zhì)為絕緣材質(zhì)，所述絕緣材質(zhì)為氧化硅、氮化硅、碳化硅或氮氧化硅。作為優(yōu)選的實施例，所述絕緣材質(zhì)為氧化硅，其可以利用氧化工藝或化學(xué)氣相沉積工藝制作。所述掩埋層202用于將后續(xù)形成的源區(qū)和漏區(qū)與所述半導(dǎo)體襯底200隔離，從而減小所述源區(qū)和漏區(qū)與所述半導(dǎo)體襯底200之間的結(jié)電容。作為優(yōu)選的實施例，所述掩埋層202的厚度范圍為5 100埃。接著，請參考圖7，沿所述有源層201的厚度方向，刻蝕所述掩埋層202，在所述有源層201與掩埋層202之間形成間隙。所述刻蝕工藝可以為干法刻蝕工藝或濕法刻蝕工藝，所述刻蝕工藝與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)說明。所述間隙用于露出下方的半導(dǎo)體襯底200，從而能夠在后續(xù)的工藝步驟中能夠進行外延沉積工藝。作為一個實施例，所述間隙的寬度范圍為10納米 1微米。 然后，請參考圖8，在所述掩埋層202的表面和間隙內(nèi)形成第一外延層203，所述第一外延層203與所述有源層201齊平。所述第一外延層203的材質(zhì)、晶向和電阻率與所述半導(dǎo)體襯底200基本相同。作為一個實施例，所述第一外延層203利用外延沉積工藝制作。 所述外延沉積工藝與現(xiàn)有的外延沉積工藝相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)地說明。接著，請參考圖9，在所述第一外延層203形成露出所述半導(dǎo)體襯底200的溝槽，所述溝槽位于所述掩埋層202與所述有源層202之間。所述溝槽的寬度范圍為3 30納米。作為一個實施例，所述溝槽的制作方法為沿所述有源層201厚度方向進行刻蝕工藝，刻蝕所述第一外延層203，直至露出下方的半導(dǎo)體襯底200，所述刻蝕工藝為濕法刻蝕工藝或干法刻蝕工藝，所述濕法刻蝕工藝或干法刻蝕工藝的參數(shù)設(shè)置與現(xiàn)有技術(shù)相同，在此不做贅述。然后，請參考圖10，在所述第一外延層203表面和溝槽內(nèi)形成絕緣層，所述絕緣層的材質(zhì)可以為氧化硅、碳化硅、碳化硅或氮氧化硅在內(nèi)的絕緣材質(zhì)。作為一個實施例，所述絕緣層的材質(zhì)為氧化硅，其可以利用氧化工藝或化學(xué)氣相沉積工藝制作。接著，請參考圖11，去除位于所述第一外延層203表面的絕緣層，位于所述溝槽內(nèi)的絕緣層形成掩埋側(cè)墻204。所述掩埋側(cè)墻204用于防止后續(xù)形成的源區(qū)和漏區(qū)之間的摻雜離子的擴散，從而改善晶體管的短溝道效應(yīng)。作為一個實施例，去除位于所述外延層203表面的絕緣層的方法為現(xiàn)有的化學(xué)機械研磨的方法，所述化學(xué)機械研磨的方法作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)地說明。接著，請參考圖12，進行刻蝕工藝，去除部分掩埋側(cè)墻204，使得所述掩埋側(cè)墻204 的深度小于所述溝槽的深度，從而有利于后續(xù)的外延層沉積工藝的進行。然后，請參考圖13，進行外延沉積工藝，在所述掩埋側(cè)墻204、有源層201和第一外延層203的表面形成第二外延層205。其中，位于所述有源層201表面的第二外延層205的厚度范圍為20 100納米。由于所述掩埋側(cè)墻204的深度小于所述溝槽的深度，在進行外延沉積工藝時，所述掩埋側(cè)墻204的頂部被暴露出，且所述頂部的兩側(cè)具有所述第一外延層203，從而所述頂部能夠在所述外延層沉積工藝從所述掩埋側(cè)墻204的兩側(cè)向所述掩埋側(cè)墻204上方形成第二外延層205，所述第二外延層205覆蓋所述掩埋側(cè)墻204且覆蓋所述第一外延層203的表面。所述第二外延層205與所述第一外延層203用于在后續(xù)的工藝步驟中制作源區(qū)和漏區(qū)。位于所述掩埋側(cè)墻204上方的第二外延層205的厚度范圍為10 300納米，所述第二外延層205作為晶體管的溝道區(qū)，作為后續(xù)形成的源區(qū)和漏區(qū)之間的導(dǎo)電溝道。由于利用外延沉積工藝制作，因此所述第二外延層205的材質(zhì)、晶向和電阻率與所述第一外延層203的材質(zhì)、晶向和電阻率基本相同。然后，請參考圖14，在所述有源層201上方的第二外延層205表面依次形成柵介質(zhì)層206和柵極207。所述柵介質(zhì)層206的材質(zhì)為氧化硅，其可以利用氧化工藝制作。所述柵介質(zhì)層206 的厚度范圍為10 100埃。所述柵極207的材質(zhì)為多晶硅，其可以利用化學(xué)氣相沉積工藝制作。然后，請繼續(xù)參考圖14，在所述柵介質(zhì)層206的兩側(cè)、柵極207的兩側(cè)和頂部形成間隙氧化層208，所述間隙氧化層208用于保護所述柵介質(zhì)層206和柵極207。所述間隙氧化層208可以利用氧化工藝或沉積工藝制作。所述間隙氧化層208的厚度范圍為10 50埃。接著，請繼續(xù)參考圖14，以所述柵極207和間隙氧化層208為掩膜，進行離子注入， 在所述柵極207兩側(cè)的第二外延層205內(nèi)形成輕摻雜區(qū)209，形成所述輕摻雜區(qū)209的離子注入的參數(shù)與現(xiàn)有的形成輕摻雜區(qū)的離子注入的參數(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)地說明。然后，請參考圖15，在所述柵極207和間隙氧化層208兩側(cè)的第二外延層205的表面形成側(cè)墻208，所述側(cè)墻208與所述柵介質(zhì)層206、柵極207、間隙氧化層208構(gòu)成柵極結(jié)構(gòu)。所述側(cè)墻208的材質(zhì)為絕緣材質(zhì)，所述側(cè)墻208的制作方法與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)地說明。接著，請繼續(xù)參考圖15，在所述柵極結(jié)構(gòu)兩側(cè)的第二外延層205內(nèi)和第一外延層203內(nèi)形成源區(qū)210和漏區(qū)211，所述源區(qū)210和漏區(qū)211位于所述隔離側(cè)墻204的兩側(cè)。 所述源區(qū)210和漏區(qū)211的制作方法利用現(xiàn)有的源/漏離子注入形成(SD implant)。由于位于所述掩埋側(cè)墻204上方的第二外延層205的厚度范圍為10 300納米，所述第二外延層205作為晶體管的溝道區(qū)，作為后續(xù)形成的源區(qū)和漏區(qū)之間的導(dǎo)電溝道。在位于所述掩埋側(cè)墻204上方的第二外延層205的厚度為上述數(shù)值范圍內(nèi)，可以保證晶體管的正常工作， 并且所述隔離側(cè)墻204可以有效阻止源區(qū)210和漏區(qū)211之間的摻雜離子通過所述隔離側(cè)墻204所在位置擴散，有利于改善短溝道效應(yīng)。由于所述第一外延層203下方形成有掩埋層202，所述掩埋層202可以將源區(qū)210和漏區(qū)211與下方的半導(dǎo)體襯底200隔離，減小所述源區(qū)210或漏區(qū)211與所述半導(dǎo)體襯底200之間形成結(jié)電容。經(jīng)過上述步驟，形成的晶體管請參考圖15，所述晶體管包括半導(dǎo)體襯底200，所述半導(dǎo)體襯底200表面形成有有源層201，所述有源層201的材質(zhì)與所述半導(dǎo)體襯底200的材質(zhì)相同；掩埋層202，位于所述有源層202兩側(cè)的半導(dǎo)體襯底200表面，所述掩埋層202與所述有源層201之間具有間隙；第一外延層203，位于所述掩埋層202的表面和所述間隙內(nèi)，所述第一外延層203 與所述有源層201齊平；溝槽，位于所述第一外延層203內(nèi)，所述溝槽位于所述掩埋層202與所述有源層 201之間；掩埋側(cè)墻204，位于所述溝槽內(nèi)，所述掩埋側(cè)墻204的厚度小于所述溝槽的深度；第二外延層205，位于所述掩埋側(cè)墻204、有源層201和第一外延層203的表面；柵極結(jié)構(gòu)，位于所述有源層201上方的第二外延層205表面，所述柵極結(jié)構(gòu)包括位于所述第二外延層205表面的柵介質(zhì)層206、位于所述柵介質(zhì)層206表面的柵極207、位于所述柵介質(zhì)層206兩側(cè)和柵極207的兩側(cè)和頂部的間隙氧化層208、位于所述柵極207和間隙氧化層208兩側(cè)的側(cè)墻208 ；輕摻雜區(qū)209，位于所述柵極207和間隙氧化層208兩側(cè)的第二外延層205內(nèi)；源區(qū)210，位于所述掩埋側(cè)墻204 —側(cè)的第二外延層205和第一外延層203內(nèi)。漏區(qū)211，位于所述掩埋側(cè)墻204另一側(cè)的第二外延層205和第一外延層203內(nèi)。作為一個實施例，所述掩埋層202的材質(zhì)為絕緣材質(zhì)，其厚度范圍為5 100埃。 所述掩埋層202的材質(zhì)可以為氧化硅、氮化硅、碳化硅或氮氧化硅，優(yōu)選為氧化硅。所述掩埋側(cè)墻204的材質(zhì)為絕緣材質(zhì)，其厚度范圍為3 30納米，所述掩埋側(cè)墻 204的材質(zhì)可以為氧化硅、氮化硅、碳化硅或氮氧化硅。所述溝槽的寬度范圍為3 30納米。請參考圖15，作為一個實施例，所述有源層201的厚度范圍為0. 05 0. 2微米，位于所述有源層201表面的第二外延層205的厚度范圍為20 100納米。所述第一外延層 203和第二外延層205的材質(zhì)、晶向和電阻率與所述半導(dǎo)體襯底200的材質(zhì)、晶向和電阻率基本相同。為了保證晶體管能夠正常工作，所述掩埋側(cè)墻204上方的第二外延層205的厚度應(yīng)為10 300納米，在上述的厚度范圍內(nèi)，所述掩埋側(cè)墻204可以有效防止相鄰的源區(qū) 210和漏區(qū)211的摻雜離子的擴散，從而可以改善晶體管的短溝道效應(yīng)。由于所述第一外延層203下方形成有掩埋層202，所述掩埋層202可以將源區(qū)210和漏區(qū)211與下方的半導(dǎo)體襯底200隔離，減小所述源區(qū)210或漏區(qū)211與所述半導(dǎo)體襯底200之間形成結(jié)電容。綜上，本發(fā)明提供的晶體管及其制作方法，在源區(qū)和漏區(qū)之間形成隔離側(cè)墻，所述隔離側(cè)墻可以防止源區(qū)和漏區(qū)之間的摻雜離子擴散，改善了晶體管的短溝道效應(yīng)，由于所述源區(qū)和漏區(qū)位于掩埋層上方，因此所述掩埋層防止源區(qū)和漏區(qū)與半導(dǎo)體襯底之間形成結(jié)電容，減小了結(jié)漏電流，改善了晶體管的性能。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種晶體管的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有有源層，所述有源層的材質(zhì)與所述半導(dǎo)體襯底的材質(zhì)相同；在所述有源層兩側(cè)的半導(dǎo)體襯底表面形成掩埋層，所述掩埋層與所述有源層之間具有間隙；在所述掩埋層表面和間隙內(nèi)形成第一外延層，所述第一外延層與所述有源層齊平；在所述第一外延層內(nèi)形成露出所述半導(dǎo)體襯底的溝槽，所述溝槽位于所述掩埋層與所述有源層之間；在所述溝槽內(nèi)形成掩埋側(cè)墻，所述掩埋側(cè)墻的厚度小于所述溝槽的深度；在所述掩埋側(cè)墻、有源層和第一外延層的表面形成第二外延層；在所述有源層上方的第二外延層表面形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的第二外延層內(nèi)和第一外延層內(nèi)形成源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)位于所述隔離側(cè)墻兩側(cè)。
2.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，位于所述掩埋側(cè)墻上方的第二外延層的厚度范圍為10 300納米。
3.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述掩埋層的材質(zhì)為絕緣材質(zhì)。
4.如權(quán)利要求3所述的晶體管的制作方法，其特征在于，所述掩埋層的厚度范圍為5 100 埃。
5.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述掩埋側(cè)墻的材質(zhì)為絕緣材質(zhì)。
6.如權(quán)利要求5所述的晶體管的制作方法，其特征在于，所述掩埋側(cè)墻的厚度范圍為 3 30納米。
7.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述溝槽的寬度范圍為3 30納米。
8.如權(quán)利要求3或5所述的晶體管的制作方法，其特征在于，所述絕緣材質(zhì)為氧化硅、 氮化硅、碳化硅或氮氧化硅。
9.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，位于所述有源層表面的第二外延層的厚度范圍為20 100納米。
10.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述有源層的厚度范圍為 0. 05 0. 2微米。
11.一種晶體管，其特征在于，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有有源層，所述有源層的材質(zhì)與所述半導(dǎo)體襯底的材質(zhì)相同；掩埋層，位于所述有源層兩側(cè)的半導(dǎo)體襯底表面，所述掩埋層與所述有源層之間具有間隙；第一外延層，位于所述掩埋層表面和間隙內(nèi)，所述第一外延層與所述有源層齊平；溝槽，位于所述第一外延層內(nèi)，所述溝槽位于所述掩埋層與所述有源層之間，且暴露出所述半導(dǎo)體襯底；掩埋側(cè)墻，位于所述溝槽內(nèi)，所述掩埋側(cè)墻的厚度小于所述溝槽的深度； 第二外延層，位于所述掩埋側(cè)墻、有源層和第一外延層的表面； 柵極結(jié)構(gòu)，位于所述有源層上方的第二外延層表面； 源區(qū)，位于所述掩埋側(cè)墻一側(cè)的第二外延層和第一外延層內(nèi)。 漏區(qū)，位于所述掩埋側(cè)墻另一側(cè)的第二外延層和第一外延層內(nèi)。
12.如權(quán)利要求11所述的晶體管，其特征在于，位于所述掩埋側(cè)墻上方的第二外延層的厚度范圍為10 300納米。
13.如權(quán)利要求11所述的晶體管，其特征在于，所述掩埋層的材質(zhì)為絕緣材質(zhì)。
14.如權(quán)利要求12所述的晶體管，其特征在于，所述掩埋層的厚度范圍為5 100埃。
15.如權(quán)利要求11所述的晶體管，其特征在于，所述掩埋側(cè)墻的材質(zhì)為絕緣材質(zhì)。
16.如權(quán)利要求15所述的晶體管，其特征在于，所述掩埋側(cè)墻的厚度范圍為3 30納米。
17.如權(quán)利要求11所述的晶體管，其特征在于，所述溝槽的寬度范圍為3 30納米。
18.如權(quán)利要求13或15的晶體管，其特征在于，所述絕緣材質(zhì)為氧化硅、氮化硅、碳化硅或氮氧化硅。
19.如權(quán)利要求11述的晶體管，其特征在于，位于所述有源層表面的第二外延層的厚度范圍為20 100納米。
20.如權(quán)利要求11述的晶體管，其特征在于，所述有源層的厚度范圍為0.05 0. 2微米。
全文摘要
本發(fā)明提供一種晶體管及其制作方法，所述方法包括提供形成有有源層的半導(dǎo)體襯底；在所述有源層兩側(cè)的半導(dǎo)體襯底表面形成于所述有源層之間具有間隙的掩埋層；在所述掩埋層表面和間隙內(nèi)形成有源層齊平的第一外延層；在所述第一外延層內(nèi)形成露出所述半導(dǎo)體襯底的溝槽，所述溝槽位于所述掩埋層與所述有源層之間；在所述溝槽內(nèi)形成厚度小于所述溝槽的深度的掩埋側(cè)墻；在所述掩埋側(cè)墻、有源層和第一外延層的表面形成第二外延層；在所述有源層上方的第二外延層表面形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的第二外延層內(nèi)和第一外延層內(nèi)形成源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)位于所述隔離側(cè)墻兩側(cè)。本發(fā)明改善了晶體管的短溝道效應(yīng)，改善了器件的性能。
文檔編號H01L29/12GK102479707SQ201010559189
公開日2012年5月30日 申請日期2010年11月24日 優(yōu)先權(quán)日2010年11月24日
發(fā)明者趙猛, 韓永召 申請人:中芯國際集成電路制造(北京)有限公司