專利名稱：Bicmos集成工藝中寄生管阱區(qū)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體的制造工藝方法，尤其涉及一種BICMOS集成工藝中寄生管阱區(qū)的制造方法。
背景技術(shù)：
為了方便電路設(shè)計，在一般的NPN型HBT異質(zhì)結(jié)三極管工藝版圖中，一般會附帶的放入一些寄生的PNP管以及二極管，寄生PNP管一般分為VPNP和LPNP，即垂直PNP管和水平PNP管，如圖1 (VPNP，LPNP, PIN)所示。寄生管的絕大部分結(jié)構(gòu)都是在制造NPN管的工藝過程中寄生產(chǎn)生的。但是，為了實現(xiàn)該寄生管在電信號隔離，我們必須進(jìn)行一步專門的注入，即PIN注入，以實現(xiàn)其電學(xué)上的隔離。同樣地，在CMOS工藝中，為了實現(xiàn)NMOS與襯底的隔離，即屏蔽襯底電信號對 NMOS工作狀態(tài)的影響，一般會采取在STI刻蝕完后，進(jìn)行一次專門的η型注入，即DEEP N TOLL(DNW)，如圖2所示。在目前含有η型寄生管的BICMOS工藝中一般都采用以下工藝流程1.涂膠，曝光，顯影，定義NMOS的區(qū)域，如圖3所示；2.進(jìn)行用于電學(xué)隔離的DNW的注入，該步驟注入P元素，如圖4所示；3.去膠，如圖5所示；4.涂膠，曝光，顯影，定義寄生管的制造區(qū)域，如圖6所示；5.進(jìn)行寄生管的阱區(qū)PIN注入，該步驟注入P元素，如圖7所示；6.去膠，如圖8所示。上述傳統(tǒng)工藝需要采用兩張掩模版(分別用于定義匪OS的區(qū)域和定義寄生管的制造區(qū)域，見上述工藝的步驟1和步驟4)，且需要兩步單獨的注入(見上述工藝的步驟2和步驟5)，工藝復(fù)雜，制造成本高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種BICMOS集成工藝中寄生管阱區(qū)的制造方法，該方法減少了常規(guī)BiCMOS工藝中的一層光照，而不需要增加其他工藝流程及工藝費用，簡化了工藝步驟且降低了制造成本。為解決上述技術(shù)問題，本發(fā)明提供一種BICMOS集成工藝中寄生管阱區(qū)的制造方法，包括如下步驟(1)制造一塊整合了寄生管阱區(qū)PIN注入圖形及NMOS的DNW注入圖形的掩模版；(2)利用步驟(1)制造的掩模版對需要注入的寄生管阱區(qū)以及NMOS區(qū)域進(jìn)行定義，包括涂膠，曝光，顯影；(3)進(jìn)行N型注入，形成寄生管的阱區(qū)和NMOS區(qū)域；(4)去膠。在步驟(1)中，用一塊包含寄生管阱區(qū)PIN注入圖形及NMOS的DNW注入圖形的掩模版代替?zhèn)鹘y(tǒng)工藝中的兩塊版子。在步驟(3)中，該步驟通過注入P元素來形成寄生管的阱區(qū)和NMOS區(qū)域。在步驟(3)中，寄生管阱區(qū)的PIN注入和NMOS的DNW注入同步進(jìn)行，具有相同的劑量和能量。在步驟(3)中，在0. 18微米和0. 13微米的BICMOS集成工藝中，寄生管阱區(qū)的 PIN注入和NMOS的DNW注入整合后的單次注入能量為1400j600kev，所述注入能量優(yōu)選 2000kev ；注入劑量為0. 5E13-5E13，注入劑量優(yōu)選1E13。和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果本發(fā)明提供的解決方案可以通過版圖的改變而在同一注入步驟內(nèi)實現(xiàn)不同區(qū)域(NM0S和寄生管)的電隔離。本發(fā)明提供的寄生管阱區(qū)制造方案減少了常規(guī)BICMOS工藝中的一層光照，而不需要增加其他工藝流程及工藝費用。本發(fā)明提供的寄生管阱區(qū)制造方法為BICMOS工藝提供了一種低成本解決方案。


圖1是現(xiàn)有的LPNP、VPNP, PIN阱區(qū)結(jié)構(gòu)示意圖；圖IA是LPNP阱區(qū)結(jié)構(gòu)示意圖； 圖IB是VPNP阱區(qū)結(jié)構(gòu)示意圖；圖IC是PIN阱區(qū)結(jié)構(gòu)示意圖；圖2是現(xiàn)有的CMOS DNW結(jié)構(gòu)示意圖；圖3-圖8是傳統(tǒng)的含有η型寄生管的BICMOS工藝流程圖；其中，圖3是定義NMOS 區(qū)域的示意圖；圖4是DNW注入的示意圖；圖5是去膠后的示意圖；圖6是定義寄生管區(qū)域示意圖；圖7是PIN注入示意圖；圖8是去膠后的示意圖；圖9-圖11是本發(fā)明在BICMOS工藝中形成寄生管阱區(qū)的流程示意圖；其中，圖9 是NMOS和寄生管區(qū)域一起定義的示意圖；圖10是DNW和PIN注入一次進(jìn)行的示意圖；圖 11是去膠后的示意圖。
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。本發(fā)明提供一種在BICMOS工藝中形成寄生管阱區(qū)的優(yōu)化工藝流程，實現(xiàn)的具體方法包括如下步驟1.制造一塊整合了寄生管阱區(qū)PIN注入圖形及NMOS的DNW注入圖形的新的掩模版(該掩模版只需要包括傳統(tǒng)工藝采用的兩張掩模版的所有圖形即可)；即用一塊包含 NMOS的DNW注入圖形和寄生管阱區(qū)PIN注入圖形的掩模版(見圖9)代替?zhèn)鹘y(tǒng)工藝中的兩塊版子(見圖3和圖6)。2.利用新的掩模版對需要注入的寄生管阱區(qū)以及NMOS區(qū)域進(jìn)行定義，包括涂膠， 曝光，顯影，如圖9所示。3.進(jìn)行所需的N型注入，如圖10所示。該步驟通過注入P元素來形成寄生管的阱區(qū)，該注入能量可從0. 5Ε13-5Ε13調(diào)節(jié)，典型值為1Ε13。寄生管阱區(qū)的PIN注入和NMOS的 DEEP N WELL注入同步進(jìn)行，具有相同的劑量和能量。在0. 18um(微米)和0. 13um工藝中， PIN注入和DNW注入整合后的單次注入能量約為1400-2600kev左右(典型值為2000kev)， 劑量為0. 5E13-5E13(典型值為1E13)。4.采用常規(guī)工藝去膠，如圖11所示。
本發(fā)明提供的解決方案可以通過版圖的改變而在同一注入步驟內(nèi)實現(xiàn)不同區(qū)域 (NM0S和寄生管)的電隔離。本發(fā)明提供的寄生管阱區(qū)制造方法減少了常規(guī)BiCMOS工藝中的一層光照，用一步注入代替?zhèn)鹘y(tǒng)工藝兩步單獨的注入(見圖3-8)，而不需要增加其他工藝流程及工藝費用，從而進(jìn)一步減少制造成本。本發(fā)明提供的寄生管阱區(qū)制造方法為 BICMOS工藝提供了一種低成本解決方案。
權(quán)利要求
1.一種BICMOS集成工藝中寄生管阱區(qū)的制造方法，其特征在于，包括如下步驟(1)制造一塊整合了寄生管阱區(qū)PIN注入圖形及NMOS的DNW注入圖形的掩模版；(2)利用步驟(1)制造的掩模版對需要注入的寄生管阱區(qū)以及NMOS區(qū)域進(jìn)行定義，包括涂膠，曝光，顯影；(3)進(jìn)行N型注入，形成寄生管的阱區(qū)和NMOS區(qū)域；(4)去膠。
2.如權(quán)利要求1所述的BICMOS集成工藝中寄生管阱區(qū)的制造方法，其特征在于，在步驟(1)中，用一塊包含寄生管阱區(qū)PIN注入圖形及NMOS的DNW注入圖形的掩模版代替?zhèn)鹘y(tǒng)工藝中的兩塊版子。
3.如權(quán)利要求1所述的BICMOS集成工藝中寄生管阱區(qū)的制造方法，其特征在于，在步驟(3)中，該步驟通過注入P元素來形成寄生管的阱區(qū)和NMOS區(qū)域。
4.如權(quán)利要求1或3所述的BICMOS集成工藝中寄生管阱區(qū)的制造方法，其特征在于， 在步驟(3)中，寄生管阱區(qū)的PIN注入和NMOS的DNW注入同步進(jìn)行，具有相同的劑量和能量。
5.如權(quán)利要求1或3所述的BICMOS集成工藝中寄生管阱區(qū)的制造方法，其特征在于， 在步驟(3)中，在0. 18微米和0. 13微米的BICMOS集成工藝中，寄生管阱區(qū)的PIN注入和 NMOS的DNW注入整合后的單次注入能量為14004600kev，注入劑量為0. 5E13-5E13。
6.如權(quán)利要求5所述的BICMOS集成工藝中寄生管阱區(qū)的制造方法，其特征在于，在步驟(3)中，所述注入能量為2000kev，所述注入劑量為1E13。
全文摘要
本發(fā)明公開了一種BICMOS集成工藝中寄生管阱區(qū)的制造方法，包括如下步驟(1)制造一塊整合了寄生管阱區(qū)PIN注入圖形及NMOS的DNW注入圖形的掩模版；(2)利用步驟(1)制造的掩模版對需要注入的寄生管阱區(qū)以及NMOS區(qū)域進(jìn)行定義，包括涂膠，曝光，顯影；(3)進(jìn)行N型注入，形成寄生管的阱區(qū)和NMOS區(qū)域；(4)去膠。該方法減少了常規(guī)BiCMOS工藝中的一層光照，而不需要增加其他工藝流程及工藝費用，簡化了工藝步驟且降低了制造成本。
文檔編號H01L21/76GK102479737SQ20101056098
公開日2012年5月30日 申請日期2010年11月26日 優(yōu)先權(quán)日2010年11月26日
發(fā)明者李 昊, 陳帆, 陳雄斌 申請人:上海華虹Nec電子有限公司