專利名稱：半導(dǎo)體器件的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其涉及一種半導(dǎo)體器件的形成方法。
背景技術(shù)：
由于應(yīng)力可以改變硅材料的能隙和載流子遷移率，因此通過應(yīng)力來提高M(jìn)OS晶體管的性能成為越來越常用的手段。通過適當(dāng)控制應(yīng)力，可以提高載流子(NM0S晶體管中的電子，PMOS晶體管中的空穴)遷移率，也就提高了驅(qū)動電流，因而應(yīng)力可以極大地提高M(jìn)OS 晶體管的性能?，F(xiàn)有技術(shù)中，雙應(yīng)力襯墊技術(shù)在NMOS晶體管上形成張應(yīng)力襯墊層(tensile stress liner) , PMOS(compressive stressliner),
大了 PMOS晶體管和NMOS晶體管的驅(qū)動電流，提高了電路的響應(yīng)速度。據(jù)研究，使用雙應(yīng)力襯墊技術(shù)的集成電路能夠帶來的速度提升。此外，在現(xiàn)有的高性能的半導(dǎo)體器件中，還通過嵌入式鍺硅(EmbeddedGeSi)技術(shù)來提高PMOS晶體管的性能，主要是在需要形成源區(qū)和漏區(qū)的區(qū)域形成鍺硅材料，然后再進(jìn)行摻雜形成PMOS晶體管的源區(qū)和漏區(qū)。形成鍺硅材料是為了引入硅和鍺硅(SiGe)之間晶格失配形成的壓應(yīng)力，以提高PMOS晶體管的性能。隨著半導(dǎo)體器件的特征尺寸(CD，Critical Dimension)的不斷減小，應(yīng)力記憶技術(shù)(SMT，Stress Memorization ^Technology)得到了廣泛的使用。SMT 用于提高 NMOS 晶體管的性能，主要包括首先在NMOS晶體管上形成張應(yīng)力層，所述張應(yīng)力層一般為剛性較強(qiáng)的氮化硅層；之后對所述NMOS晶體管和張應(yīng)力層進(jìn)行退火，由于所述張應(yīng)力層的剛性較強(qiáng)，從而將張應(yīng)力層中的張應(yīng)力引入至所述NMOS晶體管的柵電極、源區(qū)、漏區(qū)和襯底，且所述張應(yīng)力持續(xù)存在，被“記憶”在所述NMOS晶體管的柵電極、源區(qū)、漏區(qū)和襯底，故此得名； 接下來去除所述張應(yīng)力層，完成應(yīng)力記憶過程。但是，現(xiàn)有技術(shù)的應(yīng)力記憶技術(shù)會影響NMOS晶體管的性能參數(shù)，如閾值電壓 (threshold voltage)、飽禾口電、流等，尤其是溝道寬度(channel width 或 devicewidth)較小的匪OS晶體管對應(yīng)力更為敏感。圖1示出了溝道長度為40nm(gate = 40nm)的匪OS晶體管在經(jīng)過應(yīng)力記憶技術(shù)處理后，閾值電壓隨著溝道寬度的偏移關(guān)系曲線，可見，器件的溝道寬度越小，閾值電壓的偏移越大，即受應(yīng)力記憶技術(shù)的影響越大。由于在半導(dǎo)體工藝中， 半導(dǎo)體基底上往往形成有大量的晶體管，溝道寬度較小的NMOS晶體管對應(yīng)力的過度敏感會影響器件性能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是應(yīng)力記憶技術(shù)對不同溝道寬度的NMOS晶體管的性能參數(shù)影響不同，影響器件性能。為解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件的形成方法，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有NMOS晶體管；
在所述NMOS晶體管的柵電極上方的張應(yīng)力層中形成開口 ；對所述半導(dǎo)體基底進(jìn)行退火；去除所述張應(yīng)力層?？蛇x的，所述開口沿所述NMOS晶體管的溝道寬度方向的長度與所述NMOS晶體管的溝道寬度成反比?？蛇x的，所述開口沿所述NMOS晶體管的溝道寬度方向的長度與(L/W)*L成正比， 其中，L為所述NMOS晶體管的溝道長度，W為所述NMOS晶體管的溝道寬度?？蛇x的，所述開口的深度與所述NMOS晶體管的溝道寬度成反比?？蛇x的，所述開口的形狀可以是矩形或橢圓形?？蛇x的，所述張應(yīng)力層的材料為氮化硅?？蛇x的，所述張應(yīng)力層的形成方法為等離子增強(qiáng)型化學(xué)氣相沉積或高密度等離子增強(qiáng)型化學(xué)氣相沉積。可選的，所述開口的形成方法為干法刻蝕?？蛇x的，使用干法刻蝕和/或濕法刻蝕去除所述張應(yīng)力層。可選的，所述半導(dǎo)體基底上還形成有PMOS晶體管，所述形成張應(yīng)力層包括形成張應(yīng)力層，覆蓋所述PMOS晶體管和NMOS晶體管；在所述張應(yīng)力層上形成光刻膠層并圖形化，定義出所述NMOS晶體管的圖形；以所述圖形化后的光刻膠層為掩膜進(jìn)行刻蝕，去除所述PMOS晶體管表面的張應(yīng)力層。可選的，所述NMOS晶體管的表面還形成有襯墊層和刻蝕阻擋層，所述張應(yīng)力層形成于所述刻蝕阻擋層之上。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本技術(shù)方案在NMOS晶體管上形成張應(yīng)力層之后，在NMOS晶體管的柵電極上方的張應(yīng)力介質(zhì)層中形成開口，之后再進(jìn)行退火，由于去除了部分張應(yīng)力介質(zhì)層，降低了退火過程中張應(yīng)力層對NMOS晶體管的影響，減弱了不同溝道寬度的NMOS晶體管受應(yīng)力記憶技術(shù)影響的差別，有利于改善器件性能。進(jìn)一步的，本技術(shù)方案中所述開口沿溝道寬度方向的長度以及深度和NMOS晶體管的溝道寬度成反比，即溝道寬度越小，所述開口的體積越大，也即形成所述開口過程中去除的張應(yīng)力層越多，從而減小引入NMOS晶體管的張應(yīng)力，有利于避免溝道寬度較小的NMOS 晶體管對應(yīng)力過度敏感導(dǎo)致的器件性能下降。


圖1是現(xiàn)有技術(shù)的經(jīng)過應(yīng)力記憶技術(shù)處理的NMOS晶體管的閾值電壓和溝道寬度之間的關(guān)系曲線圖；圖2是本發(fā)明實(shí)施例的半導(dǎo)體器件的形成方法的流程示意圖；圖3至圖7是本發(fā)明第一實(shí)施例的半導(dǎo)體器件的形成方法的中間結(jié)構(gòu)的剖面圖和俯視圖；圖8和圖9是本發(fā)明第二實(shí)施例的半導(dǎo)體器件的形成方法的中間結(jié)構(gòu)的剖面圖和俯視圖；圖10和圖11是本發(fā)明第三實(shí)施例的半導(dǎo)體器件的形成方法的中間結(jié)構(gòu)的剖面圖和俯視圖。
具體實(shí)施例方式現(xiàn)有技術(shù)中，應(yīng)力記憶技術(shù)對不同溝道寬度的NMOS晶體管的性能參數(shù)的影響不同，尤其是溝道寬度較小的NMOS晶體管對應(yīng)力非常敏感，會導(dǎo)致器件性能下降。本技術(shù)方案在NMOS晶體管上形成張應(yīng)力層之后，在NMOS晶體管的柵電極上方的張應(yīng)力介質(zhì)層中形成開口，之后再進(jìn)行退火，由于去除了部分張應(yīng)力介質(zhì)層，降低了退火過程中張應(yīng)力層對NMOS晶體管的影響，減弱了不同溝道寬度的NMOS晶體管受應(yīng)力記憶技術(shù)影響的差別，有利于改善器件性能。進(jìn)一步的，本技術(shù)方案中所述開口沿溝道寬度方向的長度以及深度和NMOS晶體管的溝道寬度成反比，即溝道寬度越小，所述開口的體積越大，也即形成所述開口過程中去除的張應(yīng)力層越多，從而減小引入NMOS晶體管的張應(yīng)力，有利于避免溝道寬度較小的NMOS 晶體管對應(yīng)力過度敏感導(dǎo)致的器件性能下降。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施方式
的限制。圖2示出了本發(fā)明實(shí)施例的半導(dǎo)體器件的形成方法的流程示意圖，包括步驟S11，提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有NMOS晶體管；步驟S12，形成張應(yīng)力層，覆蓋所述NMOS晶體管；步驟S13，在所述NMOS晶體管的柵電極上方的張應(yīng)力層中形成開口 ；步驟S14，對所述半導(dǎo)體基底進(jìn)行退火；步驟S15，去除所述張應(yīng)力層。圖3至圖7示出了本發(fā)明第一實(shí)施例的半導(dǎo)體器件的形成方法的中間結(jié)構(gòu)的剖面圖及俯視圖，下面結(jié)合圖2和圖3至圖7對本發(fā)明的第一實(shí)施例進(jìn)行詳細(xì)說明。結(jié)合圖2和圖3，執(zhí)行步驟S11，提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有NMOS 晶體管。具體的，提供半導(dǎo)體基底10，所述半導(dǎo)體基底10上形成有NMOS晶體管，所述NMOS 晶體管包括形成在半導(dǎo)體基底10上的柵極結(jié)構(gòu)11、位于柵極結(jié)構(gòu)11兩側(cè)的半導(dǎo)體基底10 中的源區(qū)12和漏區(qū)13，其中，所述柵極結(jié)構(gòu)11可以包括柵介質(zhì)層和位于其上的柵電極，還可以包括形成在所述柵介質(zhì)層和柵電極側(cè)壁上的側(cè)墻。所述半導(dǎo)體基底20的材質(zhì)可以是單晶硅，也可以是絕緣體上硅(SOI，Silicon On Insulator)結(jié)構(gòu)或硅上外延層結(jié)構(gòu)。本實(shí)施例中，所述NMOS晶體管上方覆蓋有襯墊層14 和刻蝕阻擋層15，所述襯墊層14的材料可以是氧化硅，所述刻蝕阻擋層15的材料可以是氮化硅。結(jié)合圖2和圖4，執(zhí)行步驟S12，形成張應(yīng)力層，覆蓋所述NMOS晶體管。具體的， 形成張應(yīng)力層16，覆蓋所述NMOS晶體管。所述張應(yīng)力層16的材料可以是氮化硅，其形成方法可以是等離子增強(qiáng)型化學(xué)氣相沉積(PECVD)或高密度等離子增強(qiáng)型化學(xué)氣相沉積 (HDPCVD)，在形成之后，可以對所述張應(yīng)力層16的表面進(jìn)行平坦化，使其表面平整，所述平坦化的方法可以是化學(xué)機(jī)械拋光(CMP)。在形成所述張應(yīng)力層16的過程中，可以通過調(diào)節(jié)反應(yīng)過程的壓強(qiáng)、氣體流量以及等離子體的功率或本領(lǐng)域技術(shù)人員公知的其他方法，對所述張應(yīng)力層16具備的應(yīng)力類型和大小進(jìn)行調(diào)節(jié)，使其具有張應(yīng)力(tensile stress) 0結(jié)合圖2、圖5和圖6，執(zhí)行步驟S13，在所述NMOS晶體管的柵電極上方的張應(yīng)力層中形成開口。具體的，在所述NMOS晶體管的柵極結(jié)構(gòu)11上方的張應(yīng)力層16中形成開口 17，所述開口 17的形成方法為干法刻蝕，所述干法刻蝕可以包括在所述張應(yīng)力層16的表面上形成光刻膠層并圖形化，定義出所述開口 17的圖形；之后以所述圖形化后的光刻膠層為掩膜對所述張應(yīng)力層16進(jìn)行刻蝕，形成所述開口 17 ；最后去除所述光刻膠層。圖6是形成開口 17后所述半導(dǎo)體器件的俯視圖，需要說明的是，圖6僅為示意，為了更清楚的說明本實(shí)施例的技術(shù)方案，圖6中并未示出全部的張應(yīng)力層16，而是將其下方的源區(qū)12和漏區(qū)13 暴露出來，圖5是圖6沿a-b方向的剖面圖。所述開口 17在所述張應(yīng)力層16表面的形狀可以為矩形或橢圓形，本實(shí)施例中為矩形。所述開口 17沿所述NMOS晶體管的溝道寬度方向的長度D與所述NMOS晶體管的溝道寬度W成反比，即所述溝道寬度W越小，所述開口 17沿溝道寬度方向的長度D也就越大。優(yōu)選的，所述開口 17沿溝道寬度方向的長度D與(L/W)*L成正比，其中，L為所述NMOS 晶體管的溝道長度。所述開口 17的深度與所述NMOS晶體管的溝道寬度W成反比，即所述溝道寬度W 越小，所述開口 17的深度越深。本實(shí)施例中，所述NMOS晶體管的溝道寬度W較小，所述開口 17的深度較深，其底部暴露出所述刻蝕阻擋層15。參考圖2，執(zhí)行步驟S14，對所述半導(dǎo)體基底20進(jìn)行退火。結(jié)合圖5和圖6，經(jīng)過退火后，將所述張應(yīng)力層16中的張應(yīng)力引入至所述NMOS晶體管的柵極結(jié)構(gòu)11、源區(qū)12、漏區(qū) 13和襯底中。退火的工藝條件可以參照現(xiàn)有技術(shù)中應(yīng)力記憶技術(shù)中退火的工藝條件。由于在所述張應(yīng)力層16上形成了開口 17，即將所述張應(yīng)力層16的一部分加以去除，從而降低了退火過程中引入至NMOS晶體管的張應(yīng)力，使得張應(yīng)力層16對NMOS晶體管的性能參數(shù)的影響減弱。進(jìn)一步的，所述開口 17的尺寸與所述NMOS晶體管的溝道寬度W 相關(guān)，其沿溝道寬度方向的長度D與溝道寬度W成反比，其深度與溝道寬度W成反比，即所述NMOS晶體管的溝道寬度W越小，所述開口 17的尺寸越大，使得去除的張應(yīng)力層16也就越多，從而避免了溝道寬度較小的NMOS晶體管對應(yīng)力的過度敏感，導(dǎo)致器件性能下降的問題。結(jié)合圖2和圖7，執(zhí)行步驟S15，去除所述張應(yīng)力層。具體的，去除所述張應(yīng)力層， 暴露出所述刻蝕阻擋層15。所述張應(yīng)力層的去除方法可以是干法刻蝕和/或濕法刻蝕，例如可以首先使用干法刻蝕去除所述張應(yīng)力層的大部分，之后采用熱磷酸溶液對所述剩余的張應(yīng)力層進(jìn)行濕法刻蝕，將其全部去除，暴露出所述刻蝕阻擋層15。當(dāng)然，在其他具體實(shí)施例中，也可以不形成所述襯墊層14和刻蝕阻擋層15，而將所述張應(yīng)力層直接形成在NMOS晶體管上，在去除所述張應(yīng)力層之后，相應(yīng)的暴露出所述NMOS晶體管。圖8和圖9示出了第二實(shí)施例的中間結(jié)構(gòu)的剖面圖和俯視圖，其中，圖8為圖9沿a_b方向的剖視圖，類似的，為了清楚的說明本實(shí)施例的方案，并未示出所述源區(qū)22和漏區(qū) 23上方的張應(yīng)力層26。第二實(shí)施例的步驟與第一實(shí)施例類似，包括提供半導(dǎo)體基底20， 所述半導(dǎo)體基底20上形成有NMOS晶體管，所述NMOS晶體管包括柵極結(jié)構(gòu)21、源區(qū)22和漏區(qū)23，所述NMOS晶體管上還覆蓋有襯墊層M和刻蝕阻擋層25 ；之后形成張應(yīng)力層沈，覆蓋所述刻蝕阻擋層25 ；接著在所述柵極結(jié)構(gòu)21上方的張應(yīng)力層沈上形成開口 27 ；之后對所述半導(dǎo)體基底20進(jìn)行退火并將所述張應(yīng)力層沈去除。由于第二實(shí)施例中NMOS晶體管的溝道寬度W大于第一實(shí)施例中NMOS晶體管的溝道寬度W，因此，第二實(shí)施例中，形成在所述張應(yīng)力層沈上的開口 27尺寸較小，其沿溝道寬度方向的長度D相對于第一實(shí)施例較小， 其深度相對于第一實(shí)施例而言也較小，開口 27并未貫穿所述張應(yīng)力層沈，其底部暴露出殘留的張應(yīng)力層沈。圖10和圖11示出了第三實(shí)施例的中間結(jié)構(gòu)的剖面圖和俯視圖，其中，圖10為圖 11沿a-b方向的剖視圖，類似的，為了清楚的說明本實(shí)施例的方案，并未示出所述源區(qū)32和漏區(qū)33上方的張應(yīng)力層36。第三實(shí)施例的步驟與第一實(shí)施例和第二實(shí)施例類似，包括提供半導(dǎo)體基底30，所述半導(dǎo)體基底30上形成有NMOS晶體管，所述NMOS晶體管包括柵極結(jié)構(gòu)31、源區(qū)32和漏區(qū)33，所述NMOS晶體管上還覆蓋有襯墊層34和刻蝕阻擋層35 ；之后形成張應(yīng)力層36，覆蓋所述刻蝕阻擋層35 ；接著在所述柵極結(jié)構(gòu)31上方的張應(yīng)力層36上形成開口 37。由于第三實(shí)施例中NMOS晶體管的溝道寬度W與第二實(shí)施例中NMOS晶體管的溝道寬度W相比更大，因此，第三實(shí)施例中，形成在所述張應(yīng)力層36上的開口 37尺寸進(jìn)一步減小，其沿溝道寬度方向的長度D小于第二實(shí)施例中的開口長度D，其深度相對也比第二實(shí)施例中的開口深度小，開口 37并未貫穿所述張應(yīng)力層36，其底部暴露出殘留的張應(yīng)力層 36。在本發(fā)明的其他具體實(shí)施例中，半導(dǎo)體基底上還可以并列形成有PMOS晶體管和 NMOS晶體管，形成張應(yīng)力層的過程可以包括形成張應(yīng)力層，覆蓋所述PMOS晶體管和NMOS 晶體管；在所述張應(yīng)力層上形成光刻膠層并圖形化，定義出所述NMOS晶體管的圖形；以所述圖形化后的光刻膠層為掩膜進(jìn)行刻蝕，去除所述PMOS晶體管表面的張應(yīng)力層。之后在所述NMOS晶體管的柵電極上方的張應(yīng)力層上形成開口并對所述半導(dǎo)體基底進(jìn)行退火，具體請參見上述實(shí)施例的內(nèi)容，這里不再贅述。綜上，本技術(shù)方案在NMOS晶體管上形成張應(yīng)力層之后，在NMOS晶體管的柵電極上方的張應(yīng)力介質(zhì)層中形成開口，之后再進(jìn)行退火，由于去除了部分張應(yīng)力介質(zhì)層，降低了退火過程中張應(yīng)力層對NMOS晶體管的影響，減弱了不同溝道寬度的NMOS晶體管受應(yīng)力記憶技術(shù)影響的差別，有利于改善器件性能。進(jìn)一步的，本技術(shù)方案中所述開口沿溝道寬度方向的長度以及深度和NMOS晶體管的溝道寬度成反比，即溝道寬度越小，所述開口的體積越大，也即形成所述開口過程中去除的張應(yīng)力層越多，從而減小引入NMOS晶體管的張應(yīng)力，有利于避免溝道寬度較小的NMOS 晶體管對應(yīng)力過度敏感導(dǎo)致的器件性能下降。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種半導(dǎo)體器件的形成方法，其特征在于，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有NMOS晶體管；形成張應(yīng)力層，覆蓋所述NMOS晶體管；在所述NMOS晶體管的柵電極上方的張應(yīng)力層中形成開口 ；對所述半導(dǎo)體基底進(jìn)行退火；去除所述張應(yīng)力層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述開口沿所述NMOS 晶體管的溝道寬度方向的長度與所述NMOS晶體管的溝道寬度成反比。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，所述開口沿所述NMOS 晶體管的溝道寬度方向的長度與(L/W)*L成正比，其中，L為所述NMOS晶體管的溝道長度， W為所述NMOS晶體管的溝道寬度。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述開口的深度與所述NMOS晶體管的溝道寬度成反比。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述開口的形狀可以是矩形或橢圓形。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述張應(yīng)力層的材料為氮化硅。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的形成方法，其特征在于，所述張應(yīng)力層的形成方法為等離子增強(qiáng)型化學(xué)氣相沉積或高密度等離子增強(qiáng)型化學(xué)氣相沉積。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述開口的形成方法為干法刻蝕。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，使用干法刻蝕和/或濕法刻蝕去除所述張應(yīng)力層。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述半導(dǎo)體基底上還形成有PMOS晶體管，所述形成張應(yīng)力層包括形成張應(yīng)力層，覆蓋所述PMOS晶體管和NMOS晶體管；在所述張應(yīng)力層上形成光刻膠層并圖形化，定義出所述NMOS晶體管的圖形；以所述圖形化后的光刻膠層為掩膜進(jìn)行刻蝕，去除所述PMOS晶體管表面的張應(yīng)力層。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述NMOS晶體管的表面還形成有襯墊層和刻蝕阻擋層，所述張應(yīng)力層形成于所述刻蝕阻擋層之上。
全文摘要
一種半導(dǎo)體器件的形成方法，包括提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有NMOS晶體管；形成張應(yīng)力層，覆蓋所述NMOS晶體管；在所述NMOS晶體管的柵電極上方的張應(yīng)力層中形成開口；對所述半導(dǎo)體基底進(jìn)行退火；去除所述張應(yīng)力層。本發(fā)明能夠減弱不同溝道寬度的NMOS晶體管受應(yīng)力記憶技術(shù)影響的差別，有利于改善器件性能。
文檔編號H01L21/336GK102479715SQ20101056509
公開日2012年5月30日 申請日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者孫武, 張海洋, 沈滿華 申請人:中芯國際集成電路制造(北京)有限公司