專利名稱：用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝的監(jiān)控測(cè)試結(jié)構(gòu)，特別是涉及一種用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)。
背景技術(shù)：
在現(xiàn)有以多晶硅形成源漏區(qū)域的工藝中，硅片上的有源區(qū)通過淺槽隔離進(jìn)行隔離，器件包括多個(gè)形成于有源區(qū)上并平行排列的多晶硅柵，在所述有源區(qū)和所述多晶硅柵上還覆蓋有源漏多晶硅，所述源漏多晶硅是先在形成有所述多晶硅柵的整個(gè)硅片表面生長(zhǎng)一層多晶硅后再進(jìn)行源漏多晶硅刻蝕形成；刻蝕后形成的所述源漏多晶硅被各所述多晶硅柵隔開并在各所述多晶硅柵的兩側(cè)形成器件的源漏區(qū)；所述源漏區(qū)的源漏多晶硅還進(jìn)一步進(jìn)行平坦化刻蝕使所述源漏區(qū)的源漏多晶硅的高度低于所述多晶硅柵的高度。在現(xiàn)有以多晶硅形成源漏區(qū)域的工藝中，其中的源漏多晶硅刻蝕工藝會(huì)有刻蝕殘留的問題存在、所述源漏區(qū)的源漏多晶硅平坦化刻蝕也會(huì)存在多晶硅斷裂的問題。但是在現(xiàn)有以多晶硅形成源漏區(qū)域的工藝中，還沒有監(jiān)控上述刻蝕殘留的有效方法，往往在產(chǎn)品測(cè)試階段發(fā)現(xiàn)失效，然后做失效分析后才找出是刻蝕殘留造成的問題，造成后續(xù)損失的風(fēng)險(xiǎn)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，利用該測(cè)試結(jié)構(gòu)能在硅片允收測(cè)試(WAT)階段有效監(jiān)控源漏多晶硅刻蝕后的多晶硅殘留引起的漏電問題、以及能有效監(jiān)控源漏多晶硅平坦化刻蝕后的多晶硅斷裂問題，能減少造成后續(xù)損失的風(fēng)險(xiǎn)。為解決上述技術(shù)問題，本發(fā)明提供的用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，包括 多列平行排列于有源區(qū)上的柵極多晶硅，所述柵極多晶硅的長(zhǎng)邊方向和所述有源區(qū)的長(zhǎng)邊方向垂直。覆蓋于所述有源區(qū)及所述柵極多晶硅上的源漏多晶硅，所述源漏多晶硅包括多列平行排列的源漏區(qū)和多個(gè)源漏區(qū)連線；各所述源漏區(qū)位于各柵極多晶硅兩側(cè)且和所述柵極多晶硅平行；位于奇數(shù)列的各所述源漏區(qū)通過第一組源漏區(qū)連線連接起來并通過平行于所述柵極多晶硅的所述源漏區(qū)連線引出；位于偶數(shù)列的各所述源漏區(qū)通過第二組源漏區(qū)連線連接起來并通過平行于所述柵極多晶硅的所述源漏區(qū)連線引出；所述第一組源漏區(qū)連線和所述第二組源漏區(qū)連線不交疊連接。位于奇數(shù)列的所述柵極多晶硅相連接并引出、位于偶數(shù)列的所述柵極多晶硅相連接并引出。上述各引出線上分別形成有接觸孔并通過鋁線引出形成各測(cè)試端口。更進(jìn)一步的改進(jìn)是，構(gòu)成所述源漏區(qū)的所述源漏多晶硅通過平坦化刻蝕將所述源漏區(qū)的所述源漏多晶硅高度降至低于所述柵極多晶硅的高度。更進(jìn)一步的改進(jìn)是，各所述柵極多晶硅和其頂部交疊的所述源漏多晶硅相隔離， 隔離物為氧化硅膜或氮化硅膜。
更進(jìn)一步的改進(jìn)是，所述源漏多晶硅上形成有金屬硅化物。更進(jìn)一步的改進(jìn)是，所述有源區(qū)周側(cè)形成有淺槽隔離。更進(jìn)一步的改進(jìn)是，所述柵極多晶硅的側(cè)面形成有氮化硅側(cè)墻。更進(jìn)一步的改進(jìn)是，測(cè)試結(jié)構(gòu)形成于硅片上的劃片槽區(qū)域。更進(jìn)一步的改進(jìn)是，位于奇數(shù)列的各所述源漏區(qū)通過第一組源漏區(qū)連線串聯(lián)連接起來形成一串聯(lián)結(jié)構(gòu)，所述串聯(lián)結(jié)構(gòu)的兩端分別通過平行于所述柵極多晶硅的兩個(gè)所述源漏區(qū)連線分別引出，在兩個(gè)引出端的所述源漏區(qū)連線上分別形成有接觸孔并分別通過鋁線引出各形成一個(gè)測(cè)試端口。更進(jìn)一步的改進(jìn)是，位于偶數(shù)列的各所述源漏區(qū)通過第二組源漏區(qū)連線連接起來形成一并聯(lián)結(jié)構(gòu)，所述并聯(lián)結(jié)構(gòu)的連接方式為位于偶數(shù)列的各所述源漏區(qū)的一端都分別通過平行于所述柵極多晶硅的所述源漏區(qū)連線引出，在各引出端的所述源漏區(qū)連線上分別形成有接觸孔并通過鋁線引出并相連形成一個(gè)測(cè)試端口。更進(jìn)一步的改進(jìn)是，也能使位于奇數(shù)列的各所述源漏區(qū)通過第一組源漏區(qū)連線串聯(lián)連接起來形成一并聯(lián)結(jié)構(gòu)，而使位于偶數(shù)列的各所述源漏區(qū)通過第二組源漏區(qū)連線連接起來形成一串聯(lián)結(jié)構(gòu)。利用本發(fā)明的測(cè)試結(jié)構(gòu)能在硅片允收測(cè)試階段有效監(jiān)控以多晶硅形成源漏區(qū)域的工藝中的源漏多晶硅刻蝕后的多晶硅殘留引起的漏電問題、以及能有效監(jiān)控源漏多晶硅平坦化刻蝕后的多晶硅斷裂問題，從而能減少造成后續(xù)損失的風(fēng)險(xiǎn)。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是本發(fā)明實(shí)施例用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)的版圖示意圖；圖2是圖1中AA—軸的斷面示意圖。
具體實(shí)施例方式如圖1所示，是本發(fā)明實(shí)施例用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)的版圖示意圖；如圖2所示，是圖1中AA—軸的斷面示意圖。本發(fā)明實(shí)施例用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，形成于硅襯底10的劃片槽區(qū)域上，有源區(qū)2通過淺槽隔離1進(jìn)行隔離，包括多列平行排列于有源區(qū)2上的柵極多晶硅5，所述柵極多晶硅5的長(zhǎng)邊方向和所述有源區(qū)2的長(zhǎng)邊方向垂直。覆蓋于所述有源區(qū)2及所述柵極多晶硅5上的源漏多晶硅3，所述源漏多晶硅3包括多列平行排列的源漏區(qū)3a、!3b和多個(gè)源漏區(qū)連線31、32 ；各所述源漏區(qū)3a、!3b位于各柵極多晶硅5兩側(cè)且和所述柵極多晶硅5平行；構(gòu)成所述源漏區(qū)3a、3b的所述源漏多晶硅3 通過平坦化刻蝕將所述源漏區(qū)3a、3b的源漏多晶硅高度降至低于所述柵極多晶硅的高度， 平坦化刻蝕后的區(qū)域?yàn)槠教够绰┒嗑Ч?的區(qū)域，所述平坦化源漏多晶硅4的區(qū)域大于所述有源區(qū)的區(qū)域、小于所述源漏多晶硅3的區(qū)域。位于奇數(shù)列的各所述源漏區(qū)3a通過第一組源漏區(qū)連線31串聯(lián)連接起來形成一串聯(lián)結(jié)構(gòu)，所述串聯(lián)結(jié)構(gòu)的兩端分別通過平行于所述柵極多晶硅5的兩個(gè)所述源漏區(qū)連線31 分別引出，在兩個(gè)引出端的所述源漏區(qū)連線31上分別形成有接觸孔8并分別通過鋁線6引
4出各自的測(cè)試端口 7a和測(cè)試端口 7b。位于偶數(shù)列的各所述源漏區(qū)北通過第二組源漏區(qū)連線32連接起來形成一并聯(lián)結(jié)構(gòu)，所述并聯(lián)結(jié)構(gòu)的連接方式為位于偶數(shù)列的各所述源漏區(qū)北的一端都分別通過平行于所述柵極多晶硅的所述源漏區(qū)連線32引出，在各引出端的所述源漏區(qū)連線32上分別形成有接觸孔8并通過鋁線6引出并相連形成測(cè)試端口 7c。位于奇數(shù)列的所述柵極多晶硅5通過柵極多晶硅連線51相連接并引出、位于偶數(shù)列的所述柵極多晶硅5通過柵極多晶硅連線52相連接并引出。柵極多晶硅連線51和52 形成的引出線上分別形成有接觸孔8并通過鋁線6引出形成各自的測(cè)試端口 7d、7e。各所述柵極多晶硅5和其頂部交疊的所述源漏多晶硅3如第一組源漏區(qū)連線31、 第二組源漏區(qū)連線33相隔離，隔離物為氧化硅膜或氮化硅膜。如圖2所示，所述源漏多晶硅3的中間部分經(jīng)過平坦化刻蝕后形成所述平坦化源漏多晶硅4，所述平坦化源漏多晶硅4的厚度要小于所述多晶硅柵5的厚度、而所述源漏多晶硅3的厚度大于所述多晶硅柵5的厚度，所述多晶硅柵5將經(jīng)過平坦化后的所述源漏多晶硅3分割形成多列平行排列源漏區(qū)3a、3b。在各所述柵極多晶硅的側(cè)面形成有氮化硅側(cè)墻9。利用本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)能在硅片允收測(cè)試階段有效監(jiān)控以多晶硅形成源漏區(qū)域的工藝中的源漏多晶硅刻蝕后的多晶硅殘留引起的漏電問題、以及能有效監(jiān)控源漏多晶硅平坦化刻蝕后的多晶硅斷裂問題。利用本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)能有效監(jiān)控源漏多晶硅平坦化刻蝕后的多晶硅斷裂問題，如圖1和圖2所示，本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)在設(shè)計(jì)時(shí)，可以對(duì)平坦化刻蝕區(qū)域進(jìn)行調(diào)節(jié)，也即調(diào)節(jié)所述平坦化源漏多晶硅4和所述源漏多晶硅3間的邊緣間距A，所述邊緣間距 A的變動(dòng)范圍為0. 05 μ m 0. 5 μ m，測(cè)試端口 7a接地，測(cè)試端口 7b加電壓掃描，通過監(jiān)測(cè)兩端口之間電流值可以算出電阻值，R= (V2-V1)/I，其中Vl為測(cè)試端口 7a電壓，V2為測(cè)試端口 7b電壓，I為測(cè)試端口 7b監(jiān)測(cè)到的電流，電阻值的變化可以反映出在源漏多晶硅平坦化工藝后是否會(huì)把源漏多晶硅3刻斷。利用本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)能有效監(jiān)控源漏多晶硅刻蝕后的多晶硅殘留引起的漏電問題。如圖1所示，本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)在設(shè)計(jì)時(shí)，可以通過變動(dòng)間距Sl值范圍而對(duì)源漏多晶硅刻蝕后在柵極多晶硅5側(cè)面出現(xiàn)多晶硅殘留33進(jìn)行監(jiān)測(cè)。間距Sl的范圍為 0. 05 μ m 1 μ m，測(cè)試時(shí)是通過測(cè)試端口 7d或7e和測(cè)試端口 7a或7c之間的是否有漏電， 當(dāng)有漏電時(shí)則存在多晶硅殘留33。如圖1所示，本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)在設(shè)計(jì)時(shí)，可以通過變動(dòng)間距S2值范圍而對(duì)源漏多晶硅刻蝕后在柵極多晶硅5側(cè)面出現(xiàn)多晶硅殘留34進(jìn)行監(jiān)測(cè)。間距S2的范圍為 0. 1 μ m 1 μ m，測(cè)試時(shí)是通過測(cè)試端口 7a和7c之間的是否有漏電，當(dāng)有漏電時(shí)則存在多晶硅殘留34。如圖1所示，本發(fā)明實(shí)施例測(cè)試結(jié)構(gòu)在設(shè)計(jì)時(shí)，可以通過變動(dòng)間距S3值范圍而對(duì)源漏多晶硅刻蝕后在柵極多晶硅5側(cè)面出現(xiàn)多晶硅殘留35進(jìn)行監(jiān)測(cè)。間距S3的范圍為最小規(guī)則的光刻尺寸 1 μ m，測(cè)試時(shí)是通過測(cè)試端口 7d和7e之間的是否有漏電，當(dāng)有漏電時(shí)則存在多晶硅殘留34。
以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于，包括多列平行排列于有源區(qū)上的柵極多晶硅，所述柵極多晶硅的長(zhǎng)邊方向和所述有源區(qū)的長(zhǎng)邊方向垂直；覆蓋于所述有源區(qū)及所述柵極多晶硅上的源漏多晶硅，所述源漏多晶硅包括多列平行排列的源漏區(qū)和多個(gè)源漏區(qū)連線；各所述源漏區(qū)位于各柵極多晶硅兩側(cè)且和所述柵極多晶硅平行；位于奇數(shù)列的各所述源漏區(qū)通過第一組源漏區(qū)連線連接起來并通過平行于所述柵極多晶硅的所述源漏區(qū)連線引出；位于偶數(shù)列的各所述源漏區(qū)通過第二組源漏區(qū)連線連接起來并通過平行于所述柵極多晶硅的所述源漏區(qū)連線引出；所述第一組源漏區(qū)連線和所述第二組源漏區(qū)連線不交疊連接；位于奇數(shù)列的所述柵極多晶硅相連接并引出、位于偶數(shù)列的所述柵極多晶硅相連接并引出；上述各引出線上分別形成有接觸孔并通過鋁線引出形成各測(cè)試端口。
2.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于構(gòu)成所述源漏區(qū)的所述源漏多晶硅通過平坦化刻蝕將所述源漏區(qū)的所述源漏多晶硅高度降至低于所述柵極多晶硅的高度。
3.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于位于奇數(shù)列的各所述源漏區(qū)通過第一組源漏區(qū)連線串聯(lián)連接起來形成一串聯(lián)結(jié)構(gòu)，所述串聯(lián)結(jié)構(gòu)的兩端分別通過平行于所述柵極多晶硅的兩個(gè)所述源漏區(qū)連線分別引出，在兩個(gè)引出端的所述源漏區(qū)連線上分別形成有接觸孔并分別通過鋁線引出各形成一個(gè)測(cè)試端口。
4.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于位于偶數(shù)列的各所述源漏區(qū)通過第二組源漏區(qū)連線連接起來形成一并聯(lián)結(jié)構(gòu)，所述并聯(lián)結(jié)構(gòu)的連接方式為位于偶數(shù)列的各所述源漏區(qū)的一端都分別通過平行于所述柵極多晶硅的所述源漏區(qū)連線引出，在各引出端的所述源漏區(qū)連線上分別形成有接觸孔并通過鋁線引出并相連形成一個(gè)測(cè)試端口。
5.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于各所述柵極多晶硅和其頂部交疊的所述源漏多晶硅相隔離，隔離物為氧化硅膜或氮化硅膜。
6.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于所述源漏多晶硅上形成有金屬硅化物。
7.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于所述有源區(qū)周側(cè)形成有淺槽隔離。
8.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于所述柵極多晶硅的側(cè)面形成有氮化硅側(cè)墻。
9.如權(quán)利要求1所述用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，其特征在于測(cè)試結(jié)構(gòu)形成于硅片上的劃片槽區(qū)域。
全文摘要
本發(fā)明公開了一種用于監(jiān)控源漏多晶硅刻蝕的測(cè)試結(jié)構(gòu)，包括多列平行排列于有源區(qū)上的柵極多晶硅；覆蓋于有源區(qū)及柵極多晶硅上的源漏多晶硅；位于各柵極多晶硅兩側(cè)的源漏多晶硅形成源漏區(qū)；奇數(shù)列和偶數(shù)列的源漏區(qū)分別用源漏區(qū)連線連接起來并分別引出形成測(cè)試端口；奇數(shù)列和偶數(shù)列的柵極多晶硅分別用多晶硅柵連線連接起來并分別引出形成測(cè)試端口。利用本發(fā)明測(cè)試結(jié)構(gòu)能在硅片允收測(cè)試階段有效監(jiān)控源漏多晶硅刻蝕后的多晶硅殘留引起的漏電問題、以及能有效監(jiān)控源漏多晶硅平坦化刻蝕后的多晶硅斷裂問題，能減少造成后續(xù)損失的風(fēng)險(xiǎn)。
文檔編號(hào)H01L21/66GK102479772SQ20101056558
公開日2012年5月30日 申請(qǐng)日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者劉梅, 金鋒 申請(qǐng)人:上海華虹Nec電子有限公司