專利名稱：一種化學(xué)機(jī)械平坦化的方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路制造工藝，具體來說，涉及集成電路制造工藝中的化學(xué)機(jī)械平坦化的方法。
背景技術(shù)：
化學(xué)機(jī)械平坦化(CMP)是一種表面全局平坦化技術(shù)，通過晶片和一個拋光頭之間的相對運(yùn)動來平坦化晶片表面。由于CMP能精確并均勻地把晶片表面拋光為需要的厚度和平坦度，已經(jīng)成為最廣泛采用的技術(shù)，在集成電路制造工藝中，用來拋光多層金屬化互連結(jié)構(gòu)中的介質(zhì)和金屬層。但在CMP之前，需要在晶片上沉積金屬或介質(zhì)材料的薄膜，而沉積的薄膜通常都有應(yīng)力，該應(yīng)力會使晶片彎曲，并導(dǎo)致CMP工藝后晶片的不平坦，而嚴(yán)重的不平坦會導(dǎo)致器件的短路或開路，影響產(chǎn)品的合格率。因此，需要提出一種能夠有效釋放金屬材料應(yīng)力并提高晶片平坦度的方法。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供了一種化學(xué)機(jī)械平坦化的方法，所述方法包括提供半導(dǎo)體晶片，所述晶片包括襯底、形成于所述襯底上的第一介質(zhì)層以及形成于第一介質(zhì)層內(nèi)的互連結(jié)構(gòu)；在所述第一介質(zhì)層內(nèi)形成溝槽，所述溝槽與所述互連結(jié)構(gòu)相接；在所述溝槽及第一介質(zhì)層上形成導(dǎo)電層，所述導(dǎo)電層與所述互連結(jié)構(gòu)電連接；在所述導(dǎo)電層上形成開口，所述開口的底部高于所述導(dǎo)電層的底部；在所述導(dǎo)電層上形成第二介質(zhì)層；對所述晶片進(jìn)行化學(xué)機(jī)械研磨，至所述第一介質(zhì)層露出。通過采用本發(fā)明所述的方法，在沉積了導(dǎo)電層后，通過在導(dǎo)電層內(nèi)形成開口，從而釋放導(dǎo)電層的應(yīng)力，而后填充應(yīng)力較小的第二介質(zhì)層，從而減小由于導(dǎo)電層的應(yīng)力導(dǎo)致晶片的彎曲，進(jìn)而減小由于晶片彎曲導(dǎo)致晶片的不平整，提高晶片平整度。


圖1示出了根據(jù)本發(fā)明的實(shí)施例的化學(xué)機(jī)械平坦化方法的流程圖；圖2-8示出了根據(jù)本發(fā)明實(shí)施例的一種CMP的方法各個制造階段的示意圖。
具體實(shí)施例方式本發(fā)明通常涉及制造半導(dǎo)體器件的方法。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。參考圖1，圖1示出了根據(jù)本發(fā)明的實(shí)施例的化學(xué)機(jī)械平坦化方法的流程圖。在步驟S101，提供半導(dǎo)體晶片，所述晶片包括襯底、形成于所述襯底上的第一介質(zhì)層以及形成于第一介質(zhì)層內(nèi)的互連結(jié)構(gòu)。本發(fā)明較佳的實(shí)施例是應(yīng)用在半導(dǎo)體金屬互連結(jié)構(gòu)平坦化中， 如圖2所示，為應(yīng)用在形成通孔的金屬平坦化中，在此實(shí)施例中，在此步驟中，可以包括提供半導(dǎo)體襯底200、形成半導(dǎo)體器件(圖中未示出)、形成第一介質(zhì)層220以及形成互連結(jié)構(gòu)210，所述互連結(jié)構(gòu)210可以包括通孔及金屬連線。所述半導(dǎo)體襯底200包括硅襯底(例如晶片)，還可以包括其他基本半導(dǎo)體或化合物半導(dǎo)體，例如Ge、SiGe、GaAS、InP或Si C等。 根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者η型襯底)，所述半導(dǎo)體襯底200可以包括各種摻雜配置。此外，可選地，所述半導(dǎo)體襯底200可以包括外延層，也可以包括絕緣體上硅(SOI)結(jié)構(gòu)，還可以具有應(yīng)力以增強(qiáng)性能。所述器件結(jié)構(gòu)可以包括晶體管、二極管或其他半導(dǎo)體組件、以及部分金屬互連結(jié)構(gòu)等。在其他實(shí)施例中，還可以是單鑲嵌工藝形成導(dǎo)電連線的平坦化中，還可以是雙鑲嵌工藝形成金屬互連結(jié)構(gòu)的平坦化中，此處僅是示例，本發(fā)明并不限于此。在步驟S102，在所述第一介質(zhì)層內(nèi)形成溝槽，所述溝槽與所述互連結(jié)構(gòu)相接。參考圖2，在本實(shí)施例中，利用刻蝕技術(shù)，在所述互連結(jié)構(gòu)210上的第一介質(zhì)層220內(nèi)形成通孔槽 230。在其他實(shí)施例中，還可以形成金屬連線槽或者通孔及金屬連線一體槽。 在步驟S103，在所述溝槽及第一介質(zhì)層上形成導(dǎo)電層，所述導(dǎo)電層與所述互連結(jié)構(gòu)電連接。參考圖3，可以在所述晶片上依次形成襯墊層232-1和金屬層232-2，從而形成了包括襯墊層232-1和金屬232-2的導(dǎo)電層232，所述襯墊層232-1可以包括TaN、TiN, Ta、 Ti、TiSiN, TaSiN, Tiff, WN或Ru，或其組合，起到防止金屬層擴(kuò)散至其他層內(nèi)。所述金屬層 232-2可以包括W、Ti、TiN、Cu，或其組合。所述導(dǎo)電層的厚度為大約20-1000nm，可以通過 CVD、濺射、電鍍或其他合適的方法來形成。在步驟S103，在所述導(dǎo)電層上形成開口，所述開口的底部高于所述導(dǎo)電層的底部， 并填充所述開口，在所述導(dǎo)電層上形成第二介質(zhì)層。具體來說，在本發(fā)明所示實(shí)施例中，首先，如圖4所示，在所述導(dǎo)電層232上形成具有多個溝槽的光致抗蝕劑層234。而后，如圖 5所示，刻蝕所述導(dǎo)電層232，在所述導(dǎo)電層232內(nèi)形成開口 235，所述開口 235不暴露導(dǎo)電層232之下的第一介質(zhì)層220，優(yōu)選地，所述開口 235的底部距離所述導(dǎo)電層底面的高度為 10-200nm,接著去除光致抗蝕劑層234 (圖未示出)，優(yōu)選地，參考圖5，所述開口 235形成于第一介質(zhì)層220之上的導(dǎo)電層232內(nèi)，所述第一介質(zhì)層220之上的導(dǎo)電層232相對于通孔 230內(nèi)的導(dǎo)電層232具有更平坦的表面，以在相對平坦的導(dǎo)電層232內(nèi)形成開口。而后，如圖6所示，在所述開口 235及導(dǎo)電層232上形成第二介質(zhì)層236，相對于導(dǎo)電層232，所述第二介質(zhì)層236具有更小的應(yīng)力，例如光敏刻蝕劑或聚合物。在本發(fā)明實(shí)施例中，所述開口釋放了導(dǎo)電層232的部分應(yīng)力。在步驟S105，對所述晶片進(jìn)行化學(xué)機(jī)械研磨，至所述第一介質(zhì)層露出。如圖7所示，利用化學(xué)機(jī)械研磨的方法去除第二介質(zhì)層236以及第一介質(zhì)層220上的導(dǎo)電層232，至所述第一介質(zhì)層220露出，使通孔238上表面與第一介質(zhì)層上表面大致相平(二者的高度差在工藝誤差允許的范圍內(nèi))，從而實(shí)現(xiàn)所述晶片的平坦化。
而后，可以根據(jù)需要，完成后續(xù)加工步驟，例如，如圖8所示，在通孔238上形成另一金屬層MO以及形成另一層間介質(zhì)層250，此處僅為示例，本發(fā)明對此不做任何限制。以上對本發(fā)明實(shí)施例的化學(xué)機(jī)械平坦化方法進(jìn)行了詳細(xì)的描述，本發(fā)明所述的方法，是在沉積了導(dǎo)電層后，通過在導(dǎo)電層內(nèi)形成開口，從而釋放導(dǎo)電層的應(yīng)力，在填充應(yīng)力較小的材料第二介質(zhì)層后，進(jìn)行化學(xué)機(jī)械平坦化，這種方法減小了由于導(dǎo)電層的應(yīng)力導(dǎo)致晶片的彎曲，進(jìn)而減小由于晶片彎曲導(dǎo)致晶片的不平整，提高晶片平整度。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對這些實(shí)施例進(jìn)行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種化學(xué)機(jī)械平坦化的方法，所述方法包括提供半導(dǎo)體晶片，所述晶片包括襯底、形成于所述襯底上的第一介質(zhì)層以及形成于第一介質(zhì)層內(nèi)的互連結(jié)構(gòu)；在所述第一介質(zhì)層內(nèi)形成溝槽，所述溝槽與所述互連結(jié)構(gòu)相接；在所述溝槽及第一介質(zhì)層上形成導(dǎo)電層，所述導(dǎo)電層與所述互連結(jié)構(gòu)電連接；在所述導(dǎo)電層上形成開口，所述開口的底部高于所述導(dǎo)電層的底部；在所述導(dǎo)電層上形成第二介質(zhì)層；對所述晶片進(jìn)行化學(xué)機(jī)械研磨，至所述第一介質(zhì)層露出。
2.根據(jù)權(quán)利要求1所述的方法，其中所述導(dǎo)電層的厚度為20-1000nm。
3.根據(jù)權(quán)利要求1所述的方法，其中所述開口的底部距離所述導(dǎo)電層底面的高度為 10-200nm。
4.根據(jù)權(quán)利要求1所述的方法，其中所述第二介質(zhì)層的材料包括光敏刻蝕劑或聚合物。
5.根據(jù)權(quán)利要求1所述的方法，其中所述溝槽包括通孔槽和/或?qū)щ娺B線槽。
6.根據(jù)權(quán)利要求1至5中任一項所述的方法，所述導(dǎo)電層包括襯墊層和金屬層。
7.根據(jù)權(quán)利要求6所述的方法，其中所述金屬層包括W、Ti、、TiAl、Cu,或其組合。
8.根據(jù)權(quán)利要求6所述的方法，其中所述襯墊層包括TaN、TiN、Ta、Ti、TiSiN、TaSiN、 TiW、WN或Ru，或其組合。
全文摘要
本發(fā)明公開了一種化學(xué)機(jī)械平坦化的方法，所述方法包括提供半導(dǎo)體晶片，所述晶片包括襯底、形成于所述襯底上的第一介質(zhì)層以及形成于第一介質(zhì)層內(nèi)的互連結(jié)構(gòu)；在所述第一介質(zhì)層內(nèi)形成溝槽，所述溝槽與所述互連結(jié)構(gòu)相接；在所述溝槽與第一介質(zhì)層上形成導(dǎo)電層，所述導(dǎo)電層與所述互連結(jié)構(gòu)電連接；在所述導(dǎo)電層上形成開口，所述開口的底部高于所述導(dǎo)電層的底部；在所述導(dǎo)電層上形成第二介質(zhì)層；對所述晶片進(jìn)行化學(xué)機(jī)械研磨，至所述第一介質(zhì)層露出。所述方法釋放了導(dǎo)電層的應(yīng)力，從而減小了由于導(dǎo)電層的應(yīng)力導(dǎo)致晶片的彎曲，進(jìn)而減小由于晶片彎曲導(dǎo)致晶片的不平整，提高晶片平整度。
文檔編號H01L21/3105GK102479750SQ20101057166
公開日2012年5月30日 申請日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學(xué)院微電子研究所, 北京北方微電子基地設(shè)備工藝研究中心有限責(zé)任公司