專(zhuān)利名稱(chēng)：一種芯片的散熱結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子學(xué)領(lǐng)域，具體涉及一種熱電散熱結(jié)構(gòu)，主要應(yīng)用于半導(dǎo)體集成 電路芯片O
背景技術(shù)：
隨著器件尺度的減小，單個(gè)芯片的器件集成密度的增大以及時(shí)鐘頻率的提高導(dǎo)致 芯片的功耗迅速增加。急劇增長(zhǎng)的功耗帶來(lái)芯片溫度的升高，不僅會(huì)使器件及電路性能發(fā) 生退化，還會(huì)對(duì)器件和電路的可靠性帶來(lái)影響。當(dāng)今的高性能芯片生產(chǎn)的熱量已經(jīng)達(dá)到了 每平方厘米100瓦。未來(lái)的芯片可能會(huì)產(chǎn)生更高的熱量，預(yù)計(jì)如果不采用有效的散熱手段， 芯片的溫度甚至可以和太陽(yáng)表面一樣高。目前的芯片的散熱方式主要是風(fēng)冷散熱、水冷散熱、半導(dǎo)體制冷片散熱這幾種，也 有新型的管散熱技術(shù)、微通道散熱技術(shù)和基于熱離子換能效應(yīng)的制冷技術(shù)。這幾種方法里， 前三種方法技術(shù)相對(duì)成熟，其中風(fēng)冷散熱和水冷散熱的散熱效率要小于基于帕爾帖效應(yīng)的 半導(dǎo)體制冷片，并且水冷散熱還有液體泄漏的可靠性隱患。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于帕爾帖熱電效應(yīng)的芯片散熱結(jié)構(gòu)。本發(fā)明的技術(shù)方案如下一種芯片的散熱結(jié)構(gòu)，其特征在于，在芯片的上表面通過(guò)氧化隔離形成P型和N型 超晶格層，P型超晶格和N型超晶格之間通過(guò)二氧化硅隔離，P型超晶格通過(guò)接觸孔與芯片 接低電位的金屬層電學(xué)相連，同時(shí)P型超晶格上方形成金屬層連接外接電源；N型超晶格通 過(guò)接觸孔與芯片接高電位電源的金屬層電學(xué)相連，同時(shí)N型超晶格上方形成金屬層連接外 接電源，P型超晶格連接的外接電源電位要低于N型超晶格連接的外接電源。其中，P型超晶格連接的外接電源電位可為地，N型超晶格連接的外接高電位電 源，芯片其他金屬導(dǎo)電層通過(guò)通孔的銅互連與外接電源連接，銅與超晶格間用二氧化硅隔
1 O芯片上表面的超晶格可采用周期性SiGe/Si、BiTe/SMe、BiTe/BiTeSe, GaN/AIN、 Si/Si02等結(jié)構(gòu)，超晶格厚度大約為l-3um左右，超晶格摻雜濃度為1019-102°cm_3左右。超晶格與芯片間有一層l-2um左右的緩沖層，緩沖層與超晶格具有相同的摻雜濃 度，從而減小超晶格與芯片之間晶格適配造成的應(yīng)力。如SiGe/Si超晶格可以采用SiGe/ SiGeC作為緩沖材料。本發(fā)明的優(yōu)點(diǎn)和積極效果本發(fā)明是基于帕爾帖熱電效應(yīng)的半導(dǎo)體散熱結(jié)構(gòu)，利用超晶格具有低熱導(dǎo)率和類(lèi) 似聲子局域化行為的特點(diǎn)，能夠?qū)π酒岬耐瑫r(shí)抑制周?chē)h(huán)境熱量向芯片的傳遞。芯片 工作時(shí)，電流從N型超晶格流經(jīng)金屬層再?gòu)腜型超晶格流出。在保證芯片工作的同時(shí)，利用 帕爾帖效應(yīng)對(duì)芯片進(jìn)行散熱。該散熱結(jié)構(gòu)直接利用芯片的主電壓而不需要提供額外的電源電壓，由于超晶格結(jié)構(gòu)具有低熱導(dǎo)率以及類(lèi)似于聲子局域化行為的特點(diǎn)，能夠有效抑制周 圍環(huán)境熱量向芯片的傳遞。 本發(fā)明只對(duì)芯片表面而不對(duì)芯片襯底進(jìn)行工藝操作，節(jié)省了對(duì)襯底操作時(shí)需要對(duì) 芯片上表面進(jìn)行保護(hù)的工藝步驟。同時(shí)，由于現(xiàn)在通常采用倒裝芯片的封裝技術(shù)，只對(duì)芯片 上表面進(jìn)行操作還能夠避免對(duì)整個(gè)芯片進(jìn)行打孔，降低了工藝難度與復(fù)雜度。該散熱結(jié)構(gòu) 制造工藝與CMOS工藝相兼容，此外只在縱向方向進(jìn)行工藝操作，不占用芯片面積。


圖1為芯片熱電散熱結(jié)構(gòu)截面圖；圖2為芯片熱電散熱結(jié)構(gòu)的制備流程圖<100-芯片襯底102-芯片主電源(地)金屬層104-超晶格與金屬導(dǎo)電層接觸孔106-P型超晶格108-外接電源Vl110-銅互連通孔
101-芯片工作區(qū)
103-芯片主電源(高電位)金屬層 105-N型超晶格 107- 二氧化硅 109-外接電源V具體實(shí)施例方式下面通過(guò)實(shí)例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。需要注意的是，公布實(shí)施例的目的在于幫 助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域的技術(shù)人員可以理解在不脫離本發(fā)明及所附權(quán)利要求 的精神和范圍內(nèi)，各種替換和修改都是可能的。因此，本發(fā)明不應(yīng)局限于實(shí)施例所公開(kāi)的內(nèi) 容，本發(fā)明要求保護(hù)的范圍以權(quán)利要求書(shū)界定的范圍為準(zhǔn)。圖1是為芯片熱電散熱結(jié)構(gòu)的截面圖。芯片包括襯底100和工作區(qū)域101，其中 芯片工作層101包含多晶硅和金屬互聯(lián)線。在芯片上方分別形成P型超晶格和N型超晶 格，超晶格之間通過(guò)二氧化硅隔離。P型超晶格106通過(guò)接觸孔與芯片接低電位(地)電 源(Vss)的金屬層電學(xué)相連，同時(shí)P型超晶格上方形成金屬層連接外接電源(VI)。N型超 晶格105通過(guò)接觸孔與芯片接高電位電源(Vdd)的金屬層電學(xué)相連，同時(shí)N型超晶格上方 形成金屬層連接外接電源(^)。P型超晶格連接的外接電源Vl電位要低于N型超晶格連 接的外接電源V2。芯片熱電散熱結(jié)構(gòu)的制備過(guò)程如下1、芯片表面淀積一層二氧化硅隔離層，如圖2(a)所示。2、去掉需要形成P型超晶格區(qū)域的二氧化硅，并刻通孔連接芯片內(nèi)主電源低電位 (地)金屬層，如圖2(b)所示。3、分子束外延形成P型超晶格，如圖2(c)所示。4、去掉需要形成N型超晶格區(qū)域的二氧化硅并保留部分二氧化硅作為與P型超晶 格區(qū)域的隔離層，通孔連接芯片內(nèi)主電源高電位金屬層，如圖2(d)所示。5、分子束外延形成N型超晶格，如圖2(e)所示。6、刻通孔連接芯片內(nèi)其它金屬導(dǎo)電層，如圖2(f)所示。7、淀積二氧化硅隔離層，如圖2(g)所示。
4
8、刻蝕二氧化硅，P型超晶格與N型超晶格分別與低電位(地)和高電位外接電 源連接，芯片其他金屬導(dǎo)電層通過(guò)通孔的銅互連與外接電源連接，如圖2(h)所示。當(dāng)加上電壓VI、V2時(shí)，根據(jù)帕爾帖效應(yīng)P型和N型超晶格與芯片金屬層接觸的地 方(104)將吸收熱量，并在超晶格上表面與金屬連線(108與109)接觸處散走；于此同時(shí)， 超晶格結(jié)構(gòu)具有低熱導(dǎo)率以及類(lèi)似于聲子局域化行為的特點(diǎn)，能夠有效抑制周?chē)h(huán)境熱量 向芯片的傳遞。因此，該散熱結(jié)構(gòu)能夠?qū)π酒M(jìn)行有效散熱。
權(quán)利要求
1.一種芯片的散熱結(jié)構(gòu)，其特征在于，在芯片的上表面通過(guò)氧化隔離形成P型和N型超 晶格層，P型超晶格和N型超晶格之間通過(guò)二氧化硅隔離，P型超晶格通過(guò)接觸孔與芯片接 低電位的金屬層電學(xué)相連，同時(shí)P型超晶格上方形成金屬層連接外接電源；N型超晶格通過(guò) 接觸孔與芯片接高電位電源的金屬層電學(xué)相連，同時(shí)N型超晶格上方形成金屬層連接外接 電源，P型超晶格連接的外接電源電位要低于N型超晶格連接的外接電源。
2.如權(quán)利要求1所述的芯片的散熱結(jié)構(gòu)，其特征在于，P型超晶格連接的外接電源電位 為地，N型超晶格連接的外接高電位電源，芯片其他金屬導(dǎo)電層通過(guò)通孔的銅互連與外接電 源連接，銅與超晶格間用二氧化硅隔離。
3.如權(quán)利要求1所述的芯片的散熱結(jié)構(gòu)，其特征在于，芯片上表面的超晶格采用周期 性 SiGe/SLBiTe/StyTeABiTe/Bil1必e、GaN/AlN、Si/Sih 等結(jié)構(gòu)，超晶格厚度為 l_3um，超晶 格摻雜濃度為1019-102°cm_3。
4.如權(quán)利要求1所述的芯片的散熱結(jié)構(gòu)，其特征在于，超晶格與芯片間有一層l-2um的 緩沖層，緩沖層與超晶格具有相同的摻雜濃度。
全文摘要
本發(fā)明提供一種芯片的散熱結(jié)構(gòu)，屬于微電子學(xué)領(lǐng)域。該散熱結(jié)構(gòu)包括在芯片的上表面通過(guò)氧化隔離形成的P型和N型超晶格層，P型超晶格和N型超晶格之間通過(guò)二氧化硅隔離，P型超晶格通過(guò)接觸孔與芯片接低電位的金屬層電學(xué)相連，同時(shí)P型超晶格上方形成金屬層連接外接電源；N型超晶格通過(guò)接觸孔與芯片接高電位電源的金屬層電學(xué)相連，同時(shí)N型超晶格上方形成金屬層連接外接電源，P型超晶格連接的外接電源電位要低于N型超晶格連接的外接電源。本發(fā)明利用超晶格具有低熱導(dǎo)率和類(lèi)似聲子局域化行為的特點(diǎn)，能夠?qū)π酒岬耐瑫r(shí)抑制周?chē)h(huán)境熱量向芯片的傳遞。
文檔編號(hào)H01L29/15GK102064146SQ20101057186
公開(kāi)日2011年5月18日 申請(qǐng)日期2010年12月3日 優(yōu)先權(quán)日2010年12月3日
發(fā)明者張?zhí)焱? 秦石強(qiáng), 黃如, 黃欣, 黃芊芊 申請(qǐng)人:北京大學(xué)