專利名稱：存儲(chǔ)元件和存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)元件和存儲(chǔ)裝置，它們能夠通過(guò)存儲(chǔ)層的電特性的變化來(lái)存儲(chǔ)信息，所述存儲(chǔ)層包括離子源層和高阻抗層。
背景技術(shù)：
在例如計(jì)算機(jī)等信息裝置中，作為隨機(jī)存取存儲(chǔ)器，操作迅速且具有高密度的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory, DRAM)正被廣泛使用。然而，由于 DRAM的制造方法比用于電子裝置的一般邏輯電路LSI以及信號(hào)處理要復(fù)雜，因而制造成本高。DRAM是其中的信息當(dāng)電源關(guān)斷時(shí)就會(huì)消失的易失性存儲(chǔ)器。必須頻繁地進(jìn)行如下的更新操作，即讀取所寫(xiě)入的信息(數(shù)據(jù))、放大該信息、并且再次寫(xiě)入該信息的操作。為了克服上述缺點(diǎn)，作為甚至當(dāng)電源關(guān)斷時(shí)其中的信息也不會(huì)消失的非易失性存儲(chǔ)器，提出了例如閃存(Flash Memory)、鐵電體隨機(jī)存取存儲(chǔ)器(Ferroelectric Random Access Memory, FeRAM)禾口磁阻隨機(jī)存取存儲(chǔ)器(Magnetoresistive Random Access Memory,MRAM)等。在這些存儲(chǔ)器的情形下，能夠在不供電的情況下長(zhǎng)時(shí)間地持續(xù)保持所寫(xiě)入的信息。然而，這些存儲(chǔ)器各自都有優(yōu)點(diǎn)和缺點(diǎn)。具體地，閃存具有高集成度但在操作速度方面存在缺陷。i^RAM在為了高集成度而進(jìn)行的微細(xì)加工方面存在局限性并且在制造工藝上也有缺陷。MRAM存在能耗方面的缺點(diǎn)。曾提出了一種對(duì)于存儲(chǔ)元件的微細(xì)加工的局限性而言特別有利的新型存儲(chǔ)元件。 該存儲(chǔ)元件具有這樣的結(jié)構(gòu)在兩個(gè)電極之間設(shè)置有含有金屬的離子導(dǎo)體。在該存儲(chǔ)元件中，上述兩個(gè)電極的一者中包含了離子導(dǎo)體中所含有的金屬。基于這種布置，當(dāng)向上述兩個(gè)電極間施加電壓時(shí)，電極中所包含的金屬以離子的形式被擴(kuò)散到離子導(dǎo)體中，并且離子導(dǎo)體的電阻值或者諸如電容等電特性發(fā)生變化。作為利用上述特性的存儲(chǔ)裝置，例如在日本專利申請(qǐng)公開(kāi)公報(bào)特開(kāi)(PCT申請(qǐng)的譯文)第2002-536840號(hào)中提出了一種由硫族化物與金屬的固溶體制成的離子導(dǎo)體。具體地，該存儲(chǔ)裝置是由通過(guò)將Ag、Cu或Si固溶到AsS、 GeS或GeSe中而獲得的材料制成，并且兩個(gè)電極的一者含有Ag、Cu或Si。然而，在相關(guān)技術(shù)的上述結(jié)構(gòu)中，在操作多個(gè)存儲(chǔ)元件的情況下，會(huì)出現(xiàn)這樣的問(wèn)題在初始狀態(tài)或擦除狀態(tài)下，該多個(gè)存儲(chǔ)元件相互之間在電阻值方面的差異很大。當(dāng)反復(fù)進(jìn)行寫(xiě)入/擦除操作時(shí)，寫(xiě)入狀態(tài)下的電阻值和擦除狀態(tài)下的電阻值變成介于低電阻狀態(tài)與高電阻狀態(tài)之間的中間值，并會(huì)出現(xiàn)如下問(wèn)題在后續(xù)的寫(xiě)入/擦除操作中得不到足夠的電阻值變化。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是期望提供一種存儲(chǔ)元件和一種存儲(chǔ)裝置，它們能夠減小多個(gè)存儲(chǔ)元件間的在初始狀態(tài)或擦除狀態(tài)下的電阻值差異、并且對(duì)于多次寫(xiě)入/擦除操作能夠保持寫(xiě)入/擦除狀態(tài)下的電阻值。本發(fā)明實(shí)施方案的存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，并且所述存儲(chǔ)層具有離子源層，它含有碲(Te)、硫( 和硒(Se)這些硫族元素中的至少一者， 并含有選自于銅(Cu)、銀(Ag)、鋅(Zn)和鋯(Zr)的至少一種金屬元素；以及兩個(gè)以上高電阻層，它們的電阻值高于所述離子源層的電阻值，并且具有不同的成分。本發(fā)明另一實(shí)施方案的存儲(chǔ)裝置包括脈沖施加部和多個(gè)存儲(chǔ)元件，所述多個(gè)存儲(chǔ)元件中的每一者具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加部選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓或電流的脈沖，并且所述多個(gè)存儲(chǔ)元件中的每一者是上述的本發(fā)明實(shí)施方案的存儲(chǔ)元件。在本發(fā)明實(shí)施方案的存儲(chǔ)元件或本發(fā)明實(shí)施方案的存儲(chǔ)裝置中，當(dāng)在初始狀態(tài) (高電阻狀態(tài))下向存儲(chǔ)元件施加“正方向”(例如，所述第一電極側(cè)具有負(fù)電位而所述第二電極側(cè)具有正電位)的電壓脈沖或電流脈沖時(shí)，所述離子源層中所含有的金屬元素被離子化，并且離子們擴(kuò)散到所述高電阻層中，與所述第一電極上的電子相結(jié)合從而析出，或者留在所述高電阻層中從而形成雜質(zhì)能級(jí)。在所述存儲(chǔ)層中形成了含有所述金屬元素的傳導(dǎo)路徑，并且所述高電阻層中的電阻變低(寫(xiě)入狀態(tài))。當(dāng)在低電阻狀態(tài)下向存儲(chǔ)元件施加“負(fù)方向”(例如，所述第一電極側(cè)具有正電位而所述第二電極側(cè)具有負(fù)電位)的電壓脈沖時(shí)， 已析出在所述第一電極上的金屬元素被離子化并且溶解到所述離子源層中。于是，含有金屬元素的所述傳導(dǎo)路徑消失，并且所述高電阻層的電阻變高(初始狀態(tài)或擦除狀態(tài))。由于所述存儲(chǔ)層設(shè)有成分彼此不同的兩個(gè)以上高電阻層，因此存在于某一個(gè)高電阻層中的缺陷(在局部上電阻較低的區(qū)域)會(huì)被另一個(gè)高電阻層修正，并且改善了由這些高電阻層構(gòu)成的結(jié)構(gòu)的均勻性。因此，降低了多個(gè)存儲(chǔ)元件在初始狀態(tài)或擦除狀態(tài)下的電阻值差異。此外，在反復(fù)進(jìn)行寫(xiě)入/擦除操作的情況下，抑制了高電阻層中的缺陷的增多， 并且降低了高電阻層的在電傳導(dǎo)方面作為勢(shì)壘(barrier)的功能被損失的可能性。因此， 改善了多次寫(xiě)入/擦除操作時(shí)的電阻值保持特性。根據(jù)本發(fā)明實(shí)施方案的存儲(chǔ)元件和存儲(chǔ)裝置，由于在存儲(chǔ)層中設(shè)有成分彼此不同的兩個(gè)以上高電阻層，于是，降低了多個(gè)存儲(chǔ)元件在初始狀態(tài)或擦除狀態(tài)下的電阻值差異， 并且改善了多次寫(xiě)入/擦除操作時(shí)的電阻值保持特性。下面的說(shuō)明將更充分地呈現(xiàn)本發(fā)明的其它及進(jìn)一步的目的、特征和優(yōu)點(diǎn)。


圖1是圖示了本發(fā)明實(shí)施方案的存儲(chǔ)元件的結(jié)構(gòu)的截面圖。圖2是圖示了使用圖1所示存儲(chǔ)元件的存儲(chǔ)單元陣列的示意性結(jié)構(gòu)的截面圖。圖3是存儲(chǔ)單元陣列的平面圖。圖4A和圖4B分別是本發(fā)明實(shí)施例的存儲(chǔ)元件的HAADF-STEM圖像和示意圖。圖5A和圖5B分別是本發(fā)明比較例的存儲(chǔ)元件的HAADF-STEM圖像和示意圖。圖6A和圖6B分別圖示了實(shí)施例和比較例的存儲(chǔ)元件的EDX測(cè)試結(jié)果。
圖7A和圖7B分別圖示了實(shí)施例和比較例的存儲(chǔ)元件的初始電阻值的累積頻率分布。圖8A和圖8B分別圖示了在對(duì)實(shí)施例和比較例的存儲(chǔ)元件進(jìn)行了寫(xiě)入及擦除操作之后的電阻值。
具體實(shí)施例方式下面參照附圖對(duì)本發(fā)明的實(shí)施方案進(jìn)行詳細(xì)說(shuō)明。存儲(chǔ)元件圖1是本發(fā)明實(shí)施方案的存儲(chǔ)元件1的截面結(jié)構(gòu)圖。存儲(chǔ)元件1具有依次設(shè)置的下部電極10 (第一電極)、存儲(chǔ)層20以及上部電極30 (第二電極)。下部電極10例如設(shè)置于如稍后所述的(圖2)其中形成有互補(bǔ)型金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor, CMOS)電路的硅基板 41 上，且用作 CMOS 電路部分的接線部。下部電極10由例如W(鎢)、WN(氮化鎢)、Cu (銅)、A1 (鋁)、Mo (鉬)、 Ta(鉭)或硅化物等用于半導(dǎo)體加工的布線材料制成。在下部電極10是由例如銅(Cu)等其中可能會(huì)通過(guò)電場(chǎng)而引起離子傳導(dǎo)的材料制成的情況下，由銅(Cu)等制成的下部電極 10的表面上可以涂敷有例如鎢(W)、氮化鎢(WN)、氮化鈦(TiN)或氮化鉭(TaN)等用于抑制離子傳導(dǎo)和熱擴(kuò)散的材料。存儲(chǔ)層20具有離子源層21、第一高電阻層22A和第二高電阻層22B。離子源層21 被設(shè)置得與上部電極30接觸，并且含有銅(Cu)、銀(Ag)、鋅(Si)、鋯(Zr)中的至少一者作為可以用作陽(yáng)離子的金屬元素，以及含有碲(Te)、硫(S)、硒(Se)這些硫族元素中的至少一者或兩者作為可以用作陰離子的離子傳導(dǎo)材料。該金屬元素和該硫族元素結(jié)合從而形成金屬硫族化物層。所述金屬硫族化物層主要具有非晶結(jié)構(gòu)并且起到離子供給源的作用。為了改善在低電阻狀態(tài)(寫(xiě)入狀態(tài))或高電阻狀態(tài)(初始狀態(tài)或擦除狀態(tài))的電阻值保持特性這個(gè)原因，優(yōu)選地，離子源層21含有鋯(Zr)作為可以用作陽(yáng)離子的金屬元素。將低電阻狀態(tài)定義為寫(xiě)入狀態(tài)，并且將高電阻狀態(tài)定義為擦除狀態(tài)。此外，離子源層21優(yōu)選含有Al(鋁)和/或Ge (鍺)作為用于在擦除時(shí)形成氧化物的元素。該元素形成了穩(wěn)定的氧化物從而使得高電阻狀態(tài)(擦除狀態(tài))穩(wěn)定化并且使得有助于重復(fù)次數(shù)的增多。離子源層21的具體材料是例如含有CWrTeAl或CWrTeAlGe成分的離子源層材料。離子源層21中鋁(Al)的含量為例如30 50原子百分比。離子源層21中鋯(Zr) 的含量?jī)?yōu)選為7. 6 沈原子百分比，另外，離子源層21中所含有的鋯(Zr)相對(duì)于硫族元素的總和的組分比(=&(原子百分比)/硫族元素的總和(原子百分比))位于0.2 0. 74 的范圍內(nèi)。離子源層21中Ge的含量?jī)?yōu)選為15原子百分比以下。根據(jù)這樣的構(gòu)造，能夠最大程度地發(fā)揮出各構(gòu)成元素的作用。稍后進(jìn)行詳細(xì)說(shuō)明。例如，出于為了抑制存儲(chǔ)層20在高溫?zé)崽幚頃r(shí)脫落的目的，可以向離子源層21中加入其它元素。例如，硅(Si)是一種添加元素，利用該添加元素還可以預(yù)期對(duì)保持特性的改善。優(yōu)選地，將硅與鋯(Zr) —起加入離子源層21中。然而，當(dāng)硅(Si)的加入量太小時(shí)， 不能期待有防止膜脫落的效果。當(dāng)加入量太大時(shí)，無(wú)法獲得良好的存儲(chǔ)操作特性。因此，離子源層21中硅(Si)的含量較佳地在大約10 45原子百分比的范圍內(nèi)。存儲(chǔ)層20具有第一高電阻層22A與第二高電阻層22B的層疊結(jié)構(gòu)。第一高電阻層22A和第二高電阻層22B具有作為電傳導(dǎo)方面的勢(shì)壘的功能，它們的電阻值比離子源層 21的電阻值高，并且它們具有互不相同的成分。根據(jù)這樣的結(jié)構(gòu)，在存儲(chǔ)元件1中，減小了多個(gè)存儲(chǔ)元件1在初始狀態(tài)或擦除狀態(tài)下的電阻值差異，并且能夠在多次寫(xiě)入/擦除操作中保持初始/擦除狀態(tài)下的電阻值。具體地，當(dāng)操作多個(gè)存儲(chǔ)元件1時(shí)初始狀態(tài)或擦除狀態(tài)下的電阻值差異變大的原因之一是由氧化物薄膜制成的高電阻層的結(jié)構(gòu)的不均勻性。該氧化物薄膜的結(jié)構(gòu)的不均勻性很大程度上取決于例如下層的粗糙度、該氧化物的元素及該下層的潤(rùn)濕性等形態(tài)。例如，在下層的粗糙度很大的情況下，在膜形成時(shí)氧化物材料的附著性不充分的區(qū)域就成為缺陷。結(jié)果，形成了在局部上電阻較低的區(qū)域。在對(duì)存儲(chǔ)元件反復(fù)進(jìn)行寫(xiě)入/擦除操作的情況下，在氧化物薄膜的電阻較低的區(qū)域中缺陷趨于增多。于是，無(wú)法起到電傳導(dǎo)中的勢(shì)壘的作用。然而，在考慮制造上的差異的情況下，難以理想且均勻地控制下層的形態(tài)，因此必須形成對(duì)下層的形態(tài)和制造條件具有寬容度的存儲(chǔ)層20。所以，在本實(shí)施方案中，通過(guò)將成分彼此不同的第一高電阻層22A和第二高電阻層22B相互接觸(層疊)地設(shè)置成在存儲(chǔ)層20中，用第二高電阻層22B對(duì)存在于第一高電阻層22A中的缺陷進(jìn)行修正，由此改善了第一高電阻層22A和第二高電阻層22B的結(jié)構(gòu)的均勻性。在通過(guò)濺射法在非常粗糙的下層上沉積高電阻層的情況下，將要形成的下層的效果根據(jù)所沉積的材料而變化。關(guān)于這一點(diǎn)，同樣通過(guò)將成分彼此不同的第一高電阻層22A 和第二高電阻層22B相互接觸(層疊)地設(shè)置在存儲(chǔ)層20中，就可以預(yù)期能夠抑制在膜沉積時(shí)所產(chǎn)生的缺陷的效果。優(yōu)選地，這樣的第一高電阻層22A和第二高電阻層22B由如下的氧化物或氮化物制成該氧化物或氮化物包含由釔(Y)、鑭(La)、釹(Nd)、釤(Sm)、釓(Gd)、鋱(Tb)和鏑(Dy) 這些稀土元素組成的組中的至少一種元素，或者由如下的氧化物或氮化物制成該氧化物或氮化物包含由硅(Si)、鋁(Al)、鈦(Ti)和鉿(Hf)組成的組中的至少一種元素。由此獲得了納米(nm)級(jí)的相對(duì)平坦的膜。優(yōu)選地，為了獲得更大的修正效果，第一高電阻層22A和第二高電阻層22B由含有物理性質(zhì)(例如原子量和原子半徑等)彼此不同的元素的氧化物或氮化物制成，或者由具有不同性質(zhì)(例如，對(duì)于離子源層21的潤(rùn)濕性不同，等等)的氧化物或氮化物制成。具體地，在第一高電阻層22A是由氧化釓(Gd-O)制成的情況下，第二高電阻層22B 優(yōu)選由鋁(Al)或硅(Si)的氮化物或氧化物(氧化鋁(Al-O)或氧化硅(Si-O))制成。在這種情況下，由氧化釓(Gd-O)制成的第一高電阻層22A對(duì)傳導(dǎo)路徑的形成有貢獻(xiàn)，因此該第一高電阻層22A優(yōu)選被設(shè)置得與下部電極10接觸。由鋁(Al)或硅(Si)的氮化物或氧化物制成的第二高電阻層22B被設(shè)置在第一高電阻層22A與離子源層21之間。通過(guò)這樣的布置，氧化釓(Gd-O)膜中的缺陷被原子半徑小于釓(Gd)的原子半徑的鋁(Al)或硅(Si)所掩埋。第一高電阻層22A的材料不限于氧化釓(Gd-O)，也可以是例如鋁(Al)或硅(Si) 的氧化物或氮化物等的如下材料利用該材料，通過(guò)利用偏置電壓而從離子源層21供給的金屬元素離子來(lái)產(chǎn)生雜質(zhì)能級(jí)并且形成低電阻狀態(tài)。同樣在這種情況下，通過(guò)設(shè)置第二高電阻層22B(其與第一高電阻層22A在例如原子量和原子半徑等物理性質(zhì)上不同，或者在例如離子源層21的潤(rùn)濕性等性質(zhì)上不同)，可以獲得與上面類似的效果。上部電極30由已知半導(dǎo)體加工中所使用的與下部電極10的布線材料類似的布線材料制成。在本實(shí)施方案的存儲(chǔ)元件1中，當(dāng)通過(guò)下部電極10和上部電極30從未圖示的電源(脈沖施加部件)施加電壓脈沖或電流脈沖時(shí)，存儲(chǔ)層20的電特性(例如，電阻值)發(fā)生變化，由此進(jìn)行信息的寫(xiě)入、擦除以及讀取。下面具體說(shuō)明該操作。首先，對(duì)存儲(chǔ)元件1施加正電壓，使得例如上部電極30具有正電位而下部電極10 具有負(fù)電位。因此，包含于離子源層21中的金屬元素被離子化，離子們擴(kuò)散到第二高電阻層22B和第一高電阻層22A中與下部電極10側(cè)上的電子相結(jié)合從而析出。結(jié)果，在下部電極10與存儲(chǔ)層20之間的界面中形成了被還原成金屬狀態(tài)的低電阻金屬元素的傳導(dǎo)路徑 (絲線)，或者被離子化的金屬元素留在第二高電阻層22B和第一高電阻層22A中并形成雜質(zhì)能級(jí)。在第二高電阻層22B和第一高電阻層22A中形成了傳導(dǎo)路徑，存儲(chǔ)層20的電阻值降低，并且作為初始狀態(tài)的高電阻狀態(tài)轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)。此后，即使在除去了正電壓且不對(duì)存儲(chǔ)元件1施加電壓時(shí)，也能保持低上述電阻狀態(tài)。這意味著信息被寫(xiě)入。在將存儲(chǔ)元件1應(yīng)用于其中信息只允許被寫(xiě)入一次的存儲(chǔ)裝置(即，可編程只讀存儲(chǔ)器(Programmable Read Only Memory,PROM))的情況下，僅通過(guò)該寫(xiě)入過(guò)程來(lái)完成記錄。另一方面，為了將存儲(chǔ)元件1應(yīng)用于可擦除存儲(chǔ)裝置，即隨機(jī)存取存儲(chǔ)器(RAM)或電可擦除可編程只讀存儲(chǔ)器(Electronically Erasable and Programmable Read Only Memory, EEPR0M)等時(shí)，擦除過(guò)程是必需的。在擦除過(guò)程中，例如對(duì)存儲(chǔ)元件1 施加負(fù)電壓，使得例如上部電極30具有負(fù)電位而下部電極10具有正電位。利用該施加操作，形成于存儲(chǔ)層20中的傳導(dǎo)路徑的金屬元素被離子化，離子們可溶解到離子源層21中或者與碲(Te)等結(jié)合，從而形成例如Cu2Te或CuTe等化合物。因此，由金屬元素構(gòu)成的傳導(dǎo)路徑消失或減少，因而電阻值升高?？晒┻x擇的方案是，在陽(yáng)極電極上利用存在于離子源層 21中的例如鋁(Al)或鍺(Ge)等添加元素來(lái)形成氧化物膜，并且狀態(tài)轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)。此后，即使在除去了負(fù)電壓且不對(duì)存儲(chǔ)元件1施加電壓時(shí)，也能保持高電阻狀態(tài)。 結(jié)果，所寫(xiě)入的信息變成可擦除的。通過(guò)重復(fù)這樣的步驟，能夠重復(fù)地實(shí)現(xiàn)在存儲(chǔ)元件1中寫(xiě)入信息以及對(duì)所寫(xiě)入的信息的擦除。例如，當(dāng)電阻值為高的狀態(tài)與“0”的信息相關(guān)聯(lián)而電阻值為低的狀態(tài)與“1”的信息相關(guān)聯(lián)時(shí)，在寫(xiě)入信息的過(guò)程中通過(guò)施加正電壓而將信息從“0”變?yōu)椤?1”，并且在擦除信息的過(guò)程中通過(guò)施加負(fù)電壓而將信息從“ 1 ”變?yōu)椤?”。為了擦除所寫(xiě)入的數(shù)據(jù)，初始狀態(tài)下的電阻值與寫(xiě)入信息后的電阻值之比越高越好。在高電阻層的電阻值太大的情況下，難以寫(xiě)入信息，也就是說(shuō)，難以降低電阻，并且寫(xiě)入閾值電壓變得過(guò)高，因此將初始電阻值調(diào)節(jié)為IGQ以下。例如，在第一高電阻層22A或第二高電阻層22B是由稀土元素的氧化物形成的情況下，第一高電阻層22A的電阻值和第二高電阻層22B的電阻值通過(guò)厚度或含氧量等來(lái)予以控制。由于存儲(chǔ)層20設(shè)有成分彼此不同的第一高電阻層22A和第二高電阻層22B，因而通過(guò)第二高電阻層22B對(duì)存在于第一高電阻層22A中的缺陷(在局部上電阻較低的區(qū)域)進(jìn)行修正，并且改善了第一高電阻層22A和第二高電阻層22B在結(jié)構(gòu)上的不均勻性。因此， 減小了多個(gè)存儲(chǔ)元件1在初始狀態(tài)或擦除狀態(tài)下的電阻值差異。同樣，在反復(fù)進(jìn)行寫(xiě)入/ 擦除操作的情況下，抑制了第一高電阻層22A和第二高電阻層22B中的缺陷的增多，并且降低了第一高電阻層22A和第二高電阻層22B作為電傳導(dǎo)中的勢(shì)壘的功能被損失的可能性。 因此，改善了多次寫(xiě)入/擦除操作時(shí)的電阻值保持特性。另外，本實(shí)施方案中，如上所述，離子源層21優(yōu)選含有鋯(&)、鋁(Al)或鍺(Ge) 等。下面說(shuō)明原因。在離子源層21中含有鋯(Zr)的情況下，鋯(Zr)與例如銅(Cu)等金屬元素一起起到離子化元素的作用，并且形成了其中有鋯(Zr)和上述的例如銅(Cu)等金屬元素混合存在的傳導(dǎo)路徑。可以認(rèn)為在寫(xiě)入操作時(shí)鋯(Zr)在陰極電極上被還原，并且在寫(xiě)入后的低電阻狀態(tài)下以金屬狀態(tài)形成絲線(filament)。由于通過(guò)還原鋯而獲得的金屬絲線相對(duì)較難溶解到含有例如硫(S)、硒(Se)或碲(Te)等硫族元素的離子源層21中，因而在狀態(tài)一旦成為寫(xiě)入狀態(tài)(即，低電阻狀態(tài))的情況下，相比于由例如銅(Cu)等單一金屬元素形成的傳導(dǎo)路徑的情況更易于保持該低電阻狀態(tài)。例如，銅(Cu)通過(guò)寫(xiě)入操作而被形成為金屬絲線。然而，處于金屬狀態(tài)的銅(Cu)可固溶于含有硫族元素的離子源層21中。在沒(méi)有施加寫(xiě)入電壓脈沖的狀態(tài)(數(shù)據(jù)保持狀態(tài))下，銅(Cu)再次被離子化，并且狀態(tài)轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)。這樣，得不到足夠的數(shù)據(jù)保持性能。而另一方面，鋯(Zr)和適量銅(Cu)的組合促進(jìn)了非晶狀態(tài)并且保持了離子源層21的微觀結(jié)構(gòu)的均勻性，從而有助于電阻值保持性能的提尚。此外，關(guān)于擦除時(shí)的高電阻狀態(tài)的保持方面，在含有鋯(Zr)的情況下，例如，當(dāng)由鋯(Zr)形成傳導(dǎo)路徑并且被再次溶解為離子源層21中的離子時(shí)，由于鋯(Zr)的離子遷移率比至少銅(Cu)的離子遷移率低，這樣即便在溫度升高或放置很長(zhǎng)時(shí)間時(shí)，鋯(Zr)也不會(huì)輕易移動(dòng)。因此，在陰極電極上不會(huì)輕易出現(xiàn)金屬狀態(tài)的析出。由于鋯(Zr)氧化物在硫族化物電解質(zhì)中是穩(wěn)定的，因而該氧化物不容易變質(zhì)，并且在溫度高于室溫的狀態(tài)下或者在長(zhǎng)時(shí)間保持該氧化物的情況下也能維持高電阻狀態(tài)。另外，在離子源層21中含有鋁(Al)的情況下，通過(guò)在擦除操作時(shí)在表現(xiàn)得類似于固體電解質(zhì)的離子源層21與陽(yáng)極電極之間的界面中形成穩(wěn)定的氧化物膜，來(lái)使高電阻狀態(tài)(擦除狀態(tài))穩(wěn)定化。另外，從高電阻層的自己再生的角度看，它還有助于增加重復(fù)次數(shù)。也就是說(shuō)，離子源層21中的鋁(Al)在擦除時(shí)起到形成氧化物膜的作用。另一方面，第二高電阻層22B中的鋁(Al)對(duì)第一高電阻層22A中的缺陷進(jìn)行修正，因此始終維持了結(jié)合狀態(tài)。也可以包含除了鋁(Al)之外的呈現(xiàn)出類似功效的鍺(Ge)等。在離子源層21中含有鋯(Zr)、鋁(Al)或鍺(Ge)等的情況下，電阻值保持性能相比于現(xiàn)有的存儲(chǔ)元件呈現(xiàn)出更寬的范圍，因此改善了寫(xiě)入/擦除高速操作性能，并且增加了重復(fù)次數(shù)。另外，當(dāng)在例如從低電阻變?yōu)楦唠娮璧臅r(shí)候通過(guò)調(diào)整擦除電壓來(lái)產(chǎn)生了高電阻狀態(tài)與低電阻狀態(tài)之間的中間狀態(tài)時(shí)，該狀態(tài)能維持穩(wěn)定。因此，不僅可以實(shí)現(xiàn)二值存儲(chǔ)還可以實(shí)現(xiàn)多值存儲(chǔ)。存儲(chǔ)操作中的重要特性(諸如施加上述這種電壓的寫(xiě)入/擦除操作特性、電阻值保持特性和重復(fù)操作次數(shù)等)根據(jù)鋯(Zr)、銅(Cu)、鋁(Al)和鍺(Ge)的添加量而變化。例如，當(dāng)鋯(Zr)的含量太多時(shí)，離子源層21的電阻值過(guò)度下降從而無(wú)法向離子源層21施加有效電壓，或者變得很難將鋯(Zr)溶解到硫族化物層中。因此，難以擦除信息， 擦除閾值電壓隨著鋯(Zr)的含量而升高，并且當(dāng)該含量太多時(shí)，變得難以寫(xiě)入信息，也就是說(shuō)難以實(shí)現(xiàn)低電阻。而另一方面，當(dāng)鋯(Zr)的添加量太少時(shí)，將會(huì)減弱對(duì)寬范圍的電阻值保持特性進(jìn)行改善的效果。因此，離子源層21中的鋯(Zr)的含量?jī)?yōu)選為7. 5原子百分比以上且優(yōu)選為沈原子百分比以下。在離子源層21中添加適量銅(Cu)的情況下，促進(jìn)了非晶狀態(tài)。然而，當(dāng)銅(Cu)量過(guò)多時(shí)，由于金屬狀態(tài)的銅(Cu)在含有硫族元素的離子源層21中的穩(wěn)定性不足，因而寫(xiě)入保持特性變劣，并且會(huì)對(duì)寫(xiě)入操作的高速性產(chǎn)生不利影響。而另一方面，鋯(Zr)和銅(Cu) 的組合產(chǎn)生了下面的效果能容易地形成非晶材料并且均勻地維持離子源層21的微觀結(jié)構(gòu)。這就防止了由于反復(fù)操作而使得離子源層21中的材料成分變得不均勻，因此提高了重復(fù)次數(shù)，并且還改善了保持特性。在上述范圍內(nèi)含有足量的鋯(Zr)的情況下，即使銅(Cu) 的傳導(dǎo)路徑在離子源層21中再溶解，也可認(rèn)為金屬鋯(Zr)的傳導(dǎo)路徑依然留存，從而不會(huì)對(duì)寫(xiě)入保持特性產(chǎn)生任何影響。由于在游離的離子化狀態(tài)下保持陽(yáng)離子的電荷量與陰離子的電荷量的當(dāng)量關(guān)系就足夠了，因而可以認(rèn)為當(dāng)離子電荷的當(dāng)量比處于下式所表達(dá)的范圍內(nèi)時(shí)可獲得銅(Cu)的優(yōu)選添加量{(& 最大離子化合價(jià)X摩爾數(shù)或原子百分比)+(Cu離子化合價(jià)X摩爾數(shù)或原子百分比)}/(硫族元素的離子化合價(jià)X摩爾數(shù)或原子百分比) =0. 5 1. 5。存儲(chǔ)元件1的特性實(shí)質(zhì)上取決于鋯(Zr)和碲(Te)的組分比。因此，期望鋯(Zr) 和碲(Te)的組分比處于下面的范圍內(nèi)Zr的組分比(原子百分比)/Te的組分比(原子百分比)=0.2 0.74。雖然并不明顯，但因?yàn)殂~(Cu)的離解度低于鋯(Zr)的離解度并且離子源層21的電阻值由鋯(Zr)和碲(Te)的組分比來(lái)確定，所以只要組分比處于上述范圍之內(nèi)就可以獲得較佳的電阻值。因此可以認(rèn)為施加至存儲(chǔ)元件1的偏置電壓被有效地施加給第一高電阻層22A和第二高電阻層22B的部分。在上述值處于上述范圍以外的情況下，例如，在當(dāng)量比太高的情況下，陽(yáng)離子和陰離子不平衡，并且在現(xiàn)存金屬元素中未離子化的元素的量增加。因此，可以認(rèn)為在擦除操作中無(wú)法有效地除去由寫(xiě)入操作產(chǎn)生的傳導(dǎo)路徑。類似地，在當(dāng)量比太低并且陰離子元素過(guò)多地存在的情況下，由寫(xiě)入操作產(chǎn)生的金屬狀態(tài)的傳導(dǎo)路徑無(wú)法輕易地以金屬狀態(tài)存在， 從而使得寫(xiě)入狀態(tài)的保持性能劣化。當(dāng)鋁(Al)的含量太大時(shí)，鋁(Al)離子易于移動(dòng)，并且通過(guò)鋁(Al)離子的還原會(huì)產(chǎn)生寫(xiě)入狀態(tài)。由于鋁(Al)的金屬狀態(tài)在硫族化物的固體電解質(zhì)中的穩(wěn)定性低，因而低電阻寫(xiě)入狀態(tài)保持性能會(huì)劣化。而另一方面，當(dāng)鋁(Al)的含量太少時(shí)，對(duì)擦除操作自身或高電阻狀態(tài)保持特性進(jìn)行改善的效果變差，并且重復(fù)次數(shù)的數(shù)目降低。因此，鋁(Al)含量?jī)?yōu)選為30原子百分比以上，并且更優(yōu)選地，為50原子百分比以下。盡管不是必須含有鍺(Ge)，但在鍺(Ge)含量太大的情況下，寫(xiě)入保持特性也會(huì)劣化。因此，所添加的鍺(Ge)含量?jī)?yōu)選為15原子百分比以下。下面對(duì)本實(shí)施方案的存儲(chǔ)元件1的制造方法進(jìn)行說(shuō)明。首先，在形成有例如選擇晶體管等CMOS電路的基板上形成由例如鎢(W)制成的下部電極10。然后，必要時(shí)，通過(guò)逆濺射法(inverse sputtering)等方法除去下部電極10的表面上的氧化物等。
接著，例如，通過(guò)DC(直流)磁控濺射法形成厚度為l.Onm的金屬釓(Gd)膜。通過(guò)利用氧等離子體對(duì)該金屬釓(Gd)膜進(jìn)行氧化，形成由氧化釓(Gd-O)制成的第一高電阻層22A。當(dāng)金屬釓(Gd)膜被氧化時(shí)該金屬釓(Gd)膜的體積增大，結(jié)果使第一高電阻層22A 的厚度變?yōu)槔?. 5nm。然后，例如，通過(guò)DC磁控濺射法形成由Cu15Te3c^r15Al3tl制成的厚度為45nm的離子源層21。在存儲(chǔ)層20中，由氧化釓(Gd-O)形成的第一高電阻層22A中過(guò)量的氧與離子源層21中的鋁(Al)結(jié)合，并在第一高電阻層22A與離子源層21之間的Gd-0/CuTeZrAl界面處形成了氧化鋁(Al-O)層。該氧化鋁(Al-O)層的厚度為例如0.7nm。該氧化鋁(Al-O)層作為第二高電阻層22B。由氧化鋁(Al-O)制成的第二高電阻層22B可以這樣形成在形成第一高電阻層 22A之后，沉積鋁(Al)材料以形成鋁(Al)膜并且氧化該鋁(Al)膜。然而，如上所述，通過(guò)讓離子源層21中包含有作為第二高電阻層22B的材料的鋁(Al)元素，不必引入用于形成第二高電阻層22B的工序就可以容易地形成包含第二高電阻層22B的存儲(chǔ)層20。通過(guò)等離子體氧化參數(shù)(O2氛圍氣壓和輸入功率)的強(qiáng)度來(lái)對(duì)第一高電阻層22A的氧化釓(Gd-O) 上的作為第二高電阻層22B的氧化鋁(Al-O)層的厚度進(jìn)行控制。在形成離子源層21和第二高電阻層22B之后，在離子源層21上形成由例如鎢(W) 制成的上部電極30。以這樣的方式，形成了由下部電極10、存儲(chǔ)層20以及上部電極30構(gòu)成的層疊膜。上述層疊膜形成以后，通過(guò)等離子體蝕刻等方法對(duì)該層疊膜中的第一高電阻層 22A、第二高電阻層22B、離子源層21和上部電極30進(jìn)行圖形化處理。除了可以通過(guò)等離子體蝕刻方法外，還可以通過(guò)例如離子銑(ion milling)或反應(yīng)離子蝕刻(Reactive Ion Etching, RIE)等蝕刻方法來(lái)進(jìn)行上述圖形化處理。對(duì)上述層疊膜進(jìn)行圖形化處理以后，形成連接至上部電極30的布線層，并且將用于獲得整個(gè)存儲(chǔ)元件1的共用電位的接觸部予以連接。然后，在上述層疊膜上進(jìn)行熱處理。 通過(guò)以上這些工序，完成了圖1所示的存儲(chǔ)元件1。在上述實(shí)施方案中，存儲(chǔ)層20設(shè)有含有不同成分的第一高電阻層22A和第二高電阻層22B。因此，改善了第一高電阻層22A和第二高電阻層22B在結(jié)構(gòu)上的不均勻性，減小了多個(gè)存儲(chǔ)元件1的在初始狀態(tài)或擦除狀態(tài)下的電阻值差異，并且提高了多次寫(xiě)入/擦除操作時(shí)的電阻值保持特性。由于在離子源層21中含有鋯(Zr)、鋁(Al)和鍺(Ge)等，因而數(shù)據(jù)保持特性極佳。 隨著小型化的發(fā)展，在晶體管的電流驅(qū)動(dòng)力變得更小的情況下，信息也得以保持。因此，通過(guò)使用存儲(chǔ)元件1來(lái)制造存儲(chǔ)裝置，可以實(shí)現(xiàn)高密度化和小型化。下部電極10、第一高電阻層22A、第二高電阻層22B、離子源層21以及上部電極30中的任一者是由能夠被濺射的材料制成的，從而簡(jiǎn)化了制造工序。也就是說(shuō)，只需要使用適合于各層材料的靶材依次進(jìn)行濺射即可。通過(guò)在同一濺射裝置中更換靶材，可以依次形成各膜。存儲(chǔ)裝置通過(guò)例如以列狀或矩陣的形式布置多個(gè)存儲(chǔ)元件，來(lái)構(gòu)造存儲(chǔ)裝置(存儲(chǔ)器)。必要時(shí)，用于元件選擇的MOS晶體管、或二極管連接至各個(gè)存儲(chǔ)元件以形成存儲(chǔ)單元，并且該存儲(chǔ)單元通過(guò)布線而被連接至讀出放大器(sense amplifier)、地址解碼器或?qū)懭?擦除/讀取電路等。圖2和圖3圖示了其中以矩陣形式布置有多個(gè)存儲(chǔ)單元1的存儲(chǔ)裝置(存儲(chǔ)單元陣列2)的實(shí)施例。圖2圖示了截面結(jié)構(gòu)而圖3圖示了平面結(jié)構(gòu)。在存儲(chǔ)單元陣列2中，對(duì)于各個(gè)存儲(chǔ)元件1，將連接至下部電極10側(cè)的布線以及連接至上部電極30側(cè)的布線相互交叉地設(shè)置著。例如，各個(gè)存儲(chǔ)元件1布置在布線的交叉點(diǎn)附近。這些存儲(chǔ)元件1共用第一高電阻層22A、第二高電阻層22B、離子源層21和上部電極30。也就是說(shuō)，第一高電阻層22A、第二高電阻層22B、離子源層21和上部電極30中的每一者都是這些存儲(chǔ)元件1所共用的層(同一層)。上部電極30用作被相鄰單元所共用的平板電極PL。另一方面，對(duì)各個(gè)存儲(chǔ)單元都單獨(dú)設(shè)置下部電極10。相鄰單元中的下部電極10是相互電隔離的，并且各個(gè)存儲(chǔ)單元的存儲(chǔ)元件1被規(guī)定為處于與各個(gè)下部電極10對(duì)應(yīng)的位置中。下部電極10與用于單元選擇的相應(yīng)MOS晶體管Tr連接，并且各個(gè)存儲(chǔ)元件1設(shè)置在MOS晶體管1Tr的上方。MOS晶體管Tr由源極/漏極區(qū)域43和柵極電極44組成，它們形成于半導(dǎo)體基板 41中的被元件隔離層42隔開(kāi)的區(qū)域中。在柵極電極44的壁面上形成有側(cè)壁絕緣層。柵極電極44也兼用作作為存儲(chǔ)元件1的一條地址線的字線(word line)ffL。MOS晶體管Tr的源極/漏極區(qū)域43的一者以及存儲(chǔ)元件1的下部電極10與位于它們之間的柱塞層45、金屬布線層46和柱塞層47電連接。源極/漏極區(qū)域43的另一者通過(guò)柱塞層45與金屬布線層46連接。金屬布線層46與作為存儲(chǔ)元件1的另一條地址線的位線(bit line)BL(參見(jiàn)圖3)相連接。在圖3中，通過(guò)點(diǎn)劃線示出了 MOS晶體管Tr中的有源區(qū)域48，并且接觸部 51連接至存儲(chǔ)元件1的下部電極10，而接觸部52連接至位線BL。在存儲(chǔ)單元陣列2中，當(dāng)通過(guò)字線WL將MOS晶體管Tr的柵極設(shè)為導(dǎo)通狀態(tài)并向位線BL施加電壓時(shí)，該電壓通過(guò)MOS晶體管Tr的源極/漏極區(qū)域而被施加于所選存儲(chǔ)單元的下部電極10上。在施加至下部電極10的電壓的極性相對(duì)于上部電極30(平板電極 PL)的電位為負(fù)電位的情況下，存儲(chǔ)元件1的電阻值變?yōu)榈碗娮锠顟B(tài)，從而在所選存儲(chǔ)單元中寫(xiě)入信息。接著，當(dāng)向下部電極10施加相對(duì)于上部電極30(平板電極PL)的電位為正電位的電壓時(shí)，存儲(chǔ)元件1的電阻值再變?yōu)楦唠娮锠顟B(tài)，從而擦除已寫(xiě)入到所選存儲(chǔ)單元中的信息。為了讀取所寫(xiě)入的信息，例如，通過(guò)MOS晶體管Tr來(lái)選擇存儲(chǔ)單元并向該單元施加預(yù)定的電壓或電流。通過(guò)連接至位線BL或平板電極PL的讀出放大器等對(duì)隨著存儲(chǔ)元件 1的電阻狀態(tài)而變化的電流或電壓進(jìn)行檢測(cè)。將施加至所選存儲(chǔ)單元的上述電壓或電流設(shè)置為小于隨著存儲(chǔ)元件1的電阻值狀態(tài)而變化的電壓等的閾值。本實(shí)施方案的存儲(chǔ)元件可適用于各種存儲(chǔ)裝置。本實(shí)施方案的存儲(chǔ)元件可適用于任何存儲(chǔ)器形式，例如只能寫(xiě)入一次信息的可編程只讀存儲(chǔ)器(PROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、或者能夠高速地寫(xiě)入/擦除/復(fù)制信息的隨機(jī)存取存儲(chǔ)器(RAM)等。實(shí)施例下面對(duì)本發(fā)明的一個(gè)具體實(shí)施例進(jìn)行說(shuō)明。實(shí)施例以類似于上述實(shí)施方案的方式來(lái)制造圖1所示的存儲(chǔ)元件1。首先，通過(guò)DC磁控濺射法在由鎢(W)形成的下部電極10上形成厚度為1. Onm的金屬釓(Gd)膜。接著，通過(guò)RF等離子體(參數(shù)為腔室壓力為lmTorr(0. 133Pa)、O2氛圍、且輸入功率為500W)對(duì)該金屬釓(Gd)膜進(jìn)行氧化10秒鐘，形成由氧化釓(Gd-O)制成的第一高電阻層22A。通過(guò)上述氧化增大了金屬釓(Gd)膜的體積。結(jié)果，第一高電阻層22A的厚度變?yōu)?. 5nm。然后，通過(guò)DC磁控濺射法，形成由Cu15Te3c^r15Al3tl制成的厚度為45nm的離子源層 21。在存儲(chǔ)層20中，由氧化釓(Gd-O)形成的第一高電阻層22A中過(guò)量的氧與離子源層21 中的鋁(Al)結(jié)合，并且在第一高電阻層22A與離子源層21之間的Gd-0/CuTeZrAl界面中形成了氧化鋁(Al-O)層。該氧化鋁(Al-O)層的厚度為例如0. 7nm。該氧化鋁(Al-O)層用作為第二高電阻層22B。在形成離子源層21和第二高電阻層22B之后，在離子源層21上形成由例如鎢(W) 制成的上部電極30。以這樣的方式，獲得了圖1所示的存儲(chǔ)元件1。比較例除了不包括第二高電阻層以外，以類似于上面實(shí)施例的方式制造存儲(chǔ)元件。在由鎢(W)制成的下部電極上，形成由氧化釓(Gd-O)制成的厚度為2. Onm的高電阻層。該高電阻層以這樣的方式予以形成通過(guò)DC磁控濺射法形成厚度為1. 3nm的金屬釓(Gd)膜，然后通過(guò)RF等離子體(參數(shù)為腔室壓力為lmTorr(0. 133Pa)、02氛圍、且輸入功率為500W)對(duì)該金屬釓(Gd)膜進(jìn)行氧化10秒鐘。接著，形成由Cu25Te5c^r25制成的厚度為45nm的離子源層21。然后，形成由鎢(W)制成的上部電極。截面結(jié)構(gòu)的分析為了分析所獲得的實(shí)施例和比較例中的存儲(chǔ)元件的截面結(jié)構(gòu)，使用透射電子顯微鏡進(jìn)行結(jié)構(gòu)分析。對(duì)于該結(jié)構(gòu)分析，通過(guò)聚焦鎵離子束(Focused Ga Ion Beam, FIB)蝕刻法對(duì)存儲(chǔ)元件1的截面進(jìn)行薄膜加工。圖4A圖示了實(shí)施例的存儲(chǔ)元件1截面的高角度環(huán)形暗場(chǎng)掃描透射電子顯微鏡(High-Angle Annular Dark-Field Scanning Transmission Electron Microscope, HAADF-STEM)圖像，圖4B是用于解釋圖4A所示實(shí)施例的HAADF-STEM圖像的結(jié)構(gòu)示意圖。 圖5A圖示了比較例的存儲(chǔ)元件截面的HAADF-STEM圖像，圖5B是用于解釋圖5A所示比較例的HAADF-STEM圖像的結(jié)構(gòu)示意圖。HAADF-STEM圖像的對(duì)比度與原子序數(shù)的平方成反比。 可以觀察到由具有較大原子序數(shù)的元素制成的材料具有較高的對(duì)比度。圖6A和圖6B分別圖示了實(shí)施例和比較例的存儲(chǔ)元件截面的EDX測(cè)試結(jié)果。在 EDX測(cè)試中，當(dāng)以Inm的間隔在截面樣本上將掃描電子束會(huì)聚成大約Inm的直徑時(shí)，在各點(diǎn)處得至Ij EDX波譜。通過(guò)繪制在Gd-L α 1峰、ΑΙ-Κ α 1峰、0_Κ α 1峰、Te_L α 1峰、Cu_K α 1峰、 Zr-Ka 1峰和W-La 1峰處的積分強(qiáng)度來(lái)獲得EDX譜線輪廓結(jié)果。在各個(gè)峰處的積分強(qiáng)度為包含了背景中的噪聲成分的值。從圖6Α可知，在實(shí)施例中，在由氧化釓(Gd-O)形成的第一高電阻層與由CuTeZrAl 形成的離子源層之間的界面中可觀察到鋁(Al)的峰和氧(0)的峰，由此證實(shí)了形成有作為第二高電阻層的氧化鋁(Α1-0)膜。而另一方面，在比較例中，從圖6Β可知，由于在離子源層中未包含要成為第二高電阻層的材料的元素(鋁(Al))，這就證實(shí)了在由氧化釓(Gd-O)形成的高電阻層與由 CuTeZr形成的離子源層之間的界面中沒(méi)有形成具有第二高電阻層功能的氧化層。初始電阻值
圖7A和圖7B分別圖示了在實(shí)施例和比較例中制造出來(lái)的存儲(chǔ)元件G千字節(jié)) 的初始電阻值的累積頻率分布。在比較例中制造出來(lái)的存儲(chǔ)元件的初始電阻具有從幾千歐姆到數(shù)十兆歐姆的較寬分布。而另一方面，在實(shí)施例中制造出來(lái)的存儲(chǔ)元件的初始電阻為 10兆歐姆 數(shù)十兆歐姆。電阻值的差異與比較例相比有所減小。因此可以得知，通過(guò)設(shè)置具有成分彼此不同的第一高電阻層22A和第二高電阻層 22B的存儲(chǔ)層20，減小了多個(gè)存儲(chǔ)元件1在初始狀態(tài)或擦除狀態(tài)下的電阻值差異。重復(fù)特性圖8A和圖8B圖示了對(duì)實(shí)施例和比較例的存儲(chǔ)元件反復(fù)進(jìn)行寫(xiě)入及擦除操作后而獲得的電阻值與重復(fù)次數(shù)的數(shù)目相關(guān)的繪制結(jié)果。在寫(xiě)入操作中，向下部電極施加-3V(脈沖寬度IOnsec)的電壓。在擦除操作中，向下部電極施加+2V(脈沖寬度IOnsec)的電壓。從圖8B可知，在比較例中，隨著重復(fù)次數(shù)的數(shù)目增大，寫(xiě)入狀態(tài)的電阻值和擦除狀態(tài)下的電阻值變成介于低電阻狀態(tài)和高電阻狀態(tài)之間的中間值，并且對(duì)于寫(xiě)入/擦除操作無(wú)法獲得足夠的電阻值變化。而另一方面，從圖8A可知，在實(shí)施例中，當(dāng)重復(fù)IO6次時(shí)， 寫(xiě)入狀態(tài)中的電阻值和擦除狀態(tài)中的電阻值仍保持彼此分離。重復(fù)特性與比較例的重復(fù)特性相比有大幅度地改善。也就是說(shuō)，可以理解為通過(guò)設(shè)置具有成分彼此不同的第一高電阻層22A和第二高電阻層22B的存儲(chǔ)層20，提高了多次寫(xiě)入/擦除操作時(shí)的電阻值保持特性。雖然通過(guò)實(shí)施方案和實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但是本發(fā)明不限于上述實(shí)施方案和上述實(shí)施例，而是可以進(jìn)行各種變形。例如，在前述的實(shí)施方案和實(shí)施例中，說(shuō)明了在存儲(chǔ)層20中設(shè)有第一高電阻層 22A和第二高電阻層22B的情況。作為另一選擇，可以設(shè)置有三個(gè)以上的成分互不相同的高電阻層。采用這樣的結(jié)構(gòu)，可以更精確地修正高電阻層中的缺陷。然而，隨著高電阻層的數(shù)量的增加，裝置電阻也增加。這樣，記錄用電壓有上升的可能性。實(shí)際上，優(yōu)選使用最少數(shù)量的高電阻層來(lái)降低初始狀態(tài)或擦除狀態(tài)下的電阻值差異。類似于第一高電阻層22A和第二高電阻層22B，優(yōu)選地，第三及后續(xù)的高電阻層由含有釔(Y)、鑭(La)、釹(Nd)、釤(Sm)、釓 (Gd)、鋱(Tb)和鏑(Dy)這些稀土元素所構(gòu)成的組中的至少一種元素的氧化物或氮化物形成，或者由包含硅(Si)、鋁(Al)、鈦(Ti)和鉿(Hf)所構(gòu)成的組中的至少一種元素的氧化物或氮化物形成。在這種情況下，為了獲得更大的修正效果，優(yōu)選的是在層疊方向上相鄰的高電阻層由含有例如原子量和原子半徑等物理性質(zhì)彼此不同的各種元素的氧化物或氮化物形成，或者由具有不同性質(zhì)(例如對(duì)于離子源層21的潤(rùn)濕性不同，等等)的氧化物或氮化物形成。例如，在前述的實(shí)施方案中，已經(jīng)對(duì)存儲(chǔ)元件1和存儲(chǔ)單元陣列2的結(jié)構(gòu)進(jìn)行了具體說(shuō)明。但并不一定需要具有上述所有層，或者也可以設(shè)置有其它層。例如，本發(fā)明不限于在前述實(shí)施方案和實(shí)施例中所述的各層的材料、膜形成方法和膜形成參數(shù)等，也可以采用其它材料或其它膜形成方法。例如，對(duì)于離子源層21，在上述組分比的范圍內(nèi)，可以添加例如鈦(Ti)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo) 或鎢(W)等其他的過(guò)渡金屬元素。除了具有銅(Cu)、銀(Ag)或鋅(Zn)以外，還可以添加鎳 (Ni)等。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)要求和其他因素，可以在本發(fā)明所附的權(quán)利要求或其等同物的范圍內(nèi)進(jìn)行各種修改、組合、次組合及改變。
權(quán)利要求
1.一種存儲(chǔ)元件，其包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，其中所述存儲(chǔ)層具有離子源層，它含有碲、硫和硒這些硫族元素中的至少一者，并含有選自于銅、銀、鋅和鋯的至少一種金屬元素；以及兩個(gè)以上高電阻層，它們的電阻值高于所述離子源層的電阻值，并且所述兩個(gè)以上高電阻層具有不同的成分。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述兩個(gè)以上高電阻層中的每一者由如下的氧化物或氮化物形成該氧化物或氮化物含有由釔、鑭、釹、釤、釓、鋱和鏑這些稀土元素組成的組中的至少一種元素，或者該氧化物或氮化物含有選自于由硅、鋁、鈦和鉿組成的組中的至少一種元素。
3.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)元件，其中，所述兩個(gè)以上高電阻層包括第一高電阻層和第二高電阻層，所述第一高電阻層與所述第一電極接觸，所述第二高電阻層位于所述第一高電阻層與所述離子源層之間。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)元件，其中，所述第一高電阻層由氧化釓制成，并且所述第二高電阻層由鋁或硅的氮化物制成或者由鋁或硅的氧化物制成。
5.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)元件，其中，當(dāng)通過(guò)向所述第一電極和所述第二電極施加電壓而在所述存儲(chǔ)層中形成含有所述金屬元素的傳導(dǎo)路徑時(shí)，電阻值發(fā)生變化。
6.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)元件，其中，所述離子源層含有鋁。
7.一種存儲(chǔ)裝置，它包括脈沖施加部和多個(gè)存儲(chǔ)元件，所述多個(gè)存儲(chǔ)元件中的每一者具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加部選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓或電流的脈沖，其中，所述存儲(chǔ)層具有離子源層，它包含碲、硫和硒這些硫族元素中的至少一者，并含有選自于銅、銀、鋅和鋯的至少一種金屬元素；以及兩個(gè)以上高電阻層，它們的電阻值高于所述離子源層的電阻值，并且所述兩個(gè)以上高電阻層具有不同的成分。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)裝置，其中，在彼此相鄰的所述多個(gè)存儲(chǔ)元件中，用于構(gòu)成所述存儲(chǔ)元件的各層中的至少一部分層是由同一層共用地設(shè)置而成。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)裝置，其中，所述多個(gè)存儲(chǔ)元件中的被共用的層是所述兩個(gè)以上高電阻層、所述離子源層和所述第二電極，并且為所述多個(gè)存儲(chǔ)元件中的每一者都單獨(dú)地設(shè)置有所述第一電極。
全文摘要
本發(fā)明提供了存儲(chǔ)元件和存儲(chǔ)裝置，它們能夠減小多個(gè)存儲(chǔ)元件的在初始狀態(tài)或擦除狀態(tài)下的電阻值差異，并且對(duì)于多次寫(xiě)入/擦除操作能夠保持寫(xiě)入/擦除狀態(tài)下的電阻值。所述存儲(chǔ)元件包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極。所述存儲(chǔ)層具有離子源層，它含有碲(Te)、硫(S)、硒(Se)這些硫族元素中的至少一者，并含有選自于銅(Cu)、銀(Ag)、鋅(Zn)和鋯(Zr)的至少一種金屬元素；以及兩個(gè)以上高電阻層，它們的電阻值高于所述離子源層的電阻值，并且具有不同的成分。所述存儲(chǔ)裝置包括脈沖施加部和多個(gè)上述存儲(chǔ)元件，所述脈沖施加部選擇性地向這些存儲(chǔ)元件施加電壓或電流的脈沖。本發(fā)明的存儲(chǔ)元件和存儲(chǔ)裝置改善了多次寫(xiě)入/擦除操作時(shí)的電阻值保持特性。
文檔編號(hào)H01L27/10GK102157526SQ20101057665
公開(kāi)日2011年8月17日 申請(qǐng)日期2010年12月7日 優(yōu)先權(quán)日2009年12月14日
發(fā)明者前坂明弘, 大場(chǎng)和博, 宮田幸児, 本田元就, 水口徹也, 荒谷勝久 申請(qǐng)人:索尼公司