專利名稱：集成電路、信號(hào)傳輸方法以及集成電路制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，尤其涉及ー種集成電路、信號(hào)傳輸方法以及集成電路制造方法。
背景技術(shù)：
集成電路antegrated circuit，簡(jiǎn)稱為IC)通常包括半導(dǎo)體制成的襯底。集成電路可基于半導(dǎo)體襯底通過光掩模、擴(kuò)散、氧化、外延生長(zhǎng)、沉積等步驟制造而成。圖IA為ー 種現(xiàn)有技術(shù)中的集成電路晶片100的部分截面圖。圖IB為基于晶片100制造的集成電路的部分等效電路圖100’。如圖IB所示，金屬焊墊102與電路120連接，且用于為電路120 傳輸信號(hào)。然而，如圖IA所示，絕緣層106(例如ニ氧化硅(SiO2)層)將金屬焊墊102和半導(dǎo)體襯底104絕緣，從而形成了圖IB所示的等效電容110。結(jié)果，干擾信號(hào)可能從半導(dǎo)體襯底104經(jīng)由等效電容110傳輸?shù)浇饘俸笁|102，因而干擾金屬焊墊102上的信號(hào)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于提供ー種集成電路、信號(hào)傳輸方法以及集成電路制造方法，其能夠阻礙襯底中可能存在的噪聲傳輸?shù)郊呻娐返暮笁|上，從而防止所述焊墊上的信號(hào)受到干擾。為解決上述技術(shù)問題，本發(fā)明提供ー種集成電路，其包括導(dǎo)電焊墊，用于傳輸?shù)谝恍盘?hào)；以及襯底，用于阻隔從所述襯底的第一區(qū)到所述導(dǎo)電焊墊的第二信號(hào)，其中，所述襯底的第二區(qū)將所述襯底的第三區(qū)和所述第一區(qū)隔離，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。本發(fā)明還提供了ー種信號(hào)傳輸方法，包括經(jīng)由導(dǎo)電焊墊傳輸?shù)谝恍盘?hào)；阻隔從襯底的第一區(qū)到所述導(dǎo)電焊墊的第二信號(hào)；以及所述襯底的第二區(qū)將所述襯底的第三區(qū)和所述第一區(qū)隔離，其中，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。本發(fā)明還提供了ー種集成電路制造方法，其包括在襯底的第一區(qū)的頂部形成埋藏層；在在所述第一區(qū)的頂部增長(zhǎng)的外延層(印itaxial layer，簡(jiǎn)稱為印i層)的頂部形成阱，使得包括了所述埋藏層和所述阱的第二區(qū)將第三區(qū)和所述第一區(qū)隔離；以及在在所述印i層的頂部增長(zhǎng)的印i區(qū)沉積導(dǎo)電焊墊，其中，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。與現(xiàn)有技術(shù)相比，本發(fā)明所述的集成電路、信號(hào)傳輸方法以及集成電路制造方法在襯底中形成包含了不同類型半導(dǎo)體的三個(gè)區(qū)從而形成等效晶體管，所述晶體管阻隔從襯底到集成電路的導(dǎo)電焊墊的干擾信號(hào)，使得集成電路的導(dǎo)電焊墊上的信號(hào)不受干擾。
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)的說明，以使本發(fā)明的特性和優(yōu)點(diǎn)更為明顯。


圖IA為現(xiàn)有技術(shù)提供的ー種集成電路晶片的部分截面圖；圖IB為現(xiàn)有技術(shù)提供的ー種集成電路的部分等效電路圖；圖2A為本發(fā)明一個(gè)實(shí)施例提供的集成電路晶片的示例性部分截面圖；圖2B為本發(fā)明一個(gè)實(shí)施例提供的由圖2A中晶片形成的等效電路的示例性電路圖；圖3為本發(fā)明一個(gè)實(shí)施例提供的電子系統(tǒng)的示例性方框圖；圖4為本發(fā)明一個(gè)實(shí)施例提供的信號(hào)傳輸?shù)氖纠苑椒鞒虉D；圖5A為本發(fā)明一個(gè)實(shí)施例提供的集成電路制造的示例性エ藝流程圖；以及圖5B為本發(fā)明一個(gè)實(shí)施例提供的集成電路制造的示例性方法流程圖。
具體實(shí)施例方式以下將對(duì)本發(fā)明的實(shí)施例給出詳細(xì)的說明。雖然本發(fā)明將結(jié)合實(shí)施例進(jìn)行闡述， 但應(yīng)理解這并非意指將本發(fā)明限定于這些實(shí)施例。相反，本發(fā)明意在涵蓋由所附權(quán)利要求項(xiàng)所界定的本發(fā)明精神和范圍內(nèi)所定義的各種可選項(xiàng)、可修改項(xiàng)和等同項(xiàng)。此外，在以下對(duì)本發(fā)明的詳細(xì)描述中，為了提供一個(gè)針對(duì)本發(fā)明的完全的理解，闡明了大量的具體細(xì)節(jié)。然而，本領(lǐng)域技術(shù)人員將理解，沒有這些具體細(xì)節(jié)，本發(fā)明同樣可以實(shí)施。在另外的一些實(shí)例中，對(duì)于大家熟知的方案、流程、元件和電路未作詳細(xì)描述，以便于凸顯本發(fā)明之主旨。在一個(gè)實(shí)施例中，本發(fā)明提供了一種基于半導(dǎo)體襯底(例如p型襯底或η型襯底)制造的集成電路以及制造所述集成電路的方法。所述集成電路包括沉積在晶片上的一個(gè)或者多個(gè)導(dǎo)電焊墊(例如金墊或鋁墊)。所述晶片中的半導(dǎo)體襯底包括摻雜了 P型雜質(zhì)或η型雜質(zhì)的三個(gè)區(qū)，該三個(gè)區(qū)分別為第一區(qū)、第二區(qū)、第三區(qū)。有利的是，這種半導(dǎo)體襯底可以阻隔從半導(dǎo)體襯底到導(dǎo)電焊墊的干擾信號(hào)(例如噪聲信號(hào))。圖2Α為本發(fā)明一個(gè)實(shí)施例提供的晶片200的示例性部分截面圖，晶片200例如可以為用于集成電路的硅晶片。如圖2Α所示，晶片200包括鈍化層206、導(dǎo)電焊墊202、外延 (絕緣)區(qū)204和半導(dǎo)體襯底220。其中，本發(fā)明實(shí)施例中的頂區(qū)218具體為第一區(qū)，中區(qū) 214-216具體為第二區(qū)，底區(qū)212具體為第三區(qū)；鈍化層206將晶片200的表面鈍化以保護(hù)晶片200，鈍化層206例如可以為氮化硅 (Si3N4)層。導(dǎo)電焊墊202可傳輸集成電路和該集成電路的外圍電路之間的第一信號(hào)。舉例說明，導(dǎo)電焊墊202通過金屬線與該集成電路的外圍引腳連接，經(jīng)由導(dǎo)電焊墊202、該金屬線和外圍引腳傳輸信號(hào)，導(dǎo)電焊墊202具體可以是金屬焊墊(例如鋁墊或金墊)，外延區(qū)204(例如ニ氧化硅(SiO2)絕緣區(qū))用于將導(dǎo)電層和半導(dǎo)體襯底220絕緣，該導(dǎo)電層例如可以沉積導(dǎo)電焊墊202。半導(dǎo)體襯底220包括底區(qū)212、頂區(qū)218以及包括了阱214和埋藏層216的中區(qū) (簡(jiǎn)稱為中區(qū)214-216)，中區(qū)214-216將頂區(qū)218和底區(qū)212隔離，底區(qū)212和頂區(qū)218包含第一型半導(dǎo)體，中區(qū)214-216包含第二型半導(dǎo)體。具體地說，在一個(gè)實(shí)施例中，底區(qū)212 包含的第一型半導(dǎo)體具體可以為P型半導(dǎo)體(稱為P型襯底)，頂區(qū)218也包含ρ型半導(dǎo)體；在一個(gè)實(shí)施例中，中區(qū)214-216包括的第二型半導(dǎo)體具體可以為η型摻雜阱(簡(jiǎn)稱為η 阱)214和η型重?fù)诫s埋藏層(簡(jiǎn)稱為η+埋藏層)216，η+埋藏層216中的η型雜質(zhì)(例如五價(jià)原子)濃度大于η阱214中的η型雜質(zhì)濃度。可通過在單晶硅中加入三價(jià)原子(例如硼(B)原子或鋁(Al)原子)獲得ρ型半導(dǎo)體，使得P型半導(dǎo)體包含自由空穴；可通過在單晶硅中加入五價(jià)原子(例如磷(P)原子或砷(As)原子)獲得η型半導(dǎo)體，使得η型半導(dǎo)體包含自由電子。因此，頂區(qū)218、中區(qū)214-216和底區(qū)212形成ー個(gè)PNP雙極結(jié)晶體管(Bipolar JunctionTransistor，簡(jiǎn)稱為BJT管)。舉例說明，圖2B中顯示了一個(gè)等效PNP BJT管M0， 圖2B為本發(fā)明一個(gè)實(shí)施例提供的由圖2A中的半導(dǎo)體襯底220、外延區(qū)204和導(dǎo)電焊墊202 形成的等效電路200’的示例性電路圖，在圖2A和圖2B中標(biāo)識(shí)相同的元件具有相似的功能。如圖2B所示，由于導(dǎo)電焊墊202和頂區(qū)218的存在，在導(dǎo)電焊墊202和PNP BJT 管240之間形成了ー個(gè)等效電容M8 ；PNP BJT管240可以由頂區(qū)218、中區(qū)214-216和底區(qū) 212形成。在圖2B所示實(shí)施例中，頂區(qū)218形成PNP BJT管240的發(fā)射極，中區(qū)214-216形成PNP BJT管240的基扱，底區(qū)212形成PNP BJT管240的集電極。在一個(gè)實(shí)施例中，中區(qū) 214-216接收電源電壓250，使得中區(qū)214-216的電壓電平趨于恒定電壓電平VB，其中恒定電壓電平Vb高于頂區(qū)218上的電壓電平Ve并高于底區(qū)212上的電壓電平Ve。在一個(gè)實(shí)施例中，電源電壓250包括但不限于正直流電源電壓VDD，因此，PNP BJT管240工作在截止?fàn)顟B(tài)。在一個(gè)實(shí)施例中，底區(qū)212可能存在干擾信號(hào)(例如噪聲)。有利的是，由于PNP BJT 管240工作在截止?fàn)顟B(tài)，半導(dǎo)體襯底220阻隔了從底區(qū)212到導(dǎo)電焊墊202的干擾信號(hào)。返回圖2A，將頂區(qū)218垂直投影到半導(dǎo)體襯底220的底面230 (或者晶片200的底面)所得的投影(本發(fā)明實(shí)施例中也稱為第一投影)與將導(dǎo)電焊墊202垂直投影到半導(dǎo)體襯底220的底面230(或者晶片200的底面)所得的投影(本發(fā)明實(shí)施例中也稱為第二投影)重疊。舉例說明，如圖2A所示，將導(dǎo)電焊墊202垂直投影到底面230可獲得投影232 (例如平面陰影)；將頂區(qū)218垂直投影到底面230可獲得投影234(例如平面陰影)。代表頂區(qū)218的投影234與代表導(dǎo)電焊墊202的投影232部分或完全重疊。在圖2A所示實(shí)施例中，投影234的中心2M和投影232的中心222重合。此外， 投影234大于并且覆蓋了投影232。因此，半導(dǎo)體襯底220提高了中區(qū)214-216對(duì)導(dǎo)電焊墊202的噪聲隔離功能。在一個(gè)實(shí)施例中，投影234大于投影232越多，噪聲隔離功能就越強(qiáng)。雖然在圖2A中的投影234的中心2M與投影232的中心222重合，本發(fā)明不限于此。 在另ー個(gè)實(shí)施例中，中心2 和中心222之間可以有ー些偏移。投影232和投影234不限于矩形。在其他的實(shí)施例中，導(dǎo)電焊墊202可以有各種形狀，因此導(dǎo)電焊墊202的投影232可以有各種形狀(例如多邊形、正圓形、橢圓形以及不規(guī)則圖形等等)。同理，頂區(qū)218可以有各種形狀，因此頂區(qū)218的投影234可以有各種形狀(例如多邊形、正圓形、橢圓形以及不規(guī)則圖形等等)。在一個(gè)實(shí)施例中，底區(qū)212、中區(qū)214-216和頂區(qū)218分別包含ρ型半導(dǎo)體、η型半導(dǎo)體和P型半導(dǎo)體，并且形成ー個(gè)PNP BJT管?？商鎿Q地，底區(qū)212、中區(qū)214-216和頂區(qū)218分別包含η型半導(dǎo)體、ρ型半導(dǎo)體和η型半導(dǎo)體，并且形成ー個(gè)NPN BJT管。在該實(shí)施例中，所述NPN BJT管的基極(例如中區(qū)214-216)接收電源電壓，使得NPN BJT管的基極的電壓電平趨于恒定，且低于NPN BJT管的集電極(例如頂區(qū)218)的電壓電平并低于 NPNBJT管的發(fā)射極(例如底區(qū)212)的電壓電平。應(yīng)用在所述NPN BJT管的基極的電源電壓包括但不限于負(fù)直流電源電壓。因此，所述NPN BJT管工作在截止?fàn)顟B(tài)以阻隔可能存在于底區(qū)212中的干擾信號(hào)。圖3為本發(fā)明一個(gè)實(shí)施例提供的電子系統(tǒng)300的示例性方框圖。在一個(gè)實(shí)施例中， 電子系統(tǒng)300具體為全球定位系統(tǒng)(GlcAal Positioning System，簡(jiǎn)稱為GPS)。電子系統(tǒng) 300包括數(shù)字電路362(例如脈寬調(diào)制電路或內(nèi)部集成電路anter-htegrated Circuit, 簡(jiǎn)稱為I2C)總線電路)、模擬電路364(例如功率放大電路、混頻電路或信號(hào)濾波電路)。 電子系統(tǒng)300還可以包括射頻(Radio Frequency，簡(jiǎn)稱為RF)電路366。RF電路366可以包括用于放大輸入信號(hào)的低噪聲放大器(Low-Noise Amplifier，簡(jiǎn)稱為L(zhǎng)NA) 370、用于跟蹤輸入信號(hào)的頻率的鎖相環(huán)(Phase-Locked Loop，簡(jiǎn)稱為PLL) 372，以及用于執(zhí)行其他功能的其他RF電路368。在一個(gè)實(shí)施例中，電子系統(tǒng)300被集成到單個(gè)芯片(例如大規(guī)模集成 (Large-ScaleIntegrated,簡(jiǎn)稱為 LSI)電路芯片、超大規(guī)模集成(Ultra-Largelcale htegrated，簡(jiǎn)稱為USLI)電路等等)中。具體地說，數(shù)字電路362、模擬電路364和RF電路366可以制作在圖2A所示的晶片200上。RF電路366包括ー個(gè)或多個(gè)導(dǎo)電焊墊202，用于傳輸射頻信號(hào)(例如頻率大于或者等于900MHz的射頻信號(hào))。舉例說明，低噪聲放大器370經(jīng)由導(dǎo)電焊墊202接收模擬射頻信號(hào)或數(shù)字射頻信號(hào)以放大所述模擬射頻信號(hào)或數(shù)字射頻信號(hào)；鎖相環(huán)372中的壓控振蕩器374經(jīng)由導(dǎo)電焊墊202提供震蕩信號(hào)；RF電路368 也可以包括ー個(gè)或多個(gè)導(dǎo)電焊墊202以接收或者輸出信號(hào)。在一個(gè)實(shí)施例中，來自數(shù)字電路362或RF電路366的第二信號(hào)可能變成存在于集成電子系統(tǒng)300的襯底中的第二信號(hào)， 該第二信號(hào)具體可以為噪聲信號(hào)，例如，本發(fā)明實(shí)施例中的第二信號(hào)具體包括該集成電路的數(shù)字電路362引起的干擾信號(hào)、集成電路的RF電路366引起的干擾信號(hào)。有利的是，這些噪聲信號(hào)被阻止傳輸?shù)郊呻娮酉到y(tǒng)300的導(dǎo)電焊墊202。圖4為本發(fā)明一個(gè)實(shí)施例提供的信號(hào)傳輸?shù)氖纠苑椒鞒虉D400。以下將結(jié)合圖2A、圖2B和圖3對(duì)圖4所示實(shí)施例進(jìn)行描述。在步驟402中，電路(例如低噪聲放大器370、壓控振蕩器374等等)經(jīng)由導(dǎo)電焊墊202傳輸?shù)谝恍盘?hào)。在步驟404中，半導(dǎo)體襯底220阻隔從第一區(qū)(如底區(qū)212)到導(dǎo)電焊墊202的第二信號(hào)(例如數(shù)字電路362或者RF電路366引起的干擾信號(hào))。在步驟406中，第二區(qū)(如中區(qū)214-216)將第三區(qū)(如頂區(qū)218)和第一區(qū) (如底區(qū)212)隔離。底區(qū)212和頂區(qū)218包含第一型半導(dǎo)體(例如p型半導(dǎo)體)，中區(qū) 214-216包含第二型半導(dǎo)體(例如η型半導(dǎo)體)。此外，通過將頂區(qū)218垂直投影到半導(dǎo)體襯底220的底面230(或者晶片200的底面)所得的投影234與通過將導(dǎo)電焊墊202垂直投影到半導(dǎo)體襯底220的底面230(或者晶片200的底面)所得的投影232重疊。圖5A為本發(fā)明實(shí)施例提供的集成電路制造的示例性エ藝流程圖，圖5B為本發(fā)明實(shí)施例提供的集成電路制造的示例性方法流程圖。在圖2A和圖5A中標(biāo)識(shí)相同的元件具有相似的功能。以下將結(jié)合圖2A描述圖5A和圖5B。
如圖5A和圖5B所示，在步驟520中，在襯底的底區(qū)212的頂部形成埋藏層216 (例如η型重?fù)诫s埋藏層)。舉例說明，可通過光掩模步驟和擴(kuò)散步驟形成埋藏層216。在一個(gè)實(shí)施例中，底區(qū)212包含第一型半導(dǎo)體(例如ρ型半導(dǎo)體)；埋藏層216包含第二型半導(dǎo)體(例如η型半導(dǎo)體)。在步驟522中，在底區(qū)212的頂部增長(zhǎng)包含所述第一型半導(dǎo)體的外延層 (,epitaxial layer,epi 伝)502。在步驟524中，在印i層502的頂部(例如通過光掩模步驟和擴(kuò)散步驟)形成包含所述第二型半導(dǎo)體的阱214(例如n型摻雜阱)，使得包括了埋藏層216和阱214的中區(qū)214-216將頂區(qū)218(即印i層502的一部分)和底區(qū)212隔離。在一個(gè)實(shí)施例中，印i 層502的部分512被合并到底區(qū)212中。如圖5A所示，通過執(zhí)行步驟520、步驟522和步驟 524，可形成半導(dǎo)體襯底220。在步驟526中，在印i層502的頂部或者說在半導(dǎo)體襯底220的頂部增長(zhǎng)外延層 514(例如ニ氧化硅絕緣層)。在步驟528中，在外延層514的頂面和阱214之間形成多個(gè)導(dǎo)電通道504(例如 填充了合金或金屬的孔)。舉例說明，外延層514的部分被刻蝕從而形成多個(gè)孔，并且這些孔被填充了合金或者金屬。在步驟530中，在外延層514的頂部沉積多條導(dǎo)線506(例如合金線或金屬線) 將導(dǎo)電通道504和電壓輸入端(未顯示在圖5A中)連接。在步驟532中，在導(dǎo)線506沉積所在的層的頂部增長(zhǎng)外延層508 (例如ニ氧化硅絕緣層)。在一個(gè)實(shí)施例中，外延層508和外延層514合并成外延區(qū)204(如ニ氧化硅絕緣區(qū))。包括了導(dǎo)電通道504和導(dǎo)線506的導(dǎo)電通道在外延區(qū)204中形成，從而將中區(qū)214-216 和電壓輸入端點(diǎn)連接。在一個(gè)實(shí)施例中，所述電壓輸入端用于接收?qǐng)D2B中的電源電壓250。在步驟534中，在外延區(qū)204的頂部增長(zhǎng)鈍化層206 (例如氮化硅(Si3N4)層)。在步驟536中，刻蝕鈍化層206的一部分以形成窗ロ 510，然后經(jīng)過窗ロ 510在外延區(qū)204的頂部沉積導(dǎo)電焊墊202(例如金屬墊)。外延區(qū)204將導(dǎo)電焊墊202和印i層 502或者說和半導(dǎo)體襯底220絕緣。此外，將頂區(qū)218垂直投影到半導(dǎo)體襯底220的底面所得的投影與將導(dǎo)電焊墊202 垂直投影到半導(dǎo)體襯底220的底面所得的投影重疊。在這樣的實(shí)施例中，中區(qū)214-216可以阻隔從底區(qū)212到導(dǎo)電焊墊202的信號(hào)。本領(lǐng)域技術(shù)人員可以理解的是，上述本發(fā)明實(shí)施例中所述的“形成”、“增長(zhǎng)”、“沉積”、“刻蝕”等均表示半導(dǎo)體集成電路在制作過程中的步驟，本發(fā)明實(shí)施例為了簡(jiǎn)明起見將其具體詳細(xì)步驟省略。雖然之前的說明和附圖描述了本發(fā)明的實(shí)施例，應(yīng)當(dāng)理解在不脫離所附權(quán)利要求書所界定的本發(fā)明原理的精神和發(fā)明范圍的前提下可以有各種增補(bǔ)、修改和替換。本領(lǐng)域技術(shù)人員應(yīng)該理解，本發(fā)明在實(shí)際應(yīng)用中可根據(jù)具體的環(huán)境和工作要求在不背離發(fā)明準(zhǔn)則的前提下在形式、結(jié)構(gòu)、布局、比例、材料、元素、組件及其它方面有所變化。因此，在此披露之實(shí)施例僅用于說明而非限制，本發(fā)明之范圍由后附權(quán)利要求及其合法等同物界定，而不限于此前之描述。
權(quán)利要求
1.ー種集成電路，其特征在干，所述集成電路包括 導(dǎo)電焊墊，用于傳輸?shù)谝恍盘?hào)；以及襯底，用于阻隔從所述襯底的第一區(qū)到所述導(dǎo)電焊墊的第二信號(hào)，其中，所述襯底的第二區(qū)將所述襯底的第三區(qū)和所述第一區(qū)隔離，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述導(dǎo)電焊墊包括金屬焊墊。
3.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述集成電路還包括 放大器，用于經(jīng)由所述導(dǎo)電焊墊接收所述第一信號(hào)。
4.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述集成電路還包括 振蕩器，用于經(jīng)由所述導(dǎo)電焊墊提供所述第一信號(hào)。
5.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述第一信號(hào)具有大于或者等于 900MHz的頻率。
6.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述第二信號(hào)包括所述集成電路的數(shù)字電路引起的干擾信號(hào)。
7.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述第二信號(hào)包括所述集成電路的射頻電路引起的干擾信號(hào)。
8.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述第一型半導(dǎo)體包括P型半導(dǎo)體， 所述第二型半導(dǎo)體包括η型半導(dǎo)體。
9.根據(jù)權(quán)利要求8所述的集成電路，其特征在干，所述第二區(qū)的電壓電平趨于恒定，且高于所述第一區(qū)的電壓電平和高于所述第三區(qū)的電壓電平。
10.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，所述第一區(qū)、第二區(qū)和第三區(qū)形成晶體管。
11.ー種信號(hào)傳輸方法，其特征在干，所述信號(hào)傳輸方法包括 經(jīng)由導(dǎo)電焊墊傳輸?shù)谝恍盘?hào)；阻隔從襯底的第一區(qū)到所述導(dǎo)電焊墊的第二信號(hào)；以及所述襯底的第二區(qū)將所述襯底的第三區(qū)和所述第一區(qū)隔離，其中，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。
12.根據(jù)權(quán)利要求11所述的信號(hào)傳輸方法，其特征在干，所述第一信號(hào)具有大于或者等于900MHz的頻率。
13.根據(jù)權(quán)利要求11所述的信號(hào)傳輸方法，其特征在干，所述第一型半導(dǎo)體包括ρ型半導(dǎo)體，所述第二型半導(dǎo)體包括η型半導(dǎo)體。
14.根據(jù)權(quán)利要求11所述的信號(hào)傳輸方法，其特征在干，所述信號(hào)傳輸方法還包括 控制所述第二區(qū)的電壓電平趨于恒定，且高于所述第一區(qū)的電壓電平和高于所述第三區(qū)的電壓電平。
15.ー種集成電路制造方法，其特征在干，所述集成電路制造方法包括 在襯底的第一區(qū)的頂部形成埋藏層；在所述第一區(qū)的頂部增長(zhǎng)的外延層的頂部形成阱，使得包括了所述埋藏層和所述阱的第二區(qū)將第三區(qū)和所述第一區(qū)隔離；以及在所述外延層的頂部增長(zhǎng)的外延區(qū)沉積導(dǎo)電焊墊，其中，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。
16.根據(jù)權(quán)利要求15所述的集成電路制造方法，其特征在干，所述集成電路制造方法還包括在所述外延區(qū)中形成導(dǎo)電通道將所述第二區(qū)和電壓輸入端連接。
17.根據(jù)權(quán)利要求15所述的集成電路制造方法，其特征在干，所述第三區(qū)是所述外延層的一部分。
18.根據(jù)權(quán)利要求15所述的集成電路制造方法，其特征在干，所述外延區(qū)包含用于將所述導(dǎo)電焊墊和所述襯底隔離的氧化物。
19.根據(jù)權(quán)利要求15所述的集成電路制造方法，其特征在干，所述第一型半導(dǎo)體包括ρ 型半導(dǎo)體，所述第二型半導(dǎo)體包括η型半導(dǎo)體。
全文摘要
本發(fā)明公開了一種集成電路、信號(hào)傳輸方法以及集成電路制造方法。其中，本發(fā)明提供的集成電路包括導(dǎo)電焊墊，用于傳輸?shù)谝恍盘?hào)；以及襯底，用于阻隔從所述襯底的第一區(qū)到所述導(dǎo)電焊墊的第二信號(hào)，其中，所述襯底的第二區(qū)將所述襯底的第三區(qū)和所述第一區(qū)隔離，所述第一區(qū)和所述第三區(qū)包含第一型半導(dǎo)體，所述第二區(qū)包含第二型半導(dǎo)體，將所述第三區(qū)垂直投影到所述襯底的一面所得的第一投影和將所述導(dǎo)電焊墊垂直投影到所述面所得的第二投影重疊。采用本發(fā)明的集成電路，能夠阻礙襯底中可能存在的噪聲傳輸?shù)郊呻娐返膶?dǎo)電焊墊上，從而防止所述導(dǎo)電焊墊上的信號(hào)受到干擾。
文檔編號(hào)H01L23/64GK102569267SQ201010578299
公開日2012年7月11日 申請(qǐng)日期2010年12月8日 優(yōu)先權(quán)日2010年12月8日
發(fā)明者楊海斌, 袁永斌 申請(qǐng)人:凹凸電子(武漢)有限公司