專利名稱：重構(gòu)晶片的組裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電子元件的封裝件，具體地但不排它地涉及半導(dǎo)體元件的封裝 件。
背景技術(shù)：
很多元件以球柵陣列封裝方式被封裝，其中，在半導(dǎo)體的情況下，芯片(die)置于 襯底上，襯底提供芯片上的接觸點與外界之間的連接。該襯底具有相關(guān)材料的成本以及約為200 μ m的最小厚度。人們總是期望減小電子元件的尺寸并降低電子元件的成本。在以下的描述以及附圖中，相同元件由相同的附圖標記指示。圖1以截面來表示根據(jù)球柵陣列(BGA)封裝領(lǐng)域中的最近發(fā)展情況的封裝件。在封裝好的電子元件1中，芯片2部分地被樹脂塊3包圍。芯片2具有無樹脂的 有源表面4，并且在有源表面4上是接合焊盤5。多層互連件6包括介電層601、導(dǎo)電孔602 以及導(dǎo)電軌道603，多層互連件6附連到有源表面3。典型地，鈍化層604用于保護導(dǎo)電軌 道 603。多層互連件6提供了接合焊盤5與錫球11之間的連接。錫球11可以由任何其它 合適的連接(例如錫膏接合焊盤)所替代。為清楚起見，僅示出一層導(dǎo)電軌道603和導(dǎo)電 孔602，但可以使用多層。圖1的封裝件不再使用襯底，因而節(jié)省了相關(guān)成本。由于所述多層互連件遠薄于 等效襯底，因此封裝高度減小。期望提供一種用于制造這種封裝的工藝流程，該封裝相對于傳統(tǒng)封裝而言不會通 過增加其它材料或處理步驟的成本而使得從材料成本的獲益減少。還期望獲得至少與傳統(tǒng) 封裝同樣多的引腳數(shù)量。

發(fā)明內(nèi)容
在此描述的實施例通過提供一種電子元件封裝件來解決這種需求，該電子元件封 裝件包括電子元件，其具有電路表面；樹脂塊，其部分環(huán)繞所述電子元件；以及多層互連 件，其與所述電路表面接觸。所述多層互連件連接到間距小于50 μ m的多個接合焊盤，并且 所述樹脂塊由注塑成型樹脂制成。根據(jù)實施例，所述多層互連件的厚度不大于30μπι。根據(jù)實施例，所述多層互連件是薄膜結(jié)構(gòu)。根據(jù)實施例，所述電子元件是半導(dǎo)體。根據(jù)實施例，所述電子元件封裝件具有錫球。提供一種電子設(shè)備，其包括根據(jù)實施例的電子元件封裝件。還提供一種制造所述電子元件封裝件的工藝，該工藝包括以下步驟提供第一多個電子元件，每個電子元件均具有有源表面，并保持在模制后的樹脂塊中并且置于第一載體上，通過切割電子元件之間的樹脂將多個電子元件分為各個單元，移除所述第一載體，將第二多個所述各個單元定位在第二載體上，以及在第二多個有源表面上形成互連層。根據(jù)實施例，在將多個電子元件分為各個單元的步驟之前，所述工藝還包括步驟 將第一介電層置于有源表面上。根據(jù)實施例，在將多個電子元件分為各個單元的步驟之前，所述工藝還包括步驟 將籽晶層置于所述介電層上。根據(jù)實施例，所述工藝使用第一載體，第一載體是與采用條帶模制球柵陣列 (strip-molding ball-grid array)封裝的設(shè)備兼容的格式。根據(jù)實施例，所述工藝使用第二載體，第二載體具有與硅晶片處理設(shè)備兼容的晶 片的形式。根據(jù)實施例，所述工藝使用第二載體，第二載體具有300mm晶片的形式。根據(jù)實施例，形成互連層的工藝步驟使用薄膜技術(shù)。根據(jù)實施例，所述工藝還包括步驟形成部分覆蓋互連層的鈍化層。


通過參照附圖的說明以及不限于附圖給出的實施例的以下詳細描述，本發(fā)明的前 述和其它目的、特征、方面和優(yōu)點將變得清楚，其中圖1表示電子元件封裝件的截面；圖2表示用于制造類似于圖1的封裝件的組裝流程；圖3a和圖北表示根據(jù)實施例的組裝流程；圖4表示圖3a所示的流程中使用的載體的平面圖；圖5表示圖北所示的流程中使用的載體的平面圖；以及圖6表示包括根據(jù)實施例的封裝形式的電子元件的設(shè)備。
具體實施例方式在以下描述中，已經(jīng)描述過的特征將不再進一步詳細地描述。圖2以截面圖的方式表示用于制造圖1的封裝的可能工藝流程。在步驟S21中，芯片2通過有源表面4置于下方的載體20上。載體20具有類似 于硅晶片的圓形形式，并且尺寸與硅晶片處理設(shè)備兼容。在步驟S22中，通過涂覆液體樹脂，然后使液體樹脂壓縮到載體20上的芯片2組， 而形成覆蓋所有芯片2的樹脂塊21。壓縮的目的在于，施力于各芯片2之間的液體樹脂，并 且確保各個芯片2的滿意的包封。接著，樹脂變硬，并且類似于晶片形狀的結(jié)構(gòu)得以產(chǎn)生。在步驟S23中，移除載體20，并且利用薄膜技術(shù)使多層互連件6形成在芯片2的有 源表面4上。如果需要，在此階段錫球11被附連。多層互連件大約是20 μ m厚。如果使用更多 的金屬層，則厚度可以增加到30 μ m。
在步驟S24，各個組件分為多個單獨的電子元件1。樹脂21在其變硬狀態(tài)下具有與芯片以及載體不同的熱膨脹系數(shù)。此外，當樹脂21 變硬時，其體積改變。這有兩個結(jié)果芯片2的相對位置以不可預(yù)測的方式改變，并且“晶 片”勢必翹曲。晶片越大，這些結(jié)果越嚴重。該工藝的后續(xù)步驟(即多層互連件的薄膜沉積)具有光刻特性。它們使用暗示多 個部件的位置的掩膜，部件已知進行了連接。此外，該工藝需要一定的平坦度。這意味著，載體需要限制尺寸，進而意味著，批量尺寸減小，并且處理成本因此高 于以其它方式的處理成本。另一后果在于，可以在多層互連件6內(nèi)形成的最小部件尺寸大于利用諸如薄膜的 典型處理以其它方式可能形成的尺寸。重要的是，因為芯片2的各接合焊盤5的間距可能 不比各多層互連件6的間距更小。因此，芯片2可能強制性地大于采用其它方式所需的尺 寸，這不是期望的，因為芯片面積非常昂貴。當前的工藝限制適于直徑為200mm以及最小接合焊盤間距約為70 μ m的載體。圖3a以截面圖來表示根據(jù)實施例的工藝流程的第一部分。在步驟S31中，芯片2通過其有源表面4置于下方的第一載體30上。第一載體30 具有粘接表面，從而將芯片2保持在適當位置。期望的是，粘接劑以更艱難地提供多層互連 件6的附連的方式而不會污損有源表面4。還期望的是，稍后可以無困難地移除第一載體 30。在步驟S32中，通過注塑成型形成樹脂塊31，從而包封芯片2?？梢允褂脤τ谇驏?BGA處理來說常規(guī)的注塑成型工藝。介電層32被沉積。對此可能的技術(shù)可以是液體沉積的 薄膜或旋涂。介電層32形成多層互連件的第一部分。期望的是，介電層32是與將稍后用于實 現(xiàn)多層互連件的薄膜技術(shù)兼容的材料。同樣方便的是，在該位置沉積對于后續(xù)金屬層所必 須的任何籽晶層(未示出)。在步驟S34，在各芯片2之間切割樹脂塊31和介電層32，以產(chǎn)生各個單獨的處理 單元33?？梢允褂美玟徢械膫鹘y(tǒng)切割技術(shù)。圖北以截面圖表示根據(jù)實施例的工藝流程的第二部分。在步驟S35，各個部分被處理的單元33附連到第二載體34，此時，有源表面4和附 連至有源表面4的介電層32與第二載體34間隔。第二載體34具有粘接表面，該粘接表面 將各個單元33保持在合適的位置，同時允許稍后以滿意方式移除這些單元。介電層32的存在性有助于防止在轉(zhuǎn)移過程期間對各個單獨的處理單元33的損 壞。在步驟S36，使用薄膜技術(shù)實現(xiàn)多層互連件6。典型地，這將包括在介電層中形成 孔602，形成導(dǎo)電軌道603，以及形成鈍化層604?？梢蕴砑渝a球11 (未示出)。如上所述， 可以使用更多層的導(dǎo)電孔602、導(dǎo)電軌道603以及多個介電層32。此后，從第二載體34移除各個完成的組件。期望的是，以精確的設(shè)備來放置各個單元33，從而可以將后續(xù)薄膜處理的掩膜步 驟以令人滿意的程度對齊。放置越精確，由薄膜處理所限定的部件越小。例如，可能實現(xiàn) 40 μ m的連接的接合焊盤的間距。
最小間距從70 μ m減少到40 μ m導(dǎo)致任何給定尺寸的芯片2的最大引腳數(shù)量的增 加。圖4表示適用于參照圖3a描述的工藝流程的第一部分的第一載體30的示例的平 面圖。第一載體30具有矩形形式，有利地與常規(guī)BGA處理設(shè)備兼容。芯片2置于多個基體 40中，一個基體中的芯片數(shù)量由芯片2的尺寸確定。樹脂塊31在每個基體40上被模制。圖5表示適用于參照圖北描述的工藝流程的第二部分的第二載體34的示例的平 面圖。在第二載體34上，放置各個單獨的處理單元33的矩陣50。構(gòu)造51將稱為“重構(gòu)晶 片”。如果第二載體34具有圓形形狀和硅晶片所需的標準尺寸，則有可能從與在用于 形成多層互連件的晶片制造中所使用設(shè)備的相似的設(shè)備中獲益。這種設(shè)備比傳統(tǒng)封裝設(shè)備 更好地適于限定小的部件。此外，因為重構(gòu)晶片51是由分離單元構(gòu)造而成的，而不是在其整個表面上都具有 樹脂，所以在很大程度上減少了與樹脂的熱膨脹和體積變化關(guān)聯(lián)的問題。這意味著，重構(gòu)晶 片51很少翹曲，并且芯片位置不具有不可預(yù)測性。因此，可以使得重構(gòu)晶片51變大并且在 薄膜處理中限定更小的部件。因此，批量尺寸增加，減少了工藝成本。實際上，300mm直徑的重構(gòu)晶片被認為是可 能的，顯著地改進了當今可能的200mm晶片。圖6表示包括印刷電路板60的設(shè)備的截面，在根據(jù)本發(fā)明的封裝中多個電子元件 1安裝在該印刷電路板60上。該設(shè)備具有外殼61，該外殼61除了其它作用以外用于保護 內(nèi)部的電子裝置。前述內(nèi)容僅以示例的方式給出，但絕不意圖限制。實際上，流程的其它變型是可能 的。例如，可以在與所示位置不同的位置沉積介電層32或籽晶層。而且，可以使用除了薄 膜處理之外的技術(shù)來制造多層互連件6。因此，已經(jīng)描述了本發(fā)明的至少一個示意性實施例，對于本領(lǐng)域技術(shù)人員來說可 以想到各種變更、修改和改進。這些變更、修改和改進意在本發(fā)明的精神和范圍內(nèi)。因此， 前面的描述僅是作為示例，而非意在進行限制。本發(fā)明僅限于所附權(quán)利要求及其等同物所 限定的內(nèi)容。
權(quán)利要求
1.一種電子元件封裝件，包括電子元件(1)，所述電子元件具有電路表面；樹脂塊(3)，所述樹脂塊部分地包圍所述電子元件；以及多層互連件(6)，所述多層互連件與所述電路表面接觸，其中，所述多層互連件(6)連接到間距小于50 μ m的多個接合焊盤，并且所述樹脂塊 (3)由注塑成型的樹脂制成。
2.根據(jù)權(quán)利要求1所述的電子元件封裝件，其中，所述多層互連件的厚度在20μ m與 30 μ m之間。
3.根據(jù)權(quán)利要求1所述的電子元件封裝件，其中，所述多層互連件是薄膜結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的電子元件封裝件，其中，所述電子元件是半導(dǎo)體。
5.根據(jù)權(quán)利要求1所述的電子元件封裝件，具有錫球(11)。
6.一種電子設(shè)備，包括根據(jù)權(quán)利要求1所述的電子元件封裝件。
7.—種制造電子元件封裝件的工藝，包括以下步驟提供第一多個電子元件O)，每個所述電子元件均具有有源表面，并保持在模制的樹脂 塊(31)中并且置于第一載體00)上，通過切割所述電子元件之間的樹脂，將多個所述電子元件分為各個單元，移除所述第一載體，將第二多個所述各個單元定位在第二載體(30)上，以及在所述第二多個各個單元的所述有源表面上形成互連層(32)。
8.根據(jù)權(quán)利要求7所述的工藝，還包括在將多個所述電子元件分為各個單元的步驟之 前將第一介電層置于所述有源表面上的步驟。
9.根據(jù)權(quán)利要求8所述的工藝，還包括在將多個所述電子元件分為各個單元的步驟之 前將籽晶層置于所述介電層上的步驟。
10.根據(jù)權(quán)利要求7所述的工藝，其中，所述第一載體是與用于條帶模制球柵陣列封裝 件的設(shè)備兼容的格式。
11.根據(jù)權(quán)利要求7所述的工藝，其中，所述第二載體具有與硅晶片處理設(shè)備兼容的晶 片的形式。
12.根據(jù)權(quán)利要求11所述的工藝，其中，所述第二載體具有300mm晶片的形式。
13.根據(jù)權(quán)利要求7所述的工藝，其中，形成互連層的步驟使用薄膜技術(shù)。
14.根據(jù)權(quán)利要求7所述的工藝，還包括步驟形成部分地覆蓋所述互連層的鈍化層。
全文摘要
本發(fā)明涉及重構(gòu)晶片的組裝，提供一種電子元件的封裝件，其包括電子元件(1)，其具有電路表面；樹脂塊(3)，其部分環(huán)繞所述電子元件；以及多層互連件(6)，其與所述電路表面接觸，其中，所述多層互連件(6)連接到間距小于50μm的接合焊盤，所述樹脂塊(3)以注塑成型的樹脂制成。
文檔編號H01L23/488GK102104030SQ201010579709
公開日2011年6月22日 申請日期2010年12月6日 優(yōu)先權(quán)日2009年12月4日
發(fā)明者朱利安·衛(wèi)圖 申請人:意法半導(dǎo)體(格勒諾布爾)公司