專利名稱：一種mos管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種MOS管及其制造方法。
背景技術(shù)：
在CMOS 器件(Complementary Metal Oxide Semiconductor)中，常采用暈圈注入技術(shù)(halo implant)來(lái)抑制短溝道效應(yīng)(Short channel effect, SCE)。然而，隨著 CMOS 器件的尺寸不斷按比例縮小，暈圈注入的角度受到形態(tài)上的限制。例如，CMOS技術(shù)中相鄰器件之間的間距很小，而用作暈圈注入掩膜的光致刻蝕劑的厚度不能隨著器件尺寸的縮小而按比例縮小，從而產(chǎn)生物理遮蔽效應(yīng)(shadowing effect)，為了在預(yù)定位置實(shí)現(xiàn)摻雜，需要大的注入能量和劑量，給常規(guī)的大角度暈圈注入帶來(lái)很大困難。為了解決這一問(wèn)題，ZhibinRen 等在‘。elective Epitaxial Channel GroundPlane Thin SOI CMOS Devices, IEEE 2005”中描述到一種接地平面(GroundPlane) 技術(shù)，與傳統(tǒng)的大角度暈圈注入相比，接地平面技術(shù)以零角度注入來(lái)?yè)诫s雜質(zhì)，從而克服了暈圈注入所面臨的形態(tài)限制，同時(shí)保持了對(duì)短溝道效應(yīng)的抑制作用，參見(jiàn)圖IA和圖1B，其中，標(biāo)號(hào)10為襯底，12為源/漏區(qū)，14為柵極，16為暈圈，18為接地平面。接地平面技術(shù)既可以用于體CMOS晶體管，也可以用于絕緣體上硅(S0I，Silicon On Insulator) COMS晶體管。然而，對(duì)于SOI CMOS晶體管，接地平面技術(shù)的缺點(diǎn)在于會(huì)增加 SOI和襯底之間的電容，從而可能降低MOS場(chǎng)效應(yīng)管的交流性能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種MOS管及其制造方法，能夠在抑制短溝道效應(yīng)的同時(shí)降低SOI和襯底之間的電容，進(jìn)而對(duì)MOS管的交流特性的影響。為實(shí)現(xiàn)上述目的，本發(fā)明的一個(gè)實(shí)施例提供一種MOS管，包括SOI襯底，所述SOI襯底包括硅襯底層、超薄BOX層和超薄SOI層；金屬柵極層，位于所述SOI襯底上；以及接地暈圈區(qū)，位于所述硅襯底層中，且位于所述金屬柵極層的下方。優(yōu)選地，所述超薄SOI層的厚度為3-20nm，并且，所述超薄BOX層的厚度為 2-15nm。 優(yōu)選地，所述MOS管還包括高介電常數(shù)介質(zhì)層，所述高介電常數(shù)介質(zhì)層位于所述金屬柵極層與所述超薄SOI層之間。優(yōu)選地，對(duì)于η型MOS管，所述接地暈圈區(qū)包括ρ型摻雜雜質(zhì)；對(duì)于ρ型MOS 管，所述接地暈圈區(qū)包括η型摻雜雜質(zhì)。進(jìn)一步優(yōu)選地，所述接地暈圈區(qū)的摻雜濃度為 lX1017-3X1019/cm3。優(yōu)選地，所述MOS管還包括抬高的源區(qū)和漏區(qū)，所述抬高的源區(qū)和漏區(qū)位于所述超薄SOI層上方，且位于所述金屬柵極的兩側(cè)。優(yōu)選地，對(duì)于ρ型MOS管，所述抬高的源區(qū)和漏區(qū)包括SiGe層；對(duì)于η型MOS管，所述抬高的源區(qū)和漏區(qū)包括Si:C層。進(jìn)一步優(yōu)選地，在所述Si:C層中，C的原子百分比為 0. 5-2%;在所述SiGe層中，Ge的原子百分比為20-70%。更優(yōu)選地，對(duì)于η型MOS管，所述 Si C層還含有η型摻雜雜質(zhì)；對(duì)于P型MOS管，所述SiGe層還含有ρ型摻雜雜質(zhì)。優(yōu)選地，所述ρ摻雜雜質(zhì)包括硼、銦或其組合；所述η摻雜雜質(zhì)包括砷、磷或其組
I=I O另外，本發(fā)明實(shí)施例還提供一種制造MOS管的方法，所述制造方法包括以下步驟提供SOI襯底，所述SOI襯底包括硅襯底層、超薄BOX層和超薄SOI層；在所述SOI襯底上形成偽柵極導(dǎo)體層，以及環(huán)繞所述偽柵極導(dǎo)體層的側(cè)墻；去除所述偽柵極導(dǎo)體層，以形成開(kāi)口 ；向所述開(kāi)口內(nèi)執(zhí)行離子注入，以在所述硅襯底層中形成接地暈圈區(qū)；以及
在所述開(kāi)口內(nèi)形成金屬柵極層。優(yōu)選地，所述SOI襯底的厚度為3-20nm，并且，所述超薄BOX層的厚度為2-15nm。優(yōu)選地，在形成所述金屬柵極層之前，還包括在所述開(kāi)口內(nèi)形成高介電常數(shù)介質(zhì)層的步驟。優(yōu)選地，在形成接地暈圈區(qū)之后，還包括進(jìn)行退火的步驟。優(yōu)選地，在形成所述接地暈圈區(qū)時(shí)，對(duì)于η型MOS管，使用ρ型摻雜雜質(zhì)進(jìn)行離子注入；對(duì)于ρ型MOS管，使用η型摻雜雜質(zhì)進(jìn)行離子注入。進(jìn)一步優(yōu)選地，所述接地暈圈區(qū)的摻雜濃度為IX IO17-約3 X IO1Vcm30優(yōu)選地，在形成所述偽柵極導(dǎo)體層以及側(cè)墻之后，還包括通過(guò)進(jìn)行選擇性外延生長(zhǎng)，以形成抬高的源區(qū)和漏區(qū)的步驟。進(jìn)一步優(yōu)選地，對(duì)于P型MOS管，選擇性外延生長(zhǎng)SiGe 層；對(duì)于η型MOS管，選擇性外延生長(zhǎng)Si C層。更優(yōu)選地，在所述Si C層中，C的原子百分比為0. 5-2% ；在所述SiGe層中，Ge的原子百分比為20-70%。優(yōu)選地，對(duì)于η型MOS管，采用η型摻雜雜質(zhì)原位摻雜；對(duì)于P型MOS管，采用ρ型摻雜雜質(zhì)進(jìn)行原位摻雜。優(yōu)選地，所述ρ摻雜雜質(zhì)包括硼、銦或其組合；所述η摻雜雜質(zhì)包括砷、磷或其組
I=I O通過(guò)本發(fā)明實(shí)施例提供的MOS管，可以在抑制短溝道效應(yīng)的同時(shí)，避免在超薄BOX 層與襯底之間產(chǎn)生過(guò)大的電容，從而降低對(duì)MOS管的交流特性的影響。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖IA和IB是現(xiàn)有技術(shù)中MOS管的示意圖；圖2是本發(fā)明提供的MOS管的一個(gè)實(shí)施例的示意圖；圖3至圖15是MOS管的制造過(guò)程中的各個(gè)階段的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
5
為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。實(shí)施例一圖2是本發(fā)明提供的MOS管的一個(gè)具體實(shí)施例的示意圖。如圖2所示，本發(fā)明的 MOS管包括SOI襯底，所述SOI襯底包括硅襯底層101、超薄超薄BOX層102和超薄SOI層 103 ；金屬柵極層104，位于所述SOI襯底上；以及接地暈圈區(qū)112，位于所述硅襯底層中，且位于所述金屬柵極層104的下方。由于超薄BOX層102的存在，所述SOI襯底電路的寄生電容小，而且避免了閂鎖效應(yīng)。進(jìn)一步地，超薄BOX層102還可以增強(qiáng)電荷的耦合作用。而且，超薄SOI層103可以采用很薄的半導(dǎo)體材料例如硅，實(shí)現(xiàn)半導(dǎo)體薄膜全耗盡，從而實(shí)現(xiàn)體反型，增大載流子遷移率，并且可以很好地抑制短溝道效應(yīng)。進(jìn)一步地，在硅襯底101中具有接地暈圈區(qū)(Ground Halo) 112，接地暈圈區(qū)112的作用在于抑制短溝道效應(yīng)。另外，相對(duì)于現(xiàn)有技術(shù)中利用超薄BOX層下面的一個(gè)接地平面來(lái)抑制短溝道效應(yīng)，在本實(shí)施例中的方案中，由于接地暈圈區(qū)112的面積較小，從而降低了超薄SOI層103和超薄BOX層102之間的電容，減小了對(duì)MOS管的交流特性的影響。此外，在本發(fā)明MOS管的在柵極104和超薄SOI層103之間還形成高介電常數(shù)介質(zhì)層113，該高介電常數(shù)介質(zhì)層113的作用主要在于降低柵極漏電流。實(shí)施例二本發(fā)明實(shí)施例還提供一種MOS管的制造方法，圖3-圖15示出了制造過(guò)程中的各個(gè)階段的結(jié)構(gòu)示意圖。圖3示出了根據(jù)本發(fā)明實(shí)施例的MOS管制作方法的中間結(jié)構(gòu)。參見(jiàn)圖3，提供超薄SOI襯底。所述超薄SOI襯底可以包括硅襯底層101 ；位于硅襯底層101上的超薄BOX層102，以及位于超薄BOX層102上的超薄SOI層103。優(yōu)選地，超薄BOX層102的厚度可以為2-15nm，超薄SOI層103的厚度可以為 3-20nm。超薄SOI層的材料可以為Si、Ge、Si :C或III-V族化合物(如砷化鎵、砷化銦、磷化銦等)等材料。這里，可以根據(jù)傳統(tǒng)的方法，例如通過(guò)離子注入的方式，在超薄SOI層103 中形成源區(qū)和漏區(qū)(圖中未標(biāo)號(hào))。這里，由于超薄BOX層的存在，SOI襯底電路的寄生電容小，而且避免了閂鎖效應(yīng)。 進(jìn)一步地，超薄BOX層102還可以增強(qiáng)電荷的耦合作用。而且，超薄SOI層103可以采用很薄的半導(dǎo)體材料例如硅，實(shí)現(xiàn)半導(dǎo)體薄膜全耗盡，從而實(shí)現(xiàn)體反型，增大載流子遷移率，并且可以很好地抑制短溝道效應(yīng)。圖4至圖6示出了根據(jù)本發(fā)明實(shí)施例的MOS管制作方法的中間結(jié)構(gòu)。在超薄SOI層103上依次形成柵極氧化物層105 (例如氧化硅或氮氧化硅等)、偽柵極導(dǎo)體層114(例如多晶硅層)、第一刻蝕保護(hù)層115(例如氧化硅)和保護(hù)帽層116(例如氮化硅)，并且對(duì)得到的中間結(jié)構(gòu)進(jìn)行構(gòu)圖。例如可以通過(guò)常規(guī)的淀積工藝，如PVD (物理氣相沉積)、CVD (化學(xué)氣相沉積)、 ALD (原子層沉積)、PLD (脈沖激光沉積)、MOCVD (金屬有機(jī)化學(xué)氣相沉積)、PEALD (等離子體增強(qiáng)原子層沉積工藝)、PECVD (等離子體增強(qiáng)化學(xué)氣相沉積)、濺射、分子束淀積(MBE) 等，形成上述各層。這里，在隨后的刻蝕過(guò)程中，第一刻蝕保護(hù)層115保護(hù)偽柵極導(dǎo)體層114不受影響。在隨后的選擇性外延過(guò)程中，保護(hù)帽層116用于防止偽柵極導(dǎo)體層114的頂表面發(fā)生不希望的外延生長(zhǎng)。接著，在保護(hù)帽層116的上方形成圖案化的光刻膠117，所述光刻膠117的位置與將要形成的柵極的位置相對(duì)應(yīng)?？梢允紫韧ㄟ^(guò)旋轉(zhuǎn)涂膠工藝將光刻膠層(圖中未示出)涂布在保護(hù)帽層116上， 然后將進(jìn)行軟烘，之后進(jìn)行對(duì)準(zhǔn)曝光和顯影，得到圖案化的光刻膠117。然后，以光刻膠117 為掩膜，對(duì)光刻膠117兩側(cè)進(jìn)行刻蝕，直至到柵極氧化物層105刻蝕停止。上述刻蝕過(guò)程可以采用反應(yīng)離子刻蝕(RIE)工藝。得到如圖5所示的中間結(jié)構(gòu)。參見(jiàn)圖6，去除光刻膠117，形成環(huán)繞偽柵極導(dǎo)體層114、第一刻蝕保護(hù)層115和保護(hù)帽層116的側(cè)墻106。在后續(xù)步驟中，側(cè)墻116可以起到掩膜和/或刻蝕保護(hù)層的作用。 可以看出，在圖6所示的中間結(jié)構(gòu)中，偽柵極導(dǎo)體層114的上表面被第一刻蝕保護(hù)層115和保護(hù)帽層160所覆蓋，并且其周圍被側(cè)墻116所環(huán)繞。上述去除光刻膠117的過(guò)程可以采用剝離光刻膠工藝，剝離光刻膠工藝是一種濕法去除光刻膠的方法；當(dāng)然也可以采用等離子體去膠工藝，等離子去膠是用氧氣來(lái)干法去膠。這里，根據(jù)需要，可以向超薄SOI層103中進(jìn)行延伸注入或暈圈注入。對(duì)于η型 MOS管，可以采用η型摻雜雜質(zhì)例如砷(As)、磷(P)或其組合進(jìn)行延伸注入；對(duì)于ρ型MOS 管，可以采用P型摻雜雜質(zhì)例如硼(B或BF2)、銦(In)或其組合進(jìn)行延伸注入?？蛇x地，暈圈注入所用的摻雜雜質(zhì)與延伸注入所用的摻雜雜質(zhì)類型相反。例如，對(duì)于η型MOS管，可以選用ρ型摻雜雜質(zhì)，例如硼(B或BF2)、銦(In)或其組合進(jìn)行暈圈注入。 對(duì)于ρ型MOS管，可以選用η型摻雜雜質(zhì)例如砷(As)、磷(P)或其組合進(jìn)行暈圈注入。參照?qǐng)D7，以保護(hù)帽層116和側(cè)墻106為掩膜，刻蝕柵極氧化物層105，僅保留偽柵極導(dǎo)體114和側(cè)墻106下方的柵極氧化物105。接著，可選地，根據(jù)本發(fā)明的方法，還可以另外形成抬高的源區(qū)和漏區(qū)107，以降低源區(qū)和漏區(qū)的串聯(lián)電阻。例如，以保護(hù)帽層116和側(cè)墻106為掩膜，在超薄SOI層上選擇性外延生長(zhǎng)。對(duì)于P型MOS管，選擇性外延生長(zhǎng)的材料可以包括SiGe，以提供壓應(yīng)力；對(duì)于η 型MOS管，選擇性外延生長(zhǎng)的材料可以包括Si:C，以提供拉應(yīng)力。當(dāng)然，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是，也可以通過(guò)傳統(tǒng)的方法，例如通過(guò)涂膠、光刻和刻蝕等工藝，在超薄SOI層103的預(yù)定位置以預(yù)定尺寸得到凹陷區(qū)域，然后在該凹陷區(qū)域中進(jìn)行上述外延生長(zhǎng)。可選地，在選擇性外延生長(zhǎng)抬高的源區(qū)和漏區(qū)107的過(guò)程中進(jìn)行原位摻雜，例如，對(duì)于nMOSFET，可以采用η型摻雜雜質(zhì)例如砷(As)和/或磷(P)進(jìn)行原位摻雜；對(duì)于 pMOSFET，可以采用ρ型摻雜雜質(zhì)例如硼(B)和/或銦(In)進(jìn)行原位摻雜。進(jìn)一步可選地， 在原位摻雜之后進(jìn)行退火，例如激光退火，將摻雜的雜質(zhì)激活，從而在超薄SOI層103中，在源區(qū)和漏區(qū)107下方與偽柵極導(dǎo)體114下方分別形成相反摻雜類型的區(qū)域。當(dāng)然，也可以通過(guò)前面所示的淀積方式來(lái)形成抬高的源區(qū)和漏區(qū)107。
其中，對(duì)于ρ型MOS管，選擇性外延生長(zhǎng)SiGe層，其中，Ge的原子百分比為約20% 至70 %。對(duì)于η型MOS管，選擇性外延生長(zhǎng)Si C層，其中，C的原子百分比為約0. 5 %至
2 % ο參見(jiàn)圖8，形成CMP停止層118 (例如氮化物)和層間介質(zhì)層110 (例如氧化物)。 進(jìn)行化學(xué)機(jī)械平坦化處理(CMP)，并停止在CMP停止層118。對(duì)層間介質(zhì)層110進(jìn)行回刻。參見(jiàn)圖9，刻蝕(例如反應(yīng)離子刻蝕)去除CMP停止層118和保護(hù)帽層116，暴露出第一刻蝕保護(hù)層115。參見(jiàn)圖10，進(jìn)一步進(jìn)行刻蝕，去除第一刻蝕保護(hù)層115，例如通過(guò)反應(yīng)離子刻蝕來(lái)實(shí)現(xiàn)。繼續(xù)刻蝕，去除偽柵極導(dǎo)體層114，形成開(kāi)口，暴露出柵極氧化物層105。接著，以層間介質(zhì)層110、CMP停止層118和側(cè)墻106為掩膜，通過(guò)箭頭所表示的方向，從所形成的開(kāi)口向偽柵極導(dǎo)體層114下方的超薄SOI襯底內(nèi)進(jìn)行離子注入，形成接地暈圈區(qū) 112 (ground halo)，如圖 11 所示。接地暈圈區(qū)112的作用在于抑制短溝道效應(yīng)。另外，相對(duì)于現(xiàn)有技術(shù)中利用超薄 BOX層下面的一個(gè)接地平面來(lái)抑制短溝道效應(yīng)，在本實(shí)施例中的方案中，由于接地暈圈區(qū) 112的面積較小，從而降低了超薄SOI層103和超薄BOX層102之間的電容，減小了對(duì)MOS 管的交流特性的影響。其中，對(duì)于η型MOS管，使用ρ型摻雜雜質(zhì)例如硼(B或Β。和/或銦(In)進(jìn)行注入，濃度可以為約IX IO17-約3Χ 1019/cm3。對(duì)于ρ型MOS管，使用η型摻雜雜質(zhì)例如砷 (As)和/或磷⑵進(jìn)行注入，濃度可以為約1\1017-約3\1019/(^3?？蛇x地，在接地暈圈區(qū)注入之后進(jìn)行退火，優(yōu)選地，進(jìn)行快速熱退火(RTA，例如在 1050°C )，例如尖峰退火或激光退火，以激活所摻雜的雜質(zhì)，并且修復(fù)半導(dǎo)體材料體內(nèi)和表面的缺陷。同時(shí)，由于采用了快速熱退火方式，退火持續(xù)的時(shí)間很短暫，例如為毫秒級(jí)或更短的時(shí)間，可以避免不希望的雜質(zhì)擴(kuò)散，從而使雜質(zhì)的摻雜濃度分布陡峭。當(dāng)然，在前面所述的原位摻雜之后也可以不立即進(jìn)行退火，而是直到接地暈圈區(qū)注入之后僅進(jìn)行一次退火，以同時(shí)達(dá)到對(duì)延伸區(qū)和暈圈中雜質(zhì)(如果有的話)的激活。參見(jiàn)圖11，形成(例如通過(guò)沉積)高介電常數(shù)介質(zhì)層113。這里高介電常數(shù)介質(zhì)層即高 k 介質(zhì)層，材料可以是 Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2 和LaAW等。高介電常數(shù)介質(zhì)層113的厚度可以是約1-約3nm。該高介電常數(shù)介質(zhì)層113 在本實(shí)施例中作為柵極電介質(zhì)層。在晶體管尺寸按比例縮小情況下，與傳統(tǒng)的柵極電介質(zhì)例如二氧化硅相比，高介電常數(shù)介質(zhì)層113可以在減小等效氧化層厚度EOT (equivalent oxidethickness)的同時(shí)避免過(guò)大的柵極泄漏電流，提高M(jìn)OS管的性能和可靠性。需要指出的是，如果沉積高介電常數(shù)介質(zhì)層113需要在高溫下進(jìn)行的話，也可以先進(jìn)行高介電常數(shù)介質(zhì)層的沉積，然后進(jìn)行接地暈圈區(qū)的注入，從而盡量避免不希望出現(xiàn)的雜質(zhì)擴(kuò)散。可選地，在沉積高介電常數(shù)介質(zhì)層113之后，進(jìn)行退火，以降低高介電常數(shù)介質(zhì)材料的體缺陷，增加高介電常數(shù)介質(zhì)材料膜的致密度，進(jìn)而提高器件的穩(wěn)定性和可靠性等。參見(jiàn)圖12，形成金屬柵極層104。這里，例如，可以對(duì)圖10所述結(jié)構(gòu)淀積(例如 CVD) 一層金屬柵極材料，然后，進(jìn)行回刻，得到圖11所示的結(jié)構(gòu)。
優(yōu)選地，金屬柵極層104可以包括功函數(shù)金屬材料，例如，對(duì)于η型MOS管，金屬柵極的材料可以使用 iTaC, TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax 或 NiTgix 中的任一種或它們的任意組合。對(duì)于P型MOS管，金屬柵極的材料可以使用MoNx，TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt，Ru，Ir，Mo，HfRu 或 RuOx 中的任一種或它們的任意組
口 O參考圖13-15，對(duì)圖11所示的半導(dǎo)體結(jié)構(gòu)執(zhí)行常規(guī)的接觸孔形成工藝和硅化物形成工藝。如圖13所示，在整個(gè)半導(dǎo)體結(jié)構(gòu)上形成第二刻蝕保護(hù)層119，例如可以通過(guò)淀積工藝來(lái)實(shí)現(xiàn)。典型地，第二刻蝕保護(hù)層119可以包括氮化硅，其厚度為約IOnm-約20nm。在圖13中，可選地，在形成有第二刻蝕保護(hù)層119的半導(dǎo)體結(jié)構(gòu)上形成掩膜(例如光刻膠)，將所述掩膜圖案化，并進(jìn)行刻蝕，以在層間介質(zhì)層110中的預(yù)定位置形成接觸孔，所述接觸孔穿過(guò)第二刻蝕保護(hù)層119、層間介質(zhì)層110和CMP停止層118。在接觸孔的底部，暴露出源區(qū)和漏區(qū)107。之后，如圖14所示，例如通過(guò)淀積工藝來(lái)形成金屬層，所述金屬填充接觸孔并且覆蓋第二刻蝕保護(hù)層119。典型地，所述金屬層的厚度為約3nm-約15nm。所述金屬優(yōu)選包括 NiPt。執(zhí)行退火工藝，例如在約300°C -約500°C進(jìn)行，以使所填充的金屬與其下方的 SiGe反應(yīng)，形成硅化物層108。這里，硅化物層108優(yōu)選包括NiPtSi。硅化物層108可以降低源區(qū)/漏區(qū)107與后面形成的接觸孔中的金屬插頭120(如后面圖15所示)之間電阻。然后，例如通過(guò)濕法刻蝕(例如采用含有硫酸的溶液)，選擇性去除未反應(yīng)的金
jM ο如圖15所示，在接觸孔中形成金屬插頭120，使得金屬插頭120分別與其下方相應(yīng)位置的硅化物區(qū)域108相接觸。在這一步驟中，可以首先淀積襯里(圖中未示出，例如， TiN, TaN, Ta或Ti)，然后再淀積導(dǎo)電金屬(例如，Ti、Al、TiAl、Cu、W等)，最后再對(duì)金屬執(zhí)行平面化處理(例如CMP)。這里，襯里用于防止導(dǎo)電金屬在退火過(guò)程中擴(kuò)散到層間介質(zhì)層 110造成短路。需要說(shuō)明的是，本發(fā)明中，所述超薄BOX層是指厚度范圍為2-15nm的BOX層，超薄 SOI層是指厚度范圍為3-20nm的SOI層。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種MOS管，包括SOI襯底，所述SOI襯底包括硅襯底層、超薄BOX層和超薄SOI層； 金屬柵極層，位于所述SOI襯底上；以及接地暈圈區(qū)，位于所述硅襯底層中，且位于所述金屬柵極層的下方。
2.如權(quán)利要求1所述的MOS管，其中，所述超薄SOI層的厚度為3-20nm，并且，所述超薄BOX層的厚度為2-15nm。
3.如權(quán)利要求1所述的MOS管，其中，所述MOS管還包括高介電常數(shù)介質(zhì)層，所述高介電常數(shù)介質(zhì)層位于所述金屬柵極層與所述超薄SOI層之間。
4.如權(quán)利要求1所述的MOS管，其中，對(duì)于η型MOS管，所述接地暈圈區(qū)包括ρ型摻雜雜質(zhì)；對(duì)于P型MOS管，所述接地暈圈區(qū)包括η型摻雜雜質(zhì)。
5.如權(quán)利要求4所述的MOS管，其中，所述接地暈圈區(qū)的摻雜濃度為1Χ1017-3Χ1019/cm ο
6.如權(quán)利要求1所述的MOS管，其中，所述MOS管還包括抬高的源區(qū)和漏區(qū)，所述抬高的源區(qū)和漏區(qū)位于所述超薄SOI層上方，且位于所述金屬柵極的兩側(cè)。
7.如權(quán)利要求6所述的MOS管，其中，對(duì)于ρ型MOS管，所述抬高的源區(qū)和漏區(qū)包括 SiGe層；對(duì)于η型MOS管，所述抬高的源區(qū)和漏區(qū)包括Si C層。
8.如權(quán)利要求7所述的MOS管，其中，在所述Si:C層中，C的原子百分比為0.5-2% ； 在所述SiGe層中，Ge的原子百分比為20-70%。
9.如權(quán)利要求7所述的MOS管，其中，對(duì)于η型MOS管，所述Si C層還含有η型摻雜雜質(zhì)；對(duì)于ρ型MOS管，所述SiGe層還含有ρ型摻雜雜質(zhì)。
10.如權(quán)利要求或4或9所述的MOS管，其中，所述P摻雜雜質(zhì)包括硼、銦或其組合；所述η摻雜雜質(zhì)包括砷、磷或其組合。
11.一種制造MOS管的方法，所述制造方法包括以下步驟提供SOI襯底，所述SOI襯底包括硅襯底層、超薄BOX層和超薄SOI層； 在所述SOI襯底上形成偽柵極導(dǎo)體層，以及環(huán)繞所述偽柵極導(dǎo)體層的側(cè)墻； 去除所述偽柵極導(dǎo)體層，以形成開(kāi)口 ；向所述開(kāi)口內(nèi)執(zhí)行離子注入，以在所述硅襯底層中形成接地暈圈區(qū)；以及在所述開(kāi)口內(nèi)形成金屬柵極層。
12.如權(quán)利要求11所述的方法，其中，所述超薄SOI襯底的厚度為3-20nm，并且，所述超薄BOX層的厚度為2-15nm。
13.如權(quán)利要求11所述的方法，其中，在形成所述金屬柵極層之前，還包括在所述開(kāi)口內(nèi)形成高介電常數(shù)介質(zhì)層的步驟。
14.如權(quán)利要求11所述的方法，其中，在形成接地暈圈區(qū)之后，還包括進(jìn)行退火的步馬聚ο
15.如權(quán)利要求11所述的方法，其中，在形成所述接地暈圈區(qū)時(shí)，對(duì)于η型MOS管，使用 P型摻雜雜質(zhì)進(jìn)行離子注入；對(duì)于P型MOS管，使用η型摻雜雜質(zhì)進(jìn)行離子注入。
16.如權(quán)利要求15所述的方法，其中，所述接地暈圈區(qū)的摻雜濃度為IXlO17-約 3 X IO1Vcm3。
17.如權(quán)利要求11所述的方法，其中，在形成所述偽柵極導(dǎo)體層以及側(cè)墻之后，還包括通過(guò)進(jìn)行選擇性外延生長(zhǎng)，以形成抬高的源區(qū)和漏區(qū)的步驟。
18.如權(quán)利要求17所述的方法，其中，對(duì)于ρ型MOS管，選擇性外延生長(zhǎng)SiGe層；對(duì)于 η型MOS管，選擇性外延生長(zhǎng)Si C層。
19.如權(quán)利要求18所述的方法，其中，在所述Si:C層中，C的原子百分比為0.5-2%； 在所述SiGe層中，Ge的原子百分比為20-70%。
20.如權(quán)利要求18所述的方法，其中，對(duì)于η型MOS管，采用η型摻雜雜質(zhì)原位摻雜； 對(duì)于ρ型MOS管，采用ρ型摻雜雜質(zhì)進(jìn)行原位摻雜。
21.如權(quán)利要求15或20所述的方法，其中，所述ρ摻雜雜質(zhì)包括硼、銦或其組合；所述 η摻雜雜質(zhì)包括砷、磷或其組合。
全文摘要
本發(fā)明提供一種MOS管及其制造方法，該MOS管包括一種MOS管，包括SOI襯底，所述SOI襯底包括硅襯底層、超薄BOX層和超薄SOI層；金屬柵極層，位于所述SOI襯底上；以及接地暈圈區(qū)，位于所述硅襯底層中，且位于所述金屬柵極層的下方。該MOS管的制造方法包括提供SOI襯底，所述SOI襯底包括硅襯底層、超薄BOX層和超薄SOI層；在所述SOI襯底上形成偽柵極導(dǎo)體層，以及環(huán)繞所述偽柵極導(dǎo)體層的側(cè)墻；去除所述偽柵極導(dǎo)體層，以形成開(kāi)口；向所述開(kāi)口內(nèi)執(zhí)行離子注入，以在所述硅襯底層中形成接地暈圈區(qū)；以及在所述開(kāi)口內(nèi)形成金屬柵極層。本發(fā)明的MOS管在抑制短溝道效應(yīng)的同時(shí)降低對(duì)MOS管的交流特性的影響。
文檔編號(hào)H01L29/06GK102569383SQ20101058788
公開(kāi)日2012年7月11日 申請(qǐng)日期2010年12月14日 優(yōu)先權(quán)日2010年12月14日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所