專利名稱：Otp器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，更具體地說，涉及一種OTP器件制造方法。
背景技術(shù)：
OTP (One Time Programable，一次性可編程)器件是一種存儲器件，它是相對于多次性編程而言的，其編程過程是不可逆的活動，它適合程序固定不變的應(yīng)用場合，因為成本較低而得到廣泛的應(yīng)用。OTP器件的一個平面單元(flat cell)內(nèi)主要包括兩個晶體管，一個是浮柵晶體管，另一個是選擇晶體管；其中，所述選擇晶體管的漏極和浮柵晶體管的源極相通，所述選擇晶體管的柵極連接字線，所述浮柵晶體管的漏極連接位線。所述選擇晶體管用于在編程時選擇相應(yīng)的浮柵晶體管。目前，OTP器件的制作過程可與CMOS邏輯工藝(logic process)結(jié)合，從而不需要額外的掩膜層。對于將CMOS晶體管和用于存儲電荷的浮柵(Floating Gate,FG)結(jié)合而形成的OTP器件也稱為嵌入式OTP器件。但是，現(xiàn)有的0. 18 μ m的嵌入式OTP器件，即通過與0. 18 μ m的CMOS邏輯工藝結(jié)合而形成的OTP器件，其在使用過程中經(jīng)常出現(xiàn)漏電流增加的問題，從而大大縮短了 OTP器件的使用壽命。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種OTP器件制造方法，該方法能有效地減小漏電流增加的問題，從而提高OTP器件的使用壽命。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案一種OTP器件制造方法，該方法包括提供基底，所述基底上包括選擇柵和浮柵；通過預(yù)沉積和主沉積兩個工藝過程在所述浮柵上形成硅化金屬阻擋層；其中，所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成硅化金屬阻擋層的厚度。優(yōu)選的，上述OTP器件制造方法中，所述預(yù)沉積工藝過程中的工藝參數(shù)為硅烷的流量為105 12kccm，一氧化二氮的流量為2000sccm，腔體壓力為2700mTorr，腔體溫度為 400°C，射頻功率為270W，沉積時間為11 12s。優(yōu)選的，上述OTP器件制造方法中，所述預(yù)淀積工藝過程中的工藝參數(shù)為硅烷的流量為llkccm，沉積時間為11. 6s。優(yōu)選的，上述OTP器件制造方法中，所述主沉積工藝過程中的工藝參數(shù)為硅烷的流量為55 65sccm，一氧化二氮的流量為1200sccm，腔體壓力^OOmTorr,腔體溫度為 400°C，射頻功率為250W，沉積時間為32 33s。優(yōu)選的，上述OTP器件制造方法中，所述主淀積工藝過程中的工藝參數(shù)為硅烷的流量為60sccm，沉積時間為32. 8s。
優(yōu)選的，上述OTP器件制造方法中，在所述浮柵上形成硅化金屬阻擋層的厚度為 1850~2150A。優(yōu)選的，上述OTP器件制造方法中，在所述浮柵上形成硅化金屬阻擋層的厚度為
2000A。優(yōu)選的，上述OTP器件制造方法中，提供基底，所述基底上包括選擇柵和浮柵，具體包括提供基底；在所述基底上形成有源區(qū)；在所述基底的有源區(qū)上形成選擇柵和浮柵；在所述基底的有源區(qū)內(nèi)形成源極和漏極。優(yōu)選的，上述OTP器件制造方法中，在所述基底的有源區(qū)上形成選擇柵和浮柵，具體包括在所述基底的有源區(qū)內(nèi)形成阱區(qū)；在所述阱區(qū)上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成選擇柵和浮柵。優(yōu)選的，上述OTP器件制造方法中，在所述基底的有源區(qū)內(nèi)形成的阱區(qū)為N型阱區(qū)或P型阱區(qū)。從上述技術(shù)方案可以看出，本發(fā)明所提供的OTP器件制造方法中，所述硅化金屬阻擋層通過預(yù)沉積和主沉積兩個工藝過程來形成，其中，所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成硅化金屬阻擋層的厚度，較厚的硅化金屬阻擋層能很好地避免后續(xù)工藝中因等離子轟擊而造成的缺陷增加，進(jìn)而在OTP器件被編程后，能有效地保護(hù)浮柵當(dāng)中的電荷不被泄露出去，改善了 OTP器件的數(shù)據(jù)存儲特性，提高了使用壽命。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實施例所提供的一種OTP器件制造方法的流程示意圖；圖2為本發(fā)明實施例所提供的另一種OTP器件制造方法的流程示意圖；圖3 圖8以及圖10為本發(fā)明實施例所提供的OTP器件制造過程中器件的剖面結(jié)構(gòu)示意圖；圖9為圖8所示OTP器件的俯視結(jié)構(gòu)圖；圖11為圖10所示OTP器件的透射電子顯微鏡圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。實施例一正如背景技術(shù)部分所述，OTP器件的制作過程可與CMOS邏輯工藝(logic process)結(jié)合，從而不需要額外的掩膜層。但是對于0. 18 μ m的嵌入式OTP器件經(jīng)常會出現(xiàn)漏電流增加的問題，從而大大縮短了 OTP器件的使用壽命。發(fā)明人研究發(fā)現(xiàn)，導(dǎo)致0. 18 μ m的嵌入式OTP器件漏電流增加，進(jìn)而大大縮短OTP 器件使用壽命的原因在于普通的CMOS邏輯工藝中，硅化金屬阻擋層(Salicide Block, SAB)的作用是阻擋部分多晶硅和襯底不被表面金屬化，從而保證足夠的電阻值，以便形成電路中的電阻部分。 而對于嵌入式OTP器件來說，SAB層的另一個作用就是覆蓋在OTP器件的浮柵之上，保護(hù) OTP器件的浮柵不被金屬化；同時在OTP器件被編程后，保證存儲在浮柵中的電荷不會從浮柵的上部和側(cè)壁泄露出去，以保證編程數(shù)據(jù)的可記憶性和足夠的使用壽命。在現(xiàn)有的0. 18μπι的CMOS器件制造過程中，SAB層是由等離子增強(qiáng)型化學(xué)氣相沉禾只(Plasma Enhanced Chemical Vapor Deposition, PECVD)方法沉禾只富氧娃(silicon rich oxide)而形成，厚度為350 A左右，這樣的厚度用于阻擋多晶硅和襯底表面金屬化是足夠的，但是對于0. 18 μ m嵌入式OTP器件來說，350A的SAB層經(jīng)過后續(xù)工藝過程中的等離子體轟擊后，缺陷增加，進(jìn)而在OTP器件被編程后，大量存儲在浮柵當(dāng)中的電荷會從SAB 層中泄露出去，使得編程數(shù)據(jù)無法保持，進(jìn)而縮短了 OTP器件的使用壽命。基于此，本發(fā)明提供一種OTP器件制造方法，參考圖1，該方法具體包括如下步驟步驟Sl 提供基底，所述基底上包括選擇柵和浮柵。本步驟中給定基底，且所述基底上已經(jīng)形成有選擇柵和浮柵結(jié)構(gòu)，除此之外，所述基底上還形成有相應(yīng)的源/漏。步驟S2 通過預(yù)沉積和主沉積兩個工藝過程在所述浮柵上形成硅化金屬阻擋層； 其中，所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成硅化金屬阻擋層的厚度。首先通過預(yù)沉積和主沉積兩個工藝過程在所述基底上形成SAB層，然后利用相應(yīng)的掩膜版通過光刻、刻蝕等工藝過程在所述浮柵上形成SAB層。所述預(yù)沉積和主沉積的工藝過程具體如下預(yù)沉積工藝過程一般用于穩(wěn)定腔體工藝狀態(tài)，即當(dāng)基底被放入腔體內(nèi)后，需要調(diào)節(jié)腔體內(nèi)的壓力、溫度、射頻功率、氣體流量等，但上述各項參數(shù)均有一個從初始狀態(tài)逐漸轉(zhuǎn)變到穩(wěn)定狀態(tài)的過程，該過程即為預(yù)沉積過程。本實施例中所述預(yù)沉積工藝過程中各項參數(shù)的穩(wěn)定狀態(tài)為硅烷的流量為105 12kccm，一氧化二氮的流量為2000sCCm，腔體壓力為2700mTorr，腔體溫度為400°C，射頻功率為270W，沉積時間為lis 12s。預(yù)沉積結(jié)束后，所述基底上已經(jīng)沉積了一定厚度的SAB層，之后進(jìn)行主沉積，所述主沉積工藝過程主要為了增加形成SAB層的厚度。本實施例中控制主沉積工藝過程中的各項工藝參數(shù)為硅烷的流量為55 6kccm，一氧化二氮的流量為1200sccm，腔體壓力^OOmTorr,腔體溫度為 4000C，射頻功率為250W，沉積時間為3 33s。主沉積過程結(jié)束之后，所形成SAB層的厚度約為2000±150人。由上可知，本發(fā)明所提供的OTP器件的制造方法，該方法在所述浮柵上形成SAB層時，采用預(yù)沉積和主沉積雙重沉積工藝進(jìn)行，預(yù)沉積工藝過程可以穩(wěn)定腔體的工藝狀態(tài)，主沉積工藝過程可以有效地增加形成SAB層的厚度。本發(fā)明實施例中在所述浮柵上形成的 SAB層的厚度約為2000A,相對普通CMOS工藝中350A厚的SAB層來說，能很好地阻擋后續(xù)工藝過程中等離子體的轟擊，避免了 SAB層上較多缺陷的產(chǎn)生，從而可以很好地保護(hù)浮柵中被編程的電荷，避免了漏電流的增加，提高了 OTP器件的使用壽命。實施例二下面以一具體實施例詳細(xì)描述本發(fā)明所提供的OTP器件的制造方法。參考圖2，圖2為本發(fā)明實施例所提供的另一種OTP器件的制造方法流程示意圖， 該方法具體包括如下步驟步驟Sll:提供基底。本實施例中所述基底為P型硅襯底，在其他實施例中，所述基底還可以為砷化鎵、 鍺或絕緣體上硅(SOI)等半導(dǎo)體材料或半導(dǎo)體材料的組合。步驟S12 通過淺溝槽隔離工藝在所述基底內(nèi)形成有源區(qū)。本步驟又可包括如下幾個步驟步驟S121 在所述基底內(nèi)形成淺溝槽。本實施例中通過淺溝槽隔離(Shallow Trench Isolation, STI)工藝定義出了有源區(qū)，即各有源區(qū)之間通過淺溝槽彼此隔離。在所述基底內(nèi)形成淺溝槽的具體過程為在所述基底上依次形成隔離介質(zhì)層、硬掩膜層及抗反射層；采用相應(yīng)的掩膜版在所述抗反射層上形成具有淺溝槽圖案的光刻膠層；以所述具有淺溝槽圖案的光刻膠層為掩膜在所述基底內(nèi)形成淺溝槽。參考圖3，圖中示出了基底101內(nèi)的淺溝槽102，兩個淺溝槽102之間的區(qū)域即為有源區(qū)。圖3中未示出隔離介質(zhì)層、硬掩膜層及抗反射層。步驟S122 在所述淺溝槽內(nèi)形成淺溝槽介質(zhì)層。采用高密度等離子體化學(xué)氣相沉積(HDPCVD)方法在所述淺溝槽內(nèi)形成溝槽介質(zhì)層，此步驟中所述淺溝槽介質(zhì)層覆蓋淺溝槽區(qū)域及淺溝槽外基底上的其他區(qū)域。步驟S123 對所述淺溝槽介質(zhì)層進(jìn)行化學(xué)機(jī)械研磨。對步驟S122中形成的淺溝槽介質(zhì)層進(jìn)行化學(xué)機(jī)械研磨(Chemical Mechanical Polishing, CMP)，CMP過程中，抗反射層一般較薄，故可以被研磨掉，因此，所述硬掩膜層作為研磨終點(diǎn)層。CMP之后去除所述硬掩膜層。參考圖4，圖中示出了基底101內(nèi)的作為隔離有源區(qū)的淺溝槽介質(zhì)層103，所述淺溝槽介質(zhì)層103 —般為氧化硅。兩個淺溝槽介質(zhì)層103 之間的區(qū)域即是有源區(qū)。步驟S13 在所述基底的有源區(qū)上形成選擇柵和浮柵。本步驟又可包括如下幾個步驟步驟S131 在所述基底的有源區(qū)內(nèi)形成阱區(qū)。
首先在所述基底上旋涂光刻膠，然后利用具有有源區(qū)圖案的掩膜版對所述光刻膠進(jìn)行曝光，曝光之后顯影，在所述基底上形成具有有源區(qū)圖案的光刻膠層，以所述具有有源區(qū)圖案的光刻膠層為掩膜通過離子注入工藝在所述有源區(qū)內(nèi)形成阱區(qū)。當(dāng)注入的離子為磷、砷或銻等五價離子時，所形成的阱區(qū)為N型摻雜阱區(qū)；當(dāng)注入的離子為硼或銦等三價離子時，所形成的阱區(qū)為P型摻雜阱區(qū)。參考圖5，圖中示出了形成于基底101內(nèi)，兩個淺溝槽介質(zhì)層103之間的阱區(qū)104，本實施例中所述阱區(qū)104為P型摻雜阱區(qū)。步驟S132 在所述基底的阱區(qū)上形成選擇柵和浮柵。首先在所述基底上形成柵介質(zhì)層。所述柵介質(zhì)層可以為氧化硅，也可以為高介電常數(shù)材料，諸如SrTi03、HfO2, ZrO2等。本實施例中通過熱氧化工藝在所述基底上形成氧化硅作為柵介質(zhì)層。柵介質(zhì)層形成之后，在所述柵介質(zhì)層上形成柵極材料層。所述柵極材料層可以為多晶硅，柵極材料層的形成方法可以為低壓化學(xué)氣相沉積方法(LPCVD)或等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)方法等。之后在所述柵極材料層上旋涂光刻膠，并利用具有選擇柵圖案和浮柵圖案的掩膜版對所述光刻膠進(jìn)行曝光，曝光之后顯影，形成具有選擇柵圖案和浮柵圖案的光刻膠層。接著以所述具有選擇柵圖案和浮柵圖案的光刻膠層為掩膜采用刻蝕工藝在所述基底上形成選擇柵和浮柵。參考圖6，圖中示出了基底101，位于基底101內(nèi)的阱區(qū)104，位于阱區(qū)104 上的選擇柵107和浮柵108，105和106所示分別為選擇柵107和浮柵108所對應(yīng)的柵介質(zhì)層。步驟S14 在所述基底的有源區(qū)內(nèi)形成源極和漏極。首先在所述選擇柵和浮柵兩側(cè)的有源區(qū)內(nèi)進(jìn)行輕摻雜漏(LDD)注入工藝，具體過程為在所述基底上旋涂光刻膠，利用相應(yīng)的掩膜版對所述光刻膠進(jìn)行曝光，曝光之后顯影，接著采用離子注入工藝在所述選擇柵和浮柵兩側(cè)的有源區(qū)內(nèi)進(jìn)行淺注入。所述LDD注入工藝中的離子類型和阱區(qū)內(nèi)摻雜的離子類型相反。LDD注入工藝之后，在所述選擇柵和浮柵的兩側(cè)分別形成側(cè)墻，具體工藝過程為 在所述基底上形成介質(zhì)層，所述介質(zhì)層可以為氧化硅。當(dāng)然，還可以用疊層介質(zhì)層來代替所述介質(zhì)層，所述疊層介質(zhì)層可以依次為正硅酸乙酯(TEOS)、氮化硅和TEOS。利用干法刻蝕工藝反刻掉所述介質(zhì)層。本實施例中采用各向異性等離子刻蝕機(jī)進(jìn)行反刻，該過程不需要掩膜，即當(dāng)柵極材料層露出來之后停止反刻。反刻的結(jié)果為在選擇柵和浮柵的側(cè)墻上保留了一部分的介質(zhì)層。參考圖7，圖中示出了在選擇柵107兩側(cè)形成了側(cè)墻109，在浮柵108 兩側(cè)形成了側(cè)墻110。所述側(cè)墻109和110的形成可有效地防止后續(xù)源漏形成時可能導(dǎo)致的源漏穿通。側(cè)墻形成之后，在所述選擇柵和浮柵的兩側(cè)形成相應(yīng)的源極和漏極，具體工藝過程為在所述基底上旋涂光刻膠，利用相應(yīng)的掩膜版對所述光刻膠進(jìn)行曝光，曝光之后顯影，接著采用離子注入工藝在所述選擇柵和浮柵的兩側(cè)形成相應(yīng)的源極和漏極。本實施例中注入離子的類型和LDD工藝中的離子類型相同，但是劑量相對來說要大于LDD工藝中注入離子的劑量。參考圖8，圖中示出了選擇柵107兩側(cè)的源極111和漏極112，浮柵108兩側(cè)的源極(即為11 和漏極113，即所述選擇柵晶體管的漏極電連接浮柵晶體管的源極。 在后續(xù)工藝過程中，所述選擇柵晶體管的源極111連接字線，所述浮柵晶體管的漏極113連接位線。參考圖9，圖9為圖8中所示OTP器件的俯視結(jié)構(gòu)圖，圖中示出了選擇柵107，浮柵108，阱區(qū)104，連接選擇柵晶體管源極的金屬連線115，連接浮柵晶體管漏極的金屬連線 116。步驟S15 通過預(yù)沉積和主沉積兩個工藝過程在所述浮柵上形成硅化金屬阻擋層；其中，所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成硅化金屬阻擋層的厚度。本步驟中通過預(yù)沉積和主沉積兩個工藝過程在所述浮柵上形成SAB層。本實施例中所述SAB層為氧化硅。優(yōu)選的，控制預(yù)沉積工藝過程中的工藝參數(shù)為硅烷和一氧化二氮的流量分別為115sccm和2000sccm，腔體壓力為2700mTorr，腔體溫度為400°C，射頻功率為 270W，沉積時間為11.6s ；控制主沉積工藝過程中的工藝參數(shù)為硅烷和一氧化二氮的流量分別為60sccm和1200sccm，腔體壓力^OOmTorr,腔體溫度為400°C，射頻功率為250W，沉積時間為32. 8s。所述預(yù)沉積和主沉積工藝過程中的沉積時間可以預(yù)先通過儀器設(shè)定為所需值，設(shè)定主沉積工藝過程中的沉積時間為32. 8s，可有效地增加形成SAB層的厚度。本實施例中在所述主沉積過程結(jié)束之后在所述浮柵上形成SAB層的厚度為2000A。參考圖10，圖中示出了浮柵108上的SAB層114，所述SAB層114覆蓋浮柵108的表面及側(cè)墻，根據(jù)不同器件的要求，所述SAB層114還可能覆蓋部分源極、漏極及選擇柵的部分側(cè)墻，對此，本發(fā)明并無特別限制。參考圖11，圖11為圖10中所述OTP器件的透射電子顯微鏡(TEM)圖，圖中示出了浮柵108及浮柵108上的SAB層114。本步驟中的所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成SAB層的厚度。在所述主沉積工藝過程中，通過減小硅烷流量，可降低SAB層的應(yīng)力，使得所述SAB層和浮柵表面的結(jié)合性更好；通過減小射頻功率可形成比較致密的SAB 層，較致密的SAB層在后續(xù)等離子體的轟擊下不易形成較多的損傷和缺陷，從而能夠更好地保護(hù)浮柵中的電荷不泄露出去。在所述浮柵上形成SAB層之后，可進(jìn)行后續(xù)工藝步驟，包括在所述基底上形成硅化金屬層，絕緣層，絕緣層內(nèi)打孔并引線，各金屬層及金屬層之間的層間介質(zhì)等，對于后續(xù)工藝過程，本發(fā)明不再進(jìn)行描述。需要說明的是，本實施例中只描述了在所述浮柵上形成了 SAB層，除此之外，所述 SAB層還應(yīng)該覆蓋于那些不要進(jìn)行表面金屬化的區(qū)域，包括多晶硅電阻和襯底電阻等，在所述多晶硅電阻和襯底電阻上形成SAB層和在所述浮柵上形成SAB層類似，其形成過程可和浮柵上的SAB層在同一工藝流程中進(jìn)行，在此不再贅述。本實施例中詳細(xì)描述了 OTP器件的制造工藝過程，該工藝過程可和0. 18μπι的 CMOS邏輯工藝結(jié)合而制成0. 18 μ m的嵌入式OTP器件。所述0. 18 μ m的嵌入式OTP器件， 由于其浮柵上的SAB層采用預(yù)沉積和主沉積雙重沉積工藝而形成，故相對現(xiàn)有的0. 18 μ m 的CMOS邏輯工藝中350A的SAB層來說，在厚度上有了明顯的增加。本實施例中所形成的 SAB層的厚度高達(dá)2000A,如此厚的SAB層，加之具有較好的致密性，因此，能夠承受后續(xù)高密度等離子體的轟擊而不易造成較多的損傷和缺陷，在對該OTP器件進(jìn)行編程后，所述SAB 層能有效地保護(hù)浮柵中的電荷，避免浮柵中的電荷泄露出去，避免了漏電流的增加，從而可提高OTP器件的使用壽命。本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點(diǎn)說明的都是與其他實施例的不同之處，相關(guān)之處可互相參考。 對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求
1.一種OTP器件制造方法，其特征在于，包括提供基底，所述基底上包括選擇柵和浮柵；通過預(yù)沉積和主沉積兩個工藝過程在所述浮柵上形成硅化金屬阻擋層；其中，所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成硅化金屬阻擋層的厚度。
2.根據(jù)權(quán)利要求1所述的OTP器件制造方法，其特征在于，所述預(yù)沉積工藝過程中的工藝參數(shù)為硅烷的流量為105 125sCCm，一氧化二氮的流量為2000sCCm，腔體壓力為 2700mTorr，腔體溫度為400°C，射頻功率為270W，沉積時間為11 12s。
3.根據(jù)權(quán)利要求2所述的OTP器件制造方法，其特征在于，所述預(yù)淀積工藝過程中的工藝參數(shù)為硅烷的流量為llkccm，沉積時間為11.6s。
4.根據(jù)權(quán)利要求1所述的OTP器件制造方法，其特征在于，所述主沉積工藝過程中的工藝參數(shù)為硅烷的流量為55 6kccm，一氧化二氮的流量為1200sCCm，腔體壓力 ^OOmTorr,腔體溫度為400°C，射頻功率為250W，沉積時間為32 33s。
5.根據(jù)權(quán)利要求4所述的OTP器件制造方法，其特征在于，所述主淀積工藝過程中的工藝參數(shù)為硅烷的流量為60SCCm，沉積時間為32. 8s。
6.根據(jù)權(quán)利要求1所述的OTP器件制造方法，其特征在于，在所述浮柵上形成硅化金屬阻擋層的厚度為1850~2150人。
7.根據(jù)權(quán)利要求6所述的OTP器件制造方法，其特征在于，在所述浮柵上形成硅化金屬阻擋層的厚度為2000A。
8.根據(jù)權(quán)利要求ι所述的OTP器件制造方法，其特征在于，提供基底，所述基底上包括選擇柵和浮柵，具體包括提供基底；在所述基底上形成有源區(qū)；在所述基底的有源區(qū)上形成選擇柵和浮柵；在所述基底的有源區(qū)內(nèi)形成源極和漏極。
9.根據(jù)權(quán)利要求8所述的OTP器件制造方法，其特征在于，在所述基底的有源區(qū)上形成選擇柵和浮柵，具體包括在所述基底的有源區(qū)內(nèi)形成阱區(qū)；在所述阱區(qū)上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成選擇柵和浮柵。
10.根據(jù)權(quán)利要求9所述的OTP器件制造方法，其特征在于，在所述基底的有源區(qū)內(nèi)形成的阱區(qū)為N型阱區(qū)或P型阱區(qū)。
全文摘要
本發(fā)明實施例公開了一種OTP器件制造方法，該方法包括提供基底，所述基底上包括選擇柵和浮柵；通過預(yù)沉積和主沉積兩個工藝過程在所述浮柵上形成硅化金屬阻擋層；其中，所述預(yù)沉積工藝過程用于穩(wěn)定腔體工藝狀態(tài)，所述主沉積工藝過程用于增加形成硅化金屬阻擋層的厚度。通過本發(fā)明所提供的OTP器件制造方法，能夠在所述浮柵上形成較厚的硅化金屬阻擋層，從而可避免后續(xù)等離子體的轟擊而形成較多的損傷和缺陷，在OTP器件被編程后，可避免浮柵中的電荷泄露出去，避免了漏電流的增加，進(jìn)而提高了OTP器件的使用壽命。
文檔編號H01L21/8246GK102543884SQ20101059358
公開日2012年7月4日 申請日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者張磊, 王德進(jìn), 王智勇 申請人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司