專利名稱：靜電放電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及揭示一種集成電路，尤其涉及射頻(radio frequency，RF)集成電路的 #^(electrostatic discharge, ESD) #才戶。
背景技術(shù)：
隨著集成電路裝置的微型化，目前的趨勢(shì)是生產(chǎn)具有較淺的結(jié)深度、較薄的柵極氧化層、微摻雜漏極(lightly-doped drain,LDD)架構(gòu)、淺溝渠隔離架構(gòu)(shallow trench isolation, STI)、以及自我對(duì)準(zhǔn)金屬硅化合物(salicide)處理的集成電路，這些都是用于進(jìn)階的四分之一次微米(sub-quarter-micron)互補(bǔ)式金屬氧化半導(dǎo)體(CM0Q技術(shù)。這些工藝導(dǎo)致相關(guān)的CMOS IC產(chǎn)品變得比較容易受到ESD的影響而損壞。因此，芯片內(nèi)建立ESD 保護(hù)電路保護(hù)裝置與電路免于ESD的破壞。就射頻集成電路而言，考慮到減少柵極氧化層的厚度以及降低崩潰電壓，EDS保護(hù)是別具有挑戰(zhàn)性的。圖1說(shuō)明傳統(tǒng)ESD保護(hù)裝置100的范例，裝置100包括柵極接地NMOS (GGNMOS)晶體管102，源極也接地，且漏極耦接到介于焊盤(pán)106與電阻器104之間的節(jié)點(diǎn)108。圖2說(shuō)明分散的ESD保護(hù)排列200，其包括多個(gè)GGNMOS晶體管202-1 202-4，他們的源極接地，并且他們的漏極經(jīng)由具有電阻R的η型阱耦接到各自的PMOS晶體管204-1 204-4。每個(gè)PMOS 晶體管的柵極與源極耦接到正電壓源節(jié)點(diǎn)VDD。然而，這樣的排列增加裝置尺寸并且之后會(huì)導(dǎo)致大的寄生電容。圖3A是ESD保護(hù)排列300的另一范例的平面圖以及圖是ESD保護(hù)裝置300的剖面圖，是單指組態(tài)短溝渠隔離(STI) 二極管。如圖3A與圖;3B所示，STI 二極管包括形成在 P型基板302上面的η型阱(η阱)304。二 N+區(qū)域306_1、306_2形成在η阱304上面，并且是側(cè)向地彼此間隔。P+區(qū)域308配置于N+區(qū)域306-1、306-2之間。STI區(qū)域310-1 310-4 相鄰于η型阱304上面的N+與P+區(qū)域306-1、306-2、308的每一個(gè)。雖然STI 二極管300 提供低電容與小區(qū)域，其寄生電容與電阻影響RF輸入匹配并且在高頻射頻應(yīng)用會(huì)降低性能。因此，改良的ESD保護(hù)機(jī)制是有需要的。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本揭露提供一種靜電放電(ESD)保護(hù)裝置，包括一第一半導(dǎo)體型態(tài)的一基板以及一第二半導(dǎo)體型態(tài)的一第一阱形成在該基板之中；該第一半導(dǎo)體型態(tài)的第一多個(gè)側(cè)向間隔的參雜區(qū)域形成于該第一阱的一上表面，該多個(gè)側(cè)向間隔的參雜區(qū)域耦接一起以定義該ESD保護(hù)裝置的一陽(yáng)極；該第二半導(dǎo)體型態(tài)的第二多個(gè)側(cè)向間隔的參雜區(qū)域形成于該第一阱的該上表面，該第二多個(gè)側(cè)向間隔的參雜區(qū)域耦接一起以定義該ESD 保護(hù)裝置的一陰極；多個(gè)淺溝渠隔離(STI)區(qū)域設(shè)置于該第一阱的一上表面，該多個(gè)STI區(qū)域的每一個(gè)設(shè)置于該第一半導(dǎo)體型態(tài)的一側(cè)向間隔參雜區(qū)域以及該第二半導(dǎo)體型態(tài)的一第二側(cè)向間隔參雜區(qū)域之間；當(dāng)反向偏壓時(shí)借由該第一阱與該第二半導(dǎo)體型態(tài)的該第二多個(gè)側(cè)向間隔的參雜區(qū)域所定義的一二極管用于操作成一無(wú)源無(wú)線電頻率電容器，并且當(dāng)該陽(yáng)極或該陰極的一端接收一 ESD電壓突波時(shí)，則順向偏壓以提供一電流旁路。本揭露亦提供一種射頻(RF)靜電放電(ESD)保護(hù)裝置，包括一第二半導(dǎo)體型態(tài)的一第一阱，形成在一第一半導(dǎo)體型態(tài)的一基板之中；該第一半導(dǎo)體型態(tài)的一第二阱形成在該基板且環(huán)繞該第一阱；該第一半導(dǎo)體型態(tài)的第一多個(gè)參雜區(qū)域形成于該第一阱的一上表面，該多個(gè)參雜區(qū)域耦接一起以定義該ESD保護(hù)裝置的一陽(yáng)極；該第二半導(dǎo)體型態(tài)的第二多個(gè)參雜區(qū)域形成于該第一阱的該上表面，該多個(gè)參雜區(qū)域耦接一起以形成該ESD保護(hù)裝置的一陰極；多個(gè)淺溝渠隔離(STI)區(qū)域設(shè)置于該第一阱的一上表面，該多個(gè)STI區(qū)域的每一個(gè)設(shè)置于該第一半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)以及該第二半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)之間；其中當(dāng)反向偏壓時(shí)該第一阱與該第一半導(dǎo)體型態(tài)的該多個(gè)側(cè)向間隔的參雜區(qū)域用于操作成一無(wú)源無(wú)線電頻率電容器，并且當(dāng)在該陽(yáng)極或該陰極的一端接收到一 ESD 電壓突波時(shí)，則順向偏壓以提供一電流旁路。本揭示亦提供一種靜電放電保護(hù)裝置，用于無(wú)線電頻率電路，包括一第二半導(dǎo)體型態(tài)的一第一阱形成在一第二半導(dǎo)體型態(tài)的一基板之中，該第一阱與該基板形成一第一二極管；該第二半導(dǎo)體型態(tài)的一第二阱形成在該基板且相鄰該第一阱，該第二阱形成具有該第一阱的一第二二極管；該第一半導(dǎo)體型態(tài)的第一多個(gè)參雜區(qū)域形成于該第一阱的一上表面；該第二半導(dǎo)體型態(tài)的第二多個(gè)參雜區(qū)域形成于該第一阱的該上表面以形成具有該第一阱的一第三二極管；多個(gè)淺溝渠隔離(STI)區(qū)域形成于該第一阱的該上表面，該STI區(qū)域的每一個(gè)設(shè)置于該第一半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)以及該第二半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)之間；其中當(dāng)該第一半導(dǎo)體型態(tài)的該第一多個(gè)參雜區(qū)域的一個(gè)或該第二半導(dǎo)體型態(tài)的該第二多個(gè)參雜區(qū)域的一個(gè)接收一 ESD電壓突波時(shí)，該第三二極管組態(tài)成順向偏壓。本發(fā)明的ESD保護(hù)裝置包括結(jié)變?nèi)萜?，?dāng)反偏壓時(shí)用于作為壓敏電容器 (voltage-dependent capacitor)。結(jié)變?nèi)萜鞯钠珘弘妷嚎赡茏钚』娙荻罴鸦越档驮谡Ｉ漕l操作期間網(wǎng)路匹配的電容影響。在ESD事件的期間，結(jié)變?nèi)萜魇琼樝蚱珘海易饔贸蒃SD保護(hù)二極管以旁路ESD電流。此外，結(jié)變?nèi)萜魈峁┳銐虻慕饘賹挾扰c足夠量的介層孔與接點(diǎn)以避免電子遷移，且具有一個(gè)長(zhǎng)寬(L/W)比可以使得與打線焊盤(pán)(bond pad)邊緣對(duì)準(zhǔn)，相較于傳統(tǒng)ESD保護(hù)裝置有改良電路布線。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖1為傳統(tǒng)柵極接地NMOS ESD保護(hù)裝置；圖2為包括一系列柵極接地NMOS裝置的傳統(tǒng)ESD保護(hù)裝置；圖3A為包括STI 二極管的傳統(tǒng)ESD保護(hù)裝置的平面圖；圖:3B為說(shuō)明于圖3A的傳統(tǒng)ESD保護(hù)裝置的剖面圖；圖4A為改良的ESD保護(hù)裝置的剖面圖；圖4B為改良的ESD保護(hù)裝置的平面圖；圖4C為說(shuō)明于圖4A與圖4B的ESD保護(hù)裝置的等校電路的一個(gè)范例；圖5A為改良的ESD保護(hù)裝置的另一范例的剖面圖5B為改良的ESD保護(hù)裝置的另一范例的剖面圖；圖6為根據(jù)圖4A說(shuō)明包括ESD保護(hù)裝置的射頻低噪聲放大器的電路圖；以及圖7為電流電壓圖表，根據(jù)圖6說(shuō)明作為低噪聲放大器中的RF ESD裝置的結(jié)變?nèi)萜鞯穆╇娏?。上述附圖中的附圖標(biāo)記說(shuō)明如下100 ESD保護(hù)裝置；102 柵極接地NMOS晶體管；104 電阻器；106 焊盤(pán)；108 節(jié)點(diǎn)；200 分散的ESD保護(hù)排列；202-1、202-2、202-3、202-4 柵極接地 NMOS 晶體管；204-1、204-2、204-3、204-4 PMOS 晶體管；300 ESD保護(hù)排列；306 N+區(qū)域；308 P+ 區(qū)域；310 STI 區(qū)域；302 ρ型基板；304 η阱；306-1,306-2 N+ 區(qū)域；308 P+ 區(qū)域；310-1、310-2、310-3、310_4 STI 區(qū)域；400Α 結(jié)變?nèi)萜鳎?02 ρ型基板；404 η 阱；406 ρ 阱；408-1、408-2、408-3 N+ 區(qū)域；410-1、410-2、410-3、410-4、410-5、410-6 淺溝渠隔離區(qū)域；412-1、412-2、412-3、412-4、412-5、412-6、412-7、412-8、412-9、412-10 P+ 區(qū)域；414、416 二極管；418、422 電感器；420,424,426 電阻器；似8 電容器；500Α 結(jié)變?nèi)萜鳎?02 η型基板；504 ρ 阱；506 N 阱；508-1、508-2、508-3、508-4、508-5、508-6 N+ 區(qū)域；510-1、510-2、510-3、510_4、 510-5,510-6 P+ 區(qū)域；512-1、512-2、512-3、512-4、512-5、512-6、512-7、512-8、512-9、512-10 STI 區(qū)域；600 低噪聲放大器；602 功率箝制電路；400Α-1 結(jié)變?nèi)萜鳎?00Α-2 結(jié)變?nèi)萜鳎?02、704、706、708、710 軌跡；
具體實(shí)施例方式本發(fā)明揭示一種射頻應(yīng)用的改良式靜電放電(ESD)保護(hù)裝置。ESD保護(hù)裝置包括結(jié)變?nèi)萜鳎?dāng)反偏壓時(shí)用于作為壓敏電容器(voltage-cbpendent capacitor) 0結(jié)變?nèi)萜鞯钠珘弘妷嚎赡茏钚』娙荻罴鸦越档驮谡Ｉ漕l操作期間網(wǎng)路匹配的電容影響。在 ESD事件的期間，結(jié)變?nèi)萜魇琼樝蚱珘?，且作用成ESD保護(hù)二極管以旁路ESD電流。此外，結(jié)變?nèi)萜魈峁┳銐虻慕饘賹挾扰c足夠量的介層孔與接點(diǎn)以避免電子遷移，且具有一個(gè)長(zhǎng)寬(L/ W)比可以使得與打線焊盤(pán)(bond pad)邊緣對(duì)準(zhǔn)，相較于傳統(tǒng)ESD保護(hù)裝置有改良電路布線。圖4A是RF應(yīng)用的ESD保護(hù)的結(jié)變?nèi)萜?00A的剖面圖。如圖4A所示，結(jié)變?nèi)萜?400A包括η阱404垂直地形成在ρ型基板402上面。P阱406水平地相鄰于η阱404以至于ρ阱406環(huán)繞η阱404的側(cè)邊。三個(gè)側(cè)向間隔的N+區(qū)域408-1、408-2與408-3 (共同地稱作N+區(qū)域408)形成在η阱404的上面，并且以P+區(qū)域410-2與410-3分開(kāi)。P+區(qū)域410-1形成于ρ阱406上面。淺溝渠隔離區(qū)域412-1:412-6配置于相鄰的N+與P+區(qū)域 408,410-2與410-3的每一個(gè)之間。P+區(qū)域410-2與410-3耦接一起以形成ESD保護(hù)裝置 400Α的多指陽(yáng)極(multi-finger anode)，并且N+區(qū)域408耦接一起以提供ESD保護(hù)裝置 400A 的多指陰極(multi-finger cathode)。以p-n結(jié)形成第二二極管于η阱404與ρ型基板402之間，并且以ρ_η結(jié)形成第三二極管于η阱404與ρ阱406之間。圖4Β是類似于圖4Α所示的結(jié)變?nèi)萜?00Α的一個(gè)結(jié)電容器400Β的平面圖。結(jié)變?nèi)萜?00Β包括ρ阱406形成在ρ型半導(dǎo)體402。P阱406環(huán)繞η阱404 (未顯示)，并且有一個(gè)P+區(qū)域410-1形成于上表面。六個(gè)N+區(qū)域408-1 408-6，每個(gè)分別是一個(gè)指節(jié)，形成在η阱404的上表面，且耦接一起以形成結(jié)變?nèi)萜?00Β的陰極。雖然結(jié)變?nèi)萜?00Β顯示具有六陰極指節(jié)408-1:408-1，本領(lǐng)域普通技術(shù)人員將了解到結(jié)變?nèi)萜?00Β可能以較少或較多的指節(jié)實(shí)施。五個(gè)P+區(qū)域410-2 410-6，每個(gè)定義一個(gè)分開(kāi)的指節(jié)，形成在η阱404的上表面，并且耦接一起以形成結(jié)變?nèi)萜?00Β的陽(yáng)極。當(dāng)電子遷移的機(jī)會(huì)減少時(shí)增加指節(jié)數(shù)目可增加結(jié)變?nèi)萜?00Β處理源自于ESD事件的高電流的能力。圖4C是結(jié)電容器400Α與400Β的等校電路模型。如圖4C所示，導(dǎo)線耦接到二極管 414的陽(yáng)極，以p-n結(jié)形成于P+區(qū)域410與η阱404之間，會(huì)具有一個(gè)電感，以電感器418 表示，以及一個(gè)電阻，以電阻器420表示。同樣地，耦接到二極管414的陰極的導(dǎo)線具有電感與電阻，分別以電感器422與電阻器4 表示。以p-n結(jié)形成于η阱404與ρ型基板402的二極管416的陰極耦接到二極管414 的陰極。二極管416的陽(yáng)極經(jīng)由ρ型基板402耦接到地或參考電壓，二極管有電阻與電容， 分別以電阻器426與電容器4 表示。在操作上，結(jié)變?nèi)萜?00的二極管414是反偏壓，且作用成在正常射頻操作情況的電容器。換個(gè)方式，在沒(méi)有ESD事件下，二極管414與416正常上是截止?fàn)顟B(tài)且沒(méi)有導(dǎo)電電流。在ESD推動(dòng)下，以介于P+區(qū)域410與η阱的界面形成的二極管414是順向偏壓且作用成高ESD電流的旁路。當(dāng)陽(yáng)極接地，且施加負(fù)ESD脈沖于陰極，亦即NS模式，二極管416順向偏壓且作用成ESD電流的第二導(dǎo)線管。圖5Α為結(jié)變?nèi)萜?00Α的另一范例的剖面圖。如圖5Α所示，結(jié)變?nèi)萜?00Α包括形成在η型基板502上的ρ阱504。N阱506水平地相鄰且環(huán)繞ρ阱504的側(cè)面。N+區(qū)域 508-2與508-3是形成于ρ阱504的上方，以及N+區(qū)域508-1與508-4(共同稱為N+區(qū)域 508)形成在η阱506的上表面。P+區(qū)域510_1、510_2與510-3 (共同稱為P+區(qū)域510)設(shè)置于相鄰N+區(qū)域508之間且位于ρ阱504的上表面以至于N+區(qū)域508與P+區(qū)域510分開(kāi)。STI區(qū)域512-1:512-6設(shè)置于相鄰N+與P+區(qū)域508、510之間。P+區(qū)域510形成結(jié)變?nèi)萜?00A的第一二極管的陽(yáng)極，以及N+區(qū)域508-2與508-3形成結(jié)變?nèi)萜?00A的第一二極管的陰極。介于ρ阱502與η型基板502的p-η結(jié)形成第二二極管。圖5Β是射頻應(yīng)用上的ESD保護(hù)的結(jié)變?nèi)萜?00Β的另一范例的平面圖。結(jié)變?nèi)萜?500Β與圖4Β所說(shuō)明的結(jié)變?nèi)萜?00Β有相似的結(jié)構(gòu)，除了結(jié)變?nèi)萜?00Β形成于η型半導(dǎo)體基板502以及包括環(huán)繞ρ阱504的η阱506之外(未顯示)。類似的項(xiàng)目以同樣的數(shù)字指示，在圖4Β中相對(duì)的項(xiàng)目以100遞增?；诤?jiǎn)潔的目的不會(huì)重復(fù)多余的描述。圖6是低噪聲放大器(LNA) 600的電路圖，包括一對(duì)結(jié)變?nèi)萜?00Α-1、400Α_2組態(tài)成ESD保護(hù)裝置。LNA包括功率箝制電路602，其用于最小化結(jié)變?nèi)萜?00-1、400-2所提供的沿著ESD電流旁路的壓降。功率箝制602包括電阻器R與多指節(jié)晶體管麗、MP、MESD與 MC。LNA 600也包括晶體管M1，用于經(jīng)由柵極電感器Le在其柵極接收射頻信號(hào)。源極電感器Ls耦接于晶體管的源極與供應(yīng)電壓Vss之間。晶體管M2耦接到晶體管Ml的漏極且其源極經(jīng)由漏極電感Ld耦接到供應(yīng)電壓VDD。晶體管M2的柵極耦接到設(shè)置于偏壓電阻器& 與偏壓電容器Cb之間的節(jié)點(diǎn)N，電阻器&耦接VDD，而偏壓電容器Cb接地。結(jié)變?nèi)萜?00A-1 的陰極耦接到Vdd而陽(yáng)極耦接到RF輸入節(jié)點(diǎn)RFin。結(jié)變?nèi)萜?00A-2的陰極耦接RF輸入端點(diǎn)RFin,而陽(yáng)極耦接Vss。雖然LNA的范例包括圖4A的結(jié)變?nèi)萜?，但是LNAs的另一范例可包括其他結(jié)變?nèi)萜鞯膶?shí)施例。根據(jù)LNA 600設(shè)計(jì)與測(cè)試5. 8GHz LNA。LNA是以0. 18 μ m射頻CMOS工藝所制造的， 且具有接近2. 8dB的低噪聲以及接近20. IdB的高功率增益的態(tài)樣。變?nèi)萜?00Α-1、400Α-2 大約2μπι寬，大約0. 42μπι長(zhǎng)，36指節(jié)以及大約73fF的電容。2kV的人體模型(HBM)測(cè)試， 亦即實(shí)施1. 34A的電流。傳輸線脈沖(TLP)測(cè)試步驟的特色在于對(duì)應(yīng)人體模型的IOns上升時(shí)間以及IOOns的脈沖寬度。HBM ESD保護(hù)準(zhǔn)位評(píng)估為VESD = 1. 5kQxIt2D圖7說(shuō)明TLP的測(cè)試結(jié)果。軌跡702說(shuō)明PD模型的(Vdd接地的正脈沖)測(cè)試結(jié)果，軌跡704說(shuō)明ND模型的測(cè)試結(jié)果，以及軌跡708說(shuō)明NS模型(Vss接地的負(fù)脈沖)的測(cè)試結(jié)果。如圖7所示，PD、PS與NS模型的TLP結(jié)果造成對(duì)應(yīng)4. 5kV HBM ESD準(zhǔn)位的大約3A 的TLP電流。ND模型造成對(duì)應(yīng)4. 5kV HBM ESD準(zhǔn)位的大約4. 34A的較高It2測(cè)量。在ND 模型中較高的HBMESD性能歸因于二極管416在ESD事件期間導(dǎo)通以作用成ESD電流的第二導(dǎo)電管。為了比較目的，圖7也包括軌跡710，顯示以0. 18 μ m科技制造的STI 二極管的 TLP I-V曲線，2009年七月，Tsai等人揭示“以62nm CMOS共同設(shè)計(jì)ESD保護(hù)電路的低噪聲放大器，，(A Low Noise Amplifier Co-designedwith ESD Protection Circuit in 65-nm CMOS)的二極管。上述所列的專利參考文獻(xiàn)引用作為本說(shuō)明書(shū)的揭示內(nèi)容。如圖7所示， 對(duì)應(yīng)3kV HBM ESD準(zhǔn)位的STI 二極管的It2測(cè)量大約2A。以下表I提供LNA 600的射頻性能，包括實(shí)施成ESD保護(hù)裝置的結(jié)變?nèi)萜?00A-l、400A-2。NF是噪聲數(shù)字并且是以功率頻譜分析儀(PSA)所測(cè)量；Pirc是DC功率消耗；Sll是輸入回?fù)p；且IIP3是借由PSA的二調(diào) (two-tone)測(cè)試所測(cè)量的第三階交互調(diào)變點(diǎn)。因此，在此描述的分散多指節(jié)結(jié)變?nèi)萜髯C明相較于傳統(tǒng)單指節(jié)STI 二極管增強(qiáng) ESD保護(hù)。此外，分散多指節(jié)結(jié)變?nèi)萜魈峁┐笾荛L(zhǎng)對(duì)面積比例，使得相連到陰極與陽(yáng)極的多金屬層可維持高ESD電流而不會(huì)遭遇電子遷移。最后，本發(fā)明所屬技術(shù)領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明所附權(quán)利要求的精神下，可以本發(fā)明所揭示的概念及實(shí)施例為基礎(chǔ)，輕易地設(shè)計(jì)及修改其他用以達(dá)成與本發(fā)明目標(biāo)相同的架構(gòu)。
8
權(quán)利要求
1.一種靜電放電ESD保護(hù)裝置，包括 一第一半導(dǎo)體型態(tài)的一基板；一第二半導(dǎo)體型態(tài)的一第一阱，形成在該基板之中；該第一半導(dǎo)體型態(tài)的第一多個(gè)側(cè)向間隔的參雜區(qū)域，形成于該第一阱的一上表面，該多個(gè)側(cè)向間隔的參雜區(qū)域耦接一起以定義該ESD保護(hù)裝置的一陽(yáng)極；該第二半導(dǎo)體型態(tài)的第二多個(gè)側(cè)向間隔的參雜區(qū)域，形成于該第一阱的該上表面，該第二多個(gè)側(cè)向間隔的參雜區(qū)域耦接一起以定義該ESD保護(hù)裝置的一陰極；多個(gè)淺溝渠隔離STI區(qū)域，設(shè)置于該第一阱的一上表面，該多個(gè)STI區(qū)域的每一個(gè)設(shè)置于該第一半導(dǎo)體型態(tài)的一側(cè)向間隔參雜區(qū)域以及該第二半導(dǎo)體型態(tài)的一第二側(cè)向間隔參雜區(qū)域之間；其中當(dāng)反向偏壓時(shí)借由該第一阱與該第二半導(dǎo)體型態(tài)的該第二多個(gè)側(cè)向間隔的參雜區(qū)域所定義的一二極管用于操作成一無(wú)源無(wú)線電頻率電容器，并且當(dāng)該陽(yáng)極或該陰極的一端接收一 ESD電壓突波時(shí)，則順向偏壓以提供一電流旁路。
2.如權(quán)利要求1所述的靜電放電保護(hù)裝置，其中該第一半導(dǎo)體型態(tài)是一P型且該第二半導(dǎo)體型態(tài)是一 η型。
3.如權(quán)利要求1所述的靜電放電保護(hù)裝置，其中當(dāng)在該二極管或該陰極的一端接收到該ESD電壓突波時(shí)，該第一阱與該基板所定義的一二極管組態(tài)成順向偏壓。
4.如權(quán)利要求1所述的靜電放電保護(hù)裝置，更包括該第一半導(dǎo)體型態(tài)的一第二阱，形成于該基板之中，且環(huán)繞該第二半導(dǎo)體型態(tài)的該第一阱，其中當(dāng)在該陽(yáng)極或該陰極的一端接收該ESD電壓突波時(shí)，該第一半導(dǎo)體型態(tài)的該第二阱與該第二半導(dǎo)體型態(tài)的該第一阱定義一第一二極管用以提供一第二電流旁路。
5.如權(quán)利要求1所述的靜電放電保護(hù)裝置，其中該ESD保護(hù)裝置的該陽(yáng)極耦接到一低噪聲放大器的一輸入節(jié)點(diǎn)用以接收一射頻輸入信號(hào)，且該ESD保護(hù)裝置的該陰極耦接到該低噪聲放大器的一正電壓供應(yīng)節(jié)點(diǎn)，其中該輸入節(jié)點(diǎn)耦接到一第一晶體管的一柵極，該第一晶體管的一源極耦接到一負(fù)電壓供應(yīng)節(jié)點(diǎn)，且一源極耦接到一第二晶體管的一源極，該第二晶體管的一漏極耦接到該低噪聲放大器的一輸出節(jié)點(diǎn)與該正電壓供應(yīng)節(jié)點(diǎn)，其中該低噪聲放大器包括一功率箝制電路平行耦接該第一與該第二晶體管，該電源箝制電路包括多個(gè)晶體管。
6.一種射頻靜電放電ESD保護(hù)裝置，包括一第二半導(dǎo)體型態(tài)的一第一阱，形成在一第一半導(dǎo)體型態(tài)的一基板之中； 該第一半導(dǎo)體型態(tài)的一第二阱，形成在該基板且環(huán)繞該第一阱； 該第一半導(dǎo)體型態(tài)的第一多個(gè)參雜區(qū)域，形成于該第一阱的一上表面，該多個(gè)參雜區(qū)域耦接一起以定義該ESD保護(hù)裝置的一陽(yáng)極；該第二半導(dǎo)體型態(tài)的第二多個(gè)參雜區(qū)域，形成于該第一阱的該上表面，該多個(gè)參雜區(qū)域耦接一起以形成該ESD保護(hù)裝置的一陰極；多個(gè)淺溝渠隔離STI區(qū)域，設(shè)置于該第一阱的一上表面，該多個(gè)STI區(qū)域的每一個(gè)設(shè)置于該第一半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)以及該第二半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)之間；其中當(dāng)反向偏壓時(shí)該第一阱與該第一半導(dǎo)體型態(tài)的該多個(gè)側(cè)向間隔的參雜區(qū)域用于操作成一無(wú)源無(wú)線電頻率電容器，并且當(dāng)在該陽(yáng)極或該陰極的一端接收到一 ESD電壓突波時(shí)，則順向偏壓以提供一電流旁路。
7.如權(quán)利要求6所述的射頻靜電放電保護(hù)裝置，其中當(dāng)該陽(yáng)極或該陰極接收一ESD電壓突波時(shí)，該第一與第二阱形成一第二二極管用于提供一第二電流旁路，其中當(dāng)該陽(yáng)極或該陰極接收一 ESD電壓突波時(shí)，該第一阱與該基板形成一第三二極管用于提供一第三電流旁路。
8.如權(quán)利要求6所述的射頻靜電放電保護(hù)裝置，其中該第二半導(dǎo)體型態(tài)是一η型且該第一半導(dǎo)體型態(tài)是一 P型。
9.一種靜電放電保護(hù)裝置，用于無(wú)線電頻率電路，包括一第一半導(dǎo)體型態(tài)的一第一阱，形成在一第二半導(dǎo)體型態(tài)的一基板之中，該第一阱與該基板形成一第一二極管；該第二半導(dǎo)體型態(tài)的一第二阱，形成在該基板且相鄰該第一阱，該第二阱形成具有該第一阱的一第二二極管；該第一半導(dǎo)體型態(tài)的第一多個(gè)參雜區(qū)域，形成于該第一阱的一上表面；該第二半導(dǎo)體型態(tài)的第二多個(gè)參雜區(qū)域，形成于該第一阱的該上表面以形成具有該第一阱的一第三二極管；多個(gè)淺溝渠隔離STI區(qū)域，形成于該第一阱的該上表面，該STI區(qū)域的每一個(gè)設(shè)置于該第一半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)以及該第二半導(dǎo)體型態(tài)的該參雜區(qū)域的一個(gè)之間；其中當(dāng)該第一半導(dǎo)體型態(tài)的該第一多個(gè)參雜區(qū)域的一個(gè)或該第二半導(dǎo)體型態(tài)的該第二多個(gè)參雜區(qū)域的一個(gè)接收一 ESD電壓突波時(shí)，該第三二極管組態(tài)成順向偏壓。
10.如權(quán)利要求9所述的靜電放電保護(hù)裝置，其中該第一半導(dǎo)體型態(tài)是一η型且該第二半導(dǎo)體型態(tài)是一 P型，其中該第一半導(dǎo)體型態(tài)的該多個(gè)參雜區(qū)域耦接一起以形成該ESD保護(hù)裝置的該陰極，其中該第二半導(dǎo)體型態(tài)的該多個(gè)參雜區(qū)域耦接一起以形成該ESD保護(hù)裝置的該陽(yáng)極，其中該ESD保護(hù)裝置的該陽(yáng)極耦接到一低噪聲放大器的一輸入節(jié)點(diǎn)用于接收一射頻輸入信號(hào)，以及該ESD保護(hù)裝置的該陰極耦接到該低噪聲放大器的一正電壓供應(yīng)節(jié)點(diǎn)ο
11.如權(quán)利要求9所述的靜電放電保護(hù)裝置，其中該第一半導(dǎo)體型態(tài)是一ρ型且該第二半導(dǎo)體型態(tài)是一 η型，其中該第一半導(dǎo)體型態(tài)的該多個(gè)參雜區(qū)域耦接一起以形成該ESD保護(hù)裝置的該陽(yáng)極，其中該第二半導(dǎo)體型態(tài)的該多個(gè)參雜區(qū)域耦接一起以形成該ESD保護(hù)裝置的該陰極。
全文摘要
本發(fā)明提供一種靜電放電保護(hù)裝置，其包括第一半導(dǎo)體型態(tài)的第一阱，形成在第二半導(dǎo)體型態(tài)的基板之中以形成第一二極管。第二半導(dǎo)體型態(tài)的第二阱，形成在基板以形成具有第一阱的第二二極管。第一半導(dǎo)體型態(tài)的第一多個(gè)參雜區(qū)域，形成于第一阱的上表面。第二半導(dǎo)體型態(tài)的第二多個(gè)參雜區(qū)域，形成于第一阱的上表面以形成具有第一阱的第三二極管。多個(gè)淺溝渠隔離STI區(qū)域，設(shè)置于第一阱的上表面，每個(gè)STI區(qū)域設(shè)置于第一半導(dǎo)體型態(tài)以及第二半導(dǎo)體型態(tài)的參雜區(qū)域之間。當(dāng)在第一或第二多參雜區(qū)域的一個(gè)接收到ESD電壓突波時(shí)，則第三二極管提供電流旁路。本發(fā)明能夠最佳化以降低在正常射頻操作期間網(wǎng)路匹配的電容影響，并且具有改良的電路布線。
文檔編號(hào)H01L27/04GK102201665SQ20101059442
公開(kāi)日2011年9月28日 申請(qǐng)日期2010年12月14日 優(yōu)先權(quán)日2010年3月25日
發(fā)明者葉子禎, 周淳樸, 蔡銘憲, 薛福隆 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司