專利名稱：半導體結構及其制作工藝的制作方法
技術領域：
本發(fā)明涉及一種半導體結構及其制作工藝，且特別是涉及一種具有穿硅導孔的半導體結構及其制作工藝。
背景技術：
在現今的資訊社會中，電子產品的設計是朝向輕、薄、短、小的趨勢邁進，因此發(fā)展出諸如堆疊式半導體元件封裝等有利于微型化的封裝技術。堆疊式半導體元件封裝是利用垂直堆疊的方式將多個半導體元件封裝于同一封裝結構中，如此可提升封裝密度以使封裝體小型化，且可利用立體堆疊的方式縮短半導體元件之間的信號傳輸的路徑長度，以提升半導體元件之間信號傳輸的速度，并可將不同功能的半導體元件組合于同一封裝體中?，F行的堆疊式半導體元件封裝通常會在半導體元件內制作多個穿硅導孔 (through silicon vias, TSV)，以通過穿硅導孔提供垂直方向的電連接路徑。此穿硅導孔通常是伴隨著半導體晶片上的元件一起制作。之后，須先由半導體晶片的背面來薄化半導體晶片，以露出穿硅導孔的接合端。然而，由于半導體晶片在被薄化時，可能產生尖銳的邊緣，而導致半導體晶片于后續(xù)晶背金屬化(backside metalization)等制作工藝發(fā)生半導體晶片破裂(wafer crack)， 而產生由半導體晶片邊緣向半導體晶片中央區(qū)域延伸的裂痕。此裂痕將損壞半導體晶片中央區(qū)域的有效芯片區(qū)，而降低整個制作工藝的良率與產出。

發(fā)明內容
本發(fā)明的目的在于提供一種半導體結構及其制作工藝，以解決上述問題。為達上述目的，本發(fā)明提供一種半導體結構，其包括一半導體晶片、多個穿硅導孔 (through silicon via,TSV)以及一阻裂溝槽。半導體晶片具有一第一表面以及相對于第一表面的一第二表面。穿硅導孔埋入半導體晶片，其中每一穿硅導孔的一第一端連接第一表面，且每一穿硅導孔的一第二端連接第二表面。阻裂溝槽位于半導體晶片的第二表面的外圍，且阻裂溝槽的深度小于或等于半導體晶片的厚度。此外，還提出一種半導體制作工藝。首先，提供一半導體晶片，其中半導體晶片具有一第一表面。半導體晶片內具有多個穿硅導孔。每一穿硅導孔的一第一端連接第一表面。接著，在背對第一表面的半導體晶片的一背側形成一阻裂溝槽。阻裂溝槽位于半導體晶片的外圍，且阻裂溝槽的深度小于或等于半導體晶片的厚度。然后，由背側來薄化半導體晶片，以暴露出每一穿硅導孔的一第二端以及半導體晶片的一第二表面。為讓本發(fā)明的上述特征能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。


圖IA為本發(fā)明的一實施例的一種半導體結構的剖面示意圖。圖IB為本發(fā)明的另一實施例的一種半導體結構的剖面示意圖。圖2為圖IA或IB的半導體結構的上視示意圖。圖3為本發(fā)明的另一實施例的半導體結構的上視示意圖。圖4與圖5分別為圖IA或圖IB的阻裂溝槽可能的兩種斷面結構示意圖。圖6A至6E為圖IA的半導體結構制作工藝剖面示意圖。主要元件符號說明100:半導體結構110:半導體晶片IlOa:第一表面IlOb:第二表面112:穿硅導孔112a:穿硅導孔的第一端112b 穿硅導孔的第二端119 半導體晶片的背側120 第一金屬化結構122:第一內連線124 第一接墊126 第一凸塊130 第二金屬化結構132:第二內連線134:第二接墊136 第二凸塊140:阻裂溝槽190 切割道200 載具Cl 有效芯片區(qū)C2 無效芯片區(qū)D 阻裂溝槽的深度S 裂痕T 半導體晶片的厚度
具體實施例方式圖IA繪示依照本發(fā)明的一實施例的一種半導體結構的剖面示意圖。如圖IA所示， 半導體結構100包括一半導體晶片110，且半導體晶片110的內部具有多個穿硅導孔112。 本實施例的半導體晶片110的第一表面IlOa上配置有一第一金屬化結構120。此處的第一金屬化結構120可能包括布線層以及位于布線層上的凸塊等。在本實施例中，第一金屬化結構120便包括了一第一內連線122、多個第一接墊124以及多個第一凸塊126，其例如是晶片制作工藝中的后段制作工藝(back end of line,BE0L)所形成的線路結構。第一內連線122例如連接于每一穿硅導孔112的第一端11 與相應的第一接墊1 之間。第一凸塊1 配置于相應的第一接墊IM上。半導體晶片110內還可能存在其他的有源或無源元件(未繪示)，因此第一內連線122也可連接該些有源或無源元件。此外，第二金屬化結構 130配置于半導體晶片110的第二表面110b。第二金屬化結構130可能包括布線層以及位于布線層上的凸塊等。在本實施例中，第二金屬化結構130便包括了一第二內連線132、多個第二接墊134以及多個第二凸塊136，其中第二內連線132連接該每一穿硅導孔112的第二端112b與相應的第二接墊1；34之間。第二凸塊136配置于相應的第二接墊1；34上。本實施例所繪示的是具有功能性的半導體結構100，因而具有穿硅導孔112、第一內連線122、第一接墊124、第二內連線132、第二接墊134，甚或有源元件、無源元件等。 當然，在本發(fā)明的其他實施例中，半導體結構100也可以是單純作為堆疊結構中的中介層 (interposer)。如圖IB所示的本發(fā)明的一實施例的一種半導體結構的剖面示意圖，其中僅需要在半導體晶片110內形成穿硅導孔112，并且在穿硅導孔112兩端形成對外連接的第一凸塊126與第二凸塊136，而不需在半導體晶片110上形成第一內連線122、第一接墊124、 第二內連線132、第二接墊134，以及有源元件或無源元件等。當然，本發(fā)明還可以選擇在半導體晶片110的第一表面IlOa形成如同前述的第一內連線122、第一接墊124以及第一凸塊126，而在半導體晶片110的第二表面IlOb僅形成連接穿硅導孔112的第二凸塊136。或是，選擇在半導體晶片110的第二表面IlOb形成如同前述的第二內連線132、第二接墊134以及第二凸塊136，而在半導體晶片110的第一表面IlOa僅形成連接穿硅導孔112的第一凸塊126。圖2繪示圖IA或IB的半導體結構的上視示意圖。請同時參考圖1A、IB與2，半導體晶片110可被多個切割道190劃分為多個有效芯片區(qū)Cl以及位于半導體晶片110邊緣的多個不完整的無效芯片區(qū)C2。有效芯片區(qū)Cl在半導體晶片110被裁切后可成為多個獨立的芯片，而無效芯片區(qū)C2為半導體晶片110被裁切后的邊料，可能被丟棄或是回收再利用。本實施例為了避免半導體晶片110的有效芯片區(qū)Cl被薄化后的半導體晶片110 邊緣因后續(xù)晶背金屬化等制作工藝可能產生的裂痕S所破壞，本發(fā)明在半導體晶片110外圍設置了阻裂溝槽140，以阻斷裂痕S延伸至半導體晶片110中央的有效芯片區(qū)Cl。由圖 1A、圖IB以及圖2的放大圖可以得知裂痕S在遭遇阻裂溝槽140便會被阻擋，而不再朝向半導體晶片110中央延伸。為了維持半導體晶片110的布局空間，本實施例選擇將阻裂溝槽140設置于半導體晶片110的無效芯片區(qū)C2內。換言之，阻裂溝槽140會在裁切半導體晶片110之后連同無效芯片區(qū)C2的邊料一起被移除。當然，本發(fā)明的其他實施例也可以視需求將阻裂溝槽 140設置于半導體晶片110上的任何可能的位置。另一方面，本實施例所形成的阻裂溝槽140為挖空半導體晶片110所形成的結構， 例如是如圖2所示的環(huán)繞半導體晶片110的一連續(xù)溝槽。或者，在其他實施例中，如圖3所示，阻裂溝槽140也可以包括位于半導體晶片110外圍且為不連續(xù)分布的多個溝槽。在本實施例中，阻裂溝槽140的深度D與半導體晶片110的厚度T的比值介于0. 5 至1之間。此處的半導體晶片110的厚度T是指薄化后的半導體晶片110的厚度，一般而言，厚度T可介于5 200微米(μ m)。實際上，阻裂溝槽140的深度D應該到達能夠阻擋裂痕S的深度，例如為半導體晶片110厚度T的1/2、2/3、3/4或4/5。甚至，阻裂溝槽140 可深入到接近半導體晶片110的第一表面110a。換言之，阻裂溝槽140的深度D與半導體晶片110的厚度T的比值可介于0. 9至1之間。此外，本實施例的阻裂溝槽140可具有多種不同的斷面形狀。圖4與圖5還分別繪示本實施例的阻裂溝槽140的斷面結構示意圖，其中圖4所示的阻裂溝槽140例如是具有V型斷面的V型槽，而圖5所示的阻裂溝槽140例如是具有U型斷面的U型槽。當然，本發(fā)明的阻裂溝槽的型態(tài)并不限于此。阻裂溝槽的形狀、深度、寬度、長度以及位置等，可能因為制作工藝條件或是設計需求等因素而所不同。本技術領域中具有通常知識者當可依據實際需求來形成不同類型的阻裂溝槽，此處不再贅述。圖6A至圖6E繪示前述半導體結構100的制作工藝剖面示意圖。首先，提供如圖 6A所示的半導體晶片110。半導體晶片110內具有穿硅導孔112，每一穿硅導孔112的第一端11 連接半導體晶片110的第一表面110a，每一穿硅導孔112的第二端112b內埋于半導體晶片110內。半導體晶片110的第一表面IlOa上可進行一第一金屬化制作工藝，以形成第一金屬化結構120，例如晶片制作工藝中的后段制作工藝(back end of line,BE0L) 所形成的線路結構，包括內連線、接墊以及可能存在的凸塊(如圖IA所示)等。當然，如前文所述，半導體結構100也可以是單純作為堆疊結構中的中介層 (interposer)，僅需要在半導體晶片110內形成穿硅導孔112，而不需在半導體晶片110上形成內連線、接墊或其他有源元件或無源元件。接著，如圖6B所示，在背對第一表面IlOa的半導體晶片110的背側119形成阻裂溝槽140。阻裂溝槽140位于半導體晶片110的外圍，且阻裂溝槽140的深度小于或等于半導體晶片110的厚度。形成阻裂溝槽140的方法例如是激光切割，或者其他適用的加工方法，如蝕刻或機械切割等。此處的蝕刻例如是干式蝕刻(dry etching)。然后，如圖6C所示，為了便于進行后續(xù)薄化制作工藝，將半導體晶片110接合至一載具200上。載具200例如是一承載晶片。半導體晶片110的第一表面IlOa面向載具 200。在本實施例中，半導體晶片110的第一表面IlOa上形成有第一布線層120，因此半導體晶片110是隔著第一布線層120配置于載具200上。接著，如圖6D所示，由半導體晶片110的背側119來薄化半導體晶片110，以暴露出每一穿硅導孔112的第二端112b以及半導體晶片110的第二表面110b。此處的薄化例如是先進行精度較低的粗略研磨，直到接近穿硅導孔112的第二端112b，再改為進行研磨精度較高的化學機械研磨(chemical mechanical polishing，CMP)，進而暴露出穿硅導孔 112的第二端112b。如圖2或3所示，由于半導體晶片110外圍設置了阻裂溝槽140，因此可以阻擋薄化后的半導體晶片110邊緣產生的裂痕S朝向半導體晶片110中央的有效芯片區(qū)Cl延伸， 以避免有效芯片區(qū)Cl被裂痕S破壞。然后，本實施例可選擇性地如圖6E所示，在半導體晶片110的第二表面IlOb上進行一第二金屬化制作工藝，以形成第二金屬化結構130，以作為半導體晶片110連接到其他元件的橋梁。并且，分離半導體晶片110與載具200，以得到如圖IA或IB所示的半導體結構100。此處的第二金屬化結構130如前述實施例所述可包括內連線、接墊以及可能存在的凸塊(如圖IA所示)，或是如圖IB所示，可省略內連線、接墊，僅形成連接穿硅導孔112的凸塊。綜上所述，本發(fā)明在半導體晶片外圍設置了阻裂溝槽，即使半導體晶片在被薄化后可能在尖銳的邊緣產生裂痕，但阻裂溝槽仍可以有效地阻斷裂痕朝向半導體晶片中央延伸，避免位于半導體晶片中央的有效芯片區(qū)被裂痕破壞。因此，本發(fā)明提出的半導體結構及制作工藝可具有較佳制作工藝良率與產出。雖然結合以上實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視附上的發(fā)明權利要求所界定的為準。
權利要求
1.一種半導體結構，包括半導體晶片，具有第一表面以及相對于該第一表面的一第二表面；多個穿硅導孔(through silicon via，TSV)，埋入該半導體晶片，其中每一穿硅導孔的一第一端連接該第一表面，且每一穿硅導孔的一第二端連接該第二表面；以及阻裂溝槽，位于該半導體晶片的該第二表面的外圍，且該阻裂溝槽的深度小于或等于該半導體晶片的厚度。
2.如發(fā)明權利要求1所述的半導體結構，其中該阻裂溝槽為環(huán)繞該半導體晶片的一連續(xù)溝槽。
3.如發(fā)明權利要求1所述的半導體結構，其中該阻裂溝槽包括位于該半導體晶片外圍且為不連續(xù)分布的多個溝槽。
4.如發(fā)明權利要求1所述的半導體結構，還包括一第一金屬化結構，配置于該半導體晶片的該第一表面。
5.如發(fā)明權利要求1所述的半導體結構，還包括一第二金屬化結構，配置于該半導體晶片的該第二表面。
6.如發(fā)明權利要求1所述的半導體結構，其中該半導體晶片包括多個完整的有效芯片區(qū)以及位于該半導體晶片邊緣的多個不完整的無效芯片區(qū)，該阻裂溝槽位于該些無效芯片區(qū)內。
7.如發(fā)明權利要求1所述的半導體結構，其中該阻裂溝槽為U型槽或V型槽。
8.如發(fā)明權利要求1所述的半導體結構，其中該阻裂溝槽內部挖空。
9.如發(fā)明權利要求1所述的半導體結構，其中該阻裂溝槽的深度與該半導體晶片的厚度的比值介于0.5至1之間。
10.如發(fā)明權利要求9所述的半導體結構，其中該阻裂溝槽的深度與該半導體晶片的厚度的比值介于0.9至1之間。
11.一種半導體制作工藝，包括提供一半導體晶片，其中該半導體晶片具有第一表面，該半導體晶片內具有多個穿硅導孔，每一穿硅導孔的一第一端連接該第一表面；在背對該第一表面的該半導體晶片的一背側形成一阻裂溝槽，該阻裂溝槽位于該半導體晶片的外圍，且該阻裂溝槽的深度小于或等于該半導體晶片的厚度；以及由該背側來薄化該半導體晶片，以暴露出每一穿硅導孔的一第二端以及該半導體晶片的一第二表面。
12.如發(fā)明權利要求11所述的半導體制作工藝，其中該阻裂溝槽為環(huán)繞該半導體晶片的一連續(xù)溝槽。
13.如發(fā)明權利要求11所述的半導體制作工藝，其中該阻裂溝槽包括位于該半導體晶片外圍且為不連續(xù)分布的多個溝槽。
14.如發(fā)明權利要求11所述的半導體制作工藝，還包括進行一第一金屬化制作工藝于該半導體晶片的該第一表面。
15.如發(fā)明權利要求11所述的半導體制作工藝，還包括進行一第二金屬化制作工藝于該半導體晶片的該第二表面。
16.如發(fā)明權利要求11所述的半導體制作工藝，其中該半導體晶片包括多個完整的有效芯片區(qū)以及位于該半導體晶片邊緣的多個不完整的無效芯片區(qū)，該阻裂溝槽位于該些無效芯片區(qū)內。
17.如發(fā)明權利要求11所述的半導體制作工藝，其中該阻裂溝槽內部挖空。
18.如發(fā)明權利要求11所述的半導體制作工藝，其中該阻裂溝槽的深度與薄化后的該半導體晶片的厚度的比值介于0. 5至1之間。
19.如發(fā)明權利要求18所述的半導體制作工藝，其中該阻裂溝槽的深度與該半導體晶片的厚度的比值介于0. 9至1之間。
20.如發(fā)明權利要求11所述的半導體制作工藝，其中形成該阻裂溝槽的方法包括激光切割、機械切割或蝕刻。
全文摘要
本發(fā)明公開一種半導體結構及其制作工藝。該半導體結構包括一半導體晶片、多個穿硅導孔以及一阻裂溝槽。半導體晶片具有一第一表面以及相對于第一表面的一第二表面。穿硅導孔埋入半導體晶片，并且連接第一表面以及第二表面。阻裂溝槽位于半導體晶片的第二表面的外圍，且阻裂溝槽的深度小于或等于半導體晶片的厚度。所述半導體制作工藝首先提供一半導體晶片，其具有多個穿硅導孔。每一穿硅導孔的一第一端連接半導體晶片的第一表面。接著，在背對第一表面的半導體晶片的一背側形成前述阻裂溝槽。然后，由背側來薄化半導體晶片，以暴露出每一穿硅導孔的一第二端。
文檔編號H01L23/528GK102479770SQ201010606570
公開日2012年5月30日 申請日期2010年12月27日 優(yōu)先權日2010年11月25日
發(fā)明者傅煥鈞, 劉漢誠, 張香鈜, 簡俊賢, 蔡文力, 郭子熒 申請人:財團法人工業(yè)技術研究院