專利名稱：集成電路散熱系統(tǒng)及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子封裝技術(shù)，MEMS技術(shù)以及三維集成技術(shù)領(lǐng)域，具體是一種集成電路散熱系統(tǒng)及制作方法。
背景技術(shù)：
隨著微電子芯片高速度、高密度、高性能的發(fā)展，熱管理成了微系統(tǒng)封裝中的一個(gè)非常重要的問題，所以集成電路中的散熱問題在許多計(jì)算機(jī)應(yīng)用中是很重要的。在高性能計(jì)算機(jī)器中，例如服務(wù)器、大型機(jī)和超級(jí)電腦，多芯片組件的散熱效率將會(huì)直接影響計(jì)算機(jī)的設(shè)計(jì)和操作性能。芯片的熱量是由電流流經(jīng)電阻產(chǎn)生的。電阻生熱是由芯片上信號(hào)沿著金屬線進(jìn)行傳輸和功率傳送的過程產(chǎn)生，也會(huì)由個(gè)體晶體管偏置電流通過集成電路襯底泄漏和晶體管電平轉(zhuǎn)換過程中產(chǎn)生。另一種熱量的產(chǎn)生發(fā)生在多芯片組件或與母板之間進(jìn)行信號(hào)和功率傳遞的導(dǎo)線電阻上。集成電路中的散熱一般是通過芯片向一個(gè)具有高導(dǎo)熱系數(shù)的熱擴(kuò)散器來傳遞，最終通過大表面積的散熱片消散于對(duì)流氣體中。為了增強(qiáng)散熱效果，對(duì)流氣流可能被冷卻，其中集成電路通過流體管道進(jìn)行液體散熱成為現(xiàn)在芯片封裝系統(tǒng)熱管理的熱點(diǎn)。多芯片組件一般由多層內(nèi)嵌互連網(wǎng)絡(luò)的電絕緣材料組成，絕緣材料通常是陶瓷。 高性能多芯片組件一般可以包含80 120層金屬和電絕緣層，6 8厘米厚。陶瓷電氣絕緣材料的導(dǎo)熱系數(shù)相當(dāng)于硅的1/30，銅的1/80。集成電路芯片通常連接到芯片表面二維布置的電連接凸點(diǎn)上。多芯片組件結(jié)構(gòu)一般包括垂直連接的襯底，和通過凸點(diǎn)連接的集成電路芯片。由此形成的結(jié)構(gòu)通常被稱為“疊層”。多個(gè)“疊層”和單一的集成電路芯片也可以被連接到凸點(diǎn)上，在傳統(tǒng)的二維布置的多芯片組件表面之上，除非實(shí)施適當(dāng)?shù)睦鋮s措施，否則多個(gè)芯片堆疊將會(huì)由于熱累積而帶來芯片溫度的不斷升高。因此，高性能計(jì)算機(jī)系統(tǒng)在實(shí)現(xiàn)向多芯片組件提供必要的互連網(wǎng)絡(luò)布線密度的同時(shí)，僅僅依靠芯片的傳統(tǒng)的散熱方法，很難達(dá)到其設(shè)計(jì)性能的滿足。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種散熱效果好的集成電路散熱系統(tǒng)。根據(jù)本發(fā)明的一個(gè)方面提供一種集成電路散熱系統(tǒng)，包括至少三層基板上層基板、夾層基板及下層基板，相鄰基板間形成微通道；所述三層基板均內(nèi)設(shè)導(dǎo)電通路，其中上層基板通過所述導(dǎo)電通路與集成電路芯片電連接，相鄰基板間通過所述導(dǎo)電通路穿過微通道電連接，下層基板通過所述導(dǎo)電通路與外部電連接。其中，所述上層基板為半導(dǎo)體基板，夾層基板為金屬基板，下層基板為半導(dǎo)體基板。
其中，所述上層基板的導(dǎo)電通路包括設(shè)置于所述上層基板的上表面以與所述集成電路芯片電連接的凸點(diǎn)，及設(shè)置于所述上層基板的下表面并位于與所述夾層基板形成的所述微通道中且與所述夾層基板的導(dǎo)電通路電連接的凸點(diǎn)，還包括設(shè)置于所述上層基板內(nèi)并電連接所述上表面和下表面的凸點(diǎn)的導(dǎo)電體。其中，所述上層基板的表面設(shè)有絕緣層，該絕緣層內(nèi)設(shè)置導(dǎo)線網(wǎng)絡(luò)，該導(dǎo)線網(wǎng)絡(luò)作為所述上層基板的導(dǎo)電通路的一部分電連接所述集成電路芯片和所述導(dǎo)電體。其中，所述夾層基板的導(dǎo)電通路包括設(shè)置于該夾層基板的上表面和/或下表面的凸點(diǎn)，該凸點(diǎn)位于與相鄰基板形成的微通道中且與所述相鄰基板的導(dǎo)電通路電連接，還包括設(shè)置于所述夾層基板內(nèi)并電連接所述凸點(diǎn)的導(dǎo)電體。其中，所述夾層基板的表面設(shè)置絕緣層，該絕緣層內(nèi)設(shè)置導(dǎo)線網(wǎng)絡(luò)，該導(dǎo)線網(wǎng)絡(luò)作為所述夾層基板的導(dǎo)線通路的一部分電連接所述上層基板的導(dǎo)電通路和所述夾層基板的導(dǎo)電體。其中，所述下層基板的導(dǎo)電通路包括設(shè)置于該下層基板的上表面和下表面的凸點(diǎn)，以及設(shè)置于所述下層基板內(nèi)電連接所述上表面和下表面的凸點(diǎn)的導(dǎo)電體；其中，所述設(shè)置于上表面的凸點(diǎn)位于與相鄰基板形成的微通道中且與所述相鄰基板的導(dǎo)電通路電連接；所述設(shè)置于下表面的凸點(diǎn)與外部電連接。其中，所述下層基板的表面設(shè)置絕緣層，該絕緣層內(nèi)設(shè)置導(dǎo)線網(wǎng)絡(luò)，該導(dǎo)線網(wǎng)絡(luò)作為所述下層基板的導(dǎo)電通路的一部分電連接所述夾層基板的導(dǎo)電通路和該下層基板的導(dǎo)電體。其中，所述凸點(diǎn)和/或?qū)щ婓w通過電沉積金屬工藝形成或者通過電沉積多元金屬工藝形成。其中，所述導(dǎo)電體位于對(duì)應(yīng)基板所形成的電連接通孔中，該電連接通孔外圍設(shè)置絕緣層和阻擋層。其中，所述三層基板中至少一層基板內(nèi)部設(shè)置微通道。其中，還包括外部散熱片或者外部流體散熱結(jié)構(gòu)。其中，該散熱系統(tǒng)通過密封件與外部環(huán)境隔離。其中，該散熱系統(tǒng)應(yīng)用于多芯片組件的散熱，所述集成電路芯片為多芯片組件。本發(fā)明另一個(gè)方面還提供一種集成電路散熱系統(tǒng)中夾層基板的制作方法，包括以下步驟步驟A 沉積鈍化層于基板層，涂光敏材料于鈍化層，在掩模版的掩模下進(jìn)行曝光；步驟B 去除所述掩模版掩模區(qū)域外的光敏材料；步驟C 沉積種子層于所述光敏材料和鈍化層的暴露部分的表面；步驟D 沉積金屬層于種子層上；步驟E 減薄和平坦化處理所述金屬層得到平坦的表面；步驟F 去除剩余光敏材料得到金屬結(jié)構(gòu)；步驟G 制作絕緣層和種子層于所述金屬結(jié)構(gòu)和鈍化層的暴露表面；步驟H 沉積金屬層于上一步中所述種子層；步驟I 減薄和平坦化處理上一步中所述金屬層得到平坦的表面，制作鈍化層于該表面；步驟J 去除基板層，在上述步驟得到的結(jié)構(gòu)的背面涂光敏材料，通過光刻工藝和鈍化層的刻蝕工藝獲得連通所述步驟H中沉積的金屬層的孔洞，于該孔洞的暴露表面上制作種子層；步驟K 制作金屬層于步驟J所述的種子層上面；步驟L 減薄和平坦化處理步驟K中的金屬層得到平坦的表面；步驟M 去除步驟J中剩余的光敏材料得到凸點(diǎn)結(jié)構(gòu)。其中，步驟M之后還包括步驟N 以步驟M中形成的夾層基板為基礎(chǔ)，在其一面制作連接凸點(diǎn)，另一面制作包含有內(nèi)置導(dǎo)電網(wǎng)絡(luò)的絕緣層，得到重復(fù)單元；將若干個(gè)相同的所述重復(fù)單元進(jìn)行疊層；其中，一個(gè)重復(fù)單元的絕緣層與另一重復(fù)單元的凸點(diǎn)相連接。本發(fā)明提出的集成電路散熱系統(tǒng)及方法提高集成電路散熱效率。


圖1是本發(fā)明集成電路散熱系統(tǒng)的一個(gè)實(shí)施例的剖視示意圖；圖2是圖1所示實(shí)施例中夾層金屬基板的制作過程A-H步的流程圖；圖3是接續(xù)圖2I-N步的流程圖；圖4是本發(fā)明集成電路散熱系統(tǒng)的另一個(gè)實(shí)施例的示意圖；圖5是本發(fā)明集成電路散熱系統(tǒng)的第三個(gè)實(shí)施例的示意圖；圖6是本發(fā)明集成電路散熱系統(tǒng)的第四個(gè)實(shí)施例的示意圖。
具體實(shí)施例方式為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)描述的更清晰，以下結(jié)合具體的實(shí)例及附圖加以說明。本發(fā)明中所描述的多芯片組件不同于現(xiàn)有的多芯片組件模型，它不但提供了一個(gè)電互連網(wǎng)絡(luò)，而且還提供多芯片組件以及連接多芯片組件的集成電路散熱結(jié)構(gòu)。本發(fā)明中的多芯片組件模型利用在微通道中流動(dòng)的可壓縮流體，并通過結(jié)構(gòu)控制流體的流速進(jìn)行散熱。同時(shí)本發(fā)明中的多芯片組件結(jié)構(gòu)也通過高熱導(dǎo)率的材料形成的流體通道對(duì)封裝系統(tǒng)中的熱進(jìn)行管理。另外，還可以通過在外部增加與內(nèi)部流道耦合的不可壓縮流體的通道或者添加其他類型的冷卻方式對(duì)系統(tǒng)進(jìn)行散熱。另外本發(fā)明所描述的方法、材料以及制作工藝也可以應(yīng)用于單一集成電路和單個(gè)芯片模型中的散熱。本發(fā)明主要應(yīng)用于高密度的電連接網(wǎng)絡(luò)(包括路由集成電路和開關(guān)集成電路)， 比如多核的處理器以及內(nèi)存電路。多芯片組件是用來傳送集成電路裸片之間電子信號(hào)、電信號(hào)和地信號(hào)，這些集成電路的裸片主要是用來執(zhí)行特定的功能，比如邏輯比較，加法，存儲(chǔ)器，開關(guān)以及路由的數(shù)字信號(hào)。在正常工作狀態(tài)下，每一個(gè)集成電路都產(chǎn)生一定量熱，這些熱量主要是由電流通路材料的電阻所產(chǎn)生的。如果熱量不能高速向外界進(jìn)行散發(fā)，那么集成電路的溫度就會(huì)不斷的上升，在某些溫度下集成電路的工作將受到不利的影響。因此散熱對(duì)于集成電路變得非常重要，本發(fā)明為集成電路和多芯片組件的整體系統(tǒng)提供比較高的散熱速率，主要是因?yàn)檫@種結(jié)構(gòu)能夠帶走盡可能靠近熱源的熱量。在當(dāng)今科技中，為了減少熱阻，裸片已經(jīng)被減的很薄?，F(xiàn)在主要應(yīng)用的是在裸片的背部通過熱導(dǎo)的方式進(jìn)行散熱，在裸片的前面一般采用陶瓷基片或者密封材料。熱傳導(dǎo)主要是通過密封材料和與接線網(wǎng)絡(luò)相連接的嵌入到陶瓷的金屬進(jìn)行，其中陶瓷基片材料的導(dǎo)熱系數(shù)與玻璃和陶瓷基片內(nèi)的冷卻通道材料導(dǎo)熱系數(shù)比較接近。在陶瓷基板材料內(nèi)的微通道冷卻將很難獲得比較好的散熱效果，主要是由于陶瓷材料本身的熱導(dǎo)率很小。因此盡可能的接近晶體管的發(fā)熱源和盡可能高效的散熱是非常有必要的。為了達(dá)到這一目的，本發(fā)明中提出了多芯片組件散熱結(jié)構(gòu)，該散熱結(jié)構(gòu)盡可能的接近集成電路的晶體管層，并通過采用具有高熱導(dǎo)率的混合材料以及通過直接在多芯片組件的內(nèi)部進(jìn)行散熱的方式進(jìn)行散熱。參考圖1，圖示了包含本發(fā)明集成電路散熱系統(tǒng)的多芯片組件封裝結(jié)構(gòu)一個(gè)實(shí)施例的剖視示意圖。多芯片組件封裝結(jié)構(gòu)包括三層基板結(jié)構(gòu)，分別為上層基板150、夾層基板 170和下層基板180。為了更加清晰的闡述，在這里基板結(jié)構(gòu)上面的其他附加層被忽略。并且，相鄰基板間形成了用于供流體通過而散熱的微通道165。這三個(gè)基板結(jié)構(gòu)的包含了兩類不同熱導(dǎo)率的材料，上層基板150和下層基板180 使用的是半導(dǎo)體基板，夾層基板170使用的是金屬基板。在所述三個(gè)基板的上表面均在分布有包含有內(nèi)置金屬導(dǎo)線網(wǎng)絡(luò)的絕緣層120。其中，絕緣層120中的導(dǎo)線132和導(dǎo)線柱130功能組成所述導(dǎo)線網(wǎng)絡(luò)，該導(dǎo)線網(wǎng)絡(luò)也作為了相應(yīng)的導(dǎo)電通路的一部分，這部分導(dǎo)電通路與對(duì)應(yīng)基板中設(shè)置的電連接通孔140、 190或155中的導(dǎo)電體共同構(gòu)成與所述基板對(duì)應(yīng)的導(dǎo)電通路。并且，對(duì)于上層基板來說，其導(dǎo)電通路還包括在絕緣層120與基板150之間的凸點(diǎn) 135，目的是實(shí)現(xiàn)絕緣層120中導(dǎo)線再分布層與基板150的電連接通孔140中導(dǎo)電體的電連接。而且，在絕緣層120的上表面，也就是上層基板整個(gè)導(dǎo)電通路的上端也設(shè)有凸點(diǎn)125，其作用實(shí)現(xiàn)與集成電路裸片115和105電連接，其中集成電路105也可能是有多層堆疊的集成電路110。而在基板150的下表面，也就是上層基板導(dǎo)電通路的下端，在微通道165中設(shè)有凸點(diǎn)145，該凸點(diǎn)145提供了通道的空間，提供了通過微通道的導(dǎo)熱途徑，調(diào)節(jié)流體的平均流速，并且也提供了穿過微通道165的電連接。同理，在夾層基板與下層基板的之間的微通道165也設(shè)有凸點(diǎn)145，而絕緣層120 與基板170之間也設(shè)有凸點(diǎn)135，絕緣層120與基板180之間也設(shè)有凸點(diǎn)135，與作用與上文相同。并且，基板180的下表面設(shè)有凸點(diǎn)160以與外部連接接口 185電連接。如此，三層基板中的導(dǎo)電通路及各個(gè)凸點(diǎn)便實(shí)現(xiàn)了集成電路裸片105和115與外部連接接口 185的電連接。而微通道165中通過流體時(shí)，便可以帶走熱量，而且微通道165 中的凸點(diǎn)145起到了調(diào)節(jié)流速的作用，增加了導(dǎo)熱率，提高了散熱效果。優(yōu)選的，在導(dǎo)線的上面再分布一層電絕緣材料，這種材料具有比較低的導(dǎo)熱率和比較好的電絕緣性能?；褰Y(jié)構(gòu)150、170和180是用來增大內(nèi)部導(dǎo)熱系數(shù)，而絕緣層120內(nèi)置導(dǎo)線和導(dǎo)電柱組成部分的信號(hào)和配電網(wǎng)絡(luò)?；褰Y(jié)構(gòu)180具有比較厚的基板層，能夠?yàn)檎麄€(gè)封裝結(jié)構(gòu)提供比較強(qiáng)的機(jī)械支持和提供與基板平臺(tái)的進(jìn)行電連接的接口。在各層之間形成的微通道165為可壓縮的流體提供流通的通道，這些流體一般具有低的表面張力，低的粘度和高的比熱容。圖2和圖3分別示出了圖1所示實(shí)施例中夾層金屬基板的制作過程A-H及I-N步的流程圖(其中，A-M步得到的是一層的情形，N步則表明了多層層疊的情形)。主要對(duì)金屬基板結(jié)構(gòu)170中的導(dǎo)電通孔和導(dǎo)電導(dǎo)線的制作工藝流程進(jìn)行了詳細(xì)的說明。如圖2所示， 主要闡述了在形成導(dǎo)電結(jié)構(gòu)之前的制作流程。如圖2A步驟所示，其闡述了光刻工藝的應(yīng)用，利用一個(gè)具有平面圖形的光刻版圖 205，對(duì)光刻膠或具有光敏性的材料210進(jìn)行光刻。在基板層220的上面形成一層包含有 SiO2或者是SiNh的鈍化層215。鈍化層主要是應(yīng)用于電化學(xué)機(jī)械拋光的自停止層。利用適當(dāng)?shù)墓饨?jīng)過對(duì)光刻膠層210曝光后，利用光刻膠濕法腐蝕溶液或者干法等離子體刻蝕工藝去除暴露的材料，從而得到如2B步驟所示的結(jié)構(gòu)210。如圖2C步驟所示，在結(jié)構(gòu)210的表面上沉積一層金屬沉積的種子層225。其中一種具體實(shí)現(xiàn)的例子是銅可以作為銅金屬沉積的種子層，也可以是其他的金屬沉積，但要應(yīng)用其他對(duì)應(yīng)的種子層，比如鎳和金等。如圖2D步驟所示，金屬層230需要利用特定的工藝沉積一定的厚度，比如應(yīng)用電化學(xué)或化學(xué)沉積工藝方法。金屬層230需要具有比較高的熱導(dǎo)率，可以使多芯片組件的內(nèi)部更好的進(jìn)行散熱。如圖2E步驟所示，金屬層230在沉積后需要減薄到所要求的厚度，形成一個(gè)比較平坦的平面，一定厚度并且表面質(zhì)量比較好的金屬層能夠保證更好進(jìn)行上層的半導(dǎo)體集成電路的工藝；步驟2E可以應(yīng)用常規(guī)化學(xué)機(jī)械拋光工藝實(shí)現(xiàn)，一方面減薄沉積金屬層的厚度達(dá)到要求另一方面可以使表面平坦。圖2E步驟描述了平坦的金屬層230結(jié)構(gòu)，金屬層230 的厚度和光刻膠210的厚度相同。如圖2F步驟所示，去除光刻膠層210后根據(jù)使用的光刻膠的性質(zhì)就可以形成所要求的金屬結(jié)構(gòu)。具體的去除光刻膠層的工藝可以應(yīng)用有機(jī)的溶劑濕法腐蝕也可能應(yīng)用氣相化學(xué)等離子體干法刻蝕。如圖2G步驟所示，在如圖2F步驟所示的金屬結(jié)構(gòu)層230表面沉積一層電絕緣層 225，在絕緣層225的上面沉積一層種子層223 ；如圖2H步驟所示，沉積一層金屬層232在種子層的上面，其中金屬層230和金屬層232可以由不同的金屬材料構(gòu)成，彼此被絕緣層225隔離。如圖31步驟所示，金屬層232減薄和平坦化工藝達(dá)到絕緣層225的表面，在其最上面的表面上沉積一層與鈍化層215相似的鈍化層216。如圖3J步驟所示，然后去除基板層220直到接近鈍化層215和金屬層232?；鍖?20可能采用的是玻璃材料、半導(dǎo)體材料、金屬材料或者是多種材料的組合材料。去除基板220的工藝方法包括有水溶液濕法或者等離子體干法刻蝕、機(jī)械研磨和拋光。去除方法不能破壞鈍化層215。在去除基板層220后在鈍化層215的表面旋涂一層光刻膠層235，此層光刻膠與光刻膠210相似，然后利用光刻掩膜版并結(jié)合適合參數(shù)進(jìn)行光刻工藝，并且利用腐蝕溶液去除可以去除的部分，形成所需要的圖形，另外為了更好去除包括在鈍化層下面的光刻膠可以適當(dāng)調(diào)整腐蝕工藝的參數(shù)。
剩余的光刻膠作為掩模應(yīng)用常規(guī)的半導(dǎo)體制造工藝去除下面的一層絕緣層215。 其后形成在金屬層上面的光刻膠的孔洞236 ；然后為了實(shí)現(xiàn)與金屬層232導(dǎo)電，在孔洞236中填充一種導(dǎo)體材料。與圖2G所示金屬沉積工藝相似，那么就得到如圖3J步驟所示的結(jié)構(gòu)，其中金屬種子層240沉積在暴露的表面上，主要是在孔洞236和光刻膠235的表面上。如圖I步驟所示，然后可以采用電化學(xué)沉積工藝在種子層240上沉積金屬233，得到如圖3K步驟所示的結(jié)果；如圖3L步驟所示，然后采用平坦化工藝比如機(jī)械化拋光工藝是金屬層233具有一個(gè)平坦的平面，得到如圖3L步驟所示的結(jié)構(gòu)；如圖3M步驟所示，去除光刻膠然后得到與232連接的如圖3M步驟所示的凸點(diǎn)結(jié)構(gòu)沈0，該凸點(diǎn)由金屬層233組成。以上所介紹的制作方法過程如圖2所示，第A至M的工藝過程得到的結(jié)構(gòu)，通過這些工藝和過程的組合就可以得到本發(fā)明中夾層基板只有一層的情形，當(dāng)所述夾層基板包括多層以形成本發(fā)明主要部分多芯片組件結(jié)構(gòu)的疊層結(jié)構(gòu)時(shí)，則可以重復(fù)上述過程將得到的夾層金屬基板層疊(一個(gè)實(shí)施例可以參考圖3N)；它是一種具有高導(dǎo)熱性的熱傳導(dǎo)渠道的疊層結(jié)構(gòu)。如圖3N步驟所示，主要說明了帶有內(nèi)部氣體通道的多芯片組件疊層部分，也是本發(fā)明的主要部分。所述的部分包含有結(jié)構(gòu)I、II、III、IV，結(jié)構(gòu)I對(duì)應(yīng)于圖2所示的圖3M部分，在圖31步驟中的結(jié)構(gòu)通過連接凸點(diǎn)265與系統(tǒng)的其他的結(jié)構(gòu)連接。如圖所示的導(dǎo)電金屬凸點(diǎn)260作用是增加結(jié)構(gòu)的機(jī)械強(qiáng)度和增加通過通道165的熱傳導(dǎo)性能，凸點(diǎn)結(jié)構(gòu)沈0 在結(jié)構(gòu)I和結(jié)構(gòu)II形成了微通道165，凸點(diǎn)260和261還有調(diào)節(jié)通過多芯片組件的散熱的作用，實(shí)現(xiàn)兩種途徑為(1)通過阻塞通道中流體的流動(dòng)從而調(diào)節(jié)在整個(gè)管道中氣態(tài)流體在局部的平均流動(dòng)速度；( 通過其具有比較好的熱傳導(dǎo)性能而調(diào)節(jié)在管道中的熱傳導(dǎo)性能。結(jié)構(gòu)II表面的電絕緣材料中形成了水平的電連接嵌入式的導(dǎo)線網(wǎng)絡(luò)和垂直的電連接嵌入式的導(dǎo)線柱。結(jié)構(gòu)255和269代表了形成的導(dǎo)線，而結(jié)構(gòu)250則代表了形成的導(dǎo)線柱。 結(jié)構(gòu)III與結(jié)構(gòu)I相似，通過凸點(diǎn)260和凸點(diǎn)沈5與層IV實(shí)現(xiàn)電和機(jī)械的連接，結(jié)構(gòu)III 和結(jié)構(gòu)IV通過凸點(diǎn)260形成了微通道165。其中結(jié)構(gòu)IV可能包含有帶有由晶體管和金屬導(dǎo)線組成的集成電路半導(dǎo)體晶片。也就是說，步驟N中在步驟M中形成的結(jié)構(gòu)的一面制作連接凸點(diǎn)，另一面制作包含有內(nèi)置導(dǎo)電網(wǎng)絡(luò)的絕緣層，然后將得到的兩個(gè)相同的金屬基板結(jié)構(gòu)進(jìn)行疊層；其中一層的導(dǎo)電網(wǎng)絡(luò)面與另一層的凸點(diǎn)面相連接，并將該疊層結(jié)構(gòu)的凸點(diǎn)面與另一個(gè)較厚的金屬基板相連，形成具有三層金屬板并包含有流體通道的疊層散熱結(jié)構(gòu)。其中，I和III相當(dāng)于兩層夾層金屬基板的層疊，其是兩個(gè)重復(fù)單元，而II部分則相當(dāng)于絕緣層，其內(nèi)設(shè)置導(dǎo)電網(wǎng)絡(luò)(可參考上文相關(guān)部分)，而IV部分則相當(dāng)于所述較厚的金屬基板。圖4示出了包含本發(fā)明集成電路散熱裝置和的散熱系統(tǒng)的另一個(gè)實(shí)施例示意圖； 圖4A說明了一種封裝系統(tǒng)的橫截面，封裝系統(tǒng)包含帶有微通道165(也就是流體通道)和流體入口和連接通道305的多芯片組件330。連接結(jié)構(gòu)305利用密封結(jié)構(gòu)(包括密封件 310、315和317)與外界環(huán)境進(jìn)行隔離。其中密封件310實(shí)現(xiàn)連接結(jié)構(gòu)305和基板340之間的密封，密封件315和317實(shí)現(xiàn)連接結(jié)構(gòu)305和多芯片組件330之間的密封。兩個(gè)集成電路裸片325的散熱片320作為內(nèi)部散熱結(jié)構(gòu)被放置在耦合散熱結(jié)構(gòu) 330的內(nèi)部，基板340提供了整個(gè)系統(tǒng)的機(jī)械支撐，系統(tǒng)與電路板的電連接是通過接觸觸點(diǎn) 343和345實(shí)現(xiàn)。流體在連接結(jié)構(gòu)305的入口 350處的特征參數(shù)分別為第一溫度Tl，在通過微通道165的第一流速Vl和第一壓力，在出口 360處的特征參數(shù)分別為第二溫度T2 > Tl，第二流速V2和第二壓力P2 > P1。如圖4B所示，說明了封裝系統(tǒng)和密封部件310、315 和317的截面，這個(gè)截面是在如圖4A圖所示370的位置通過剖切線A-B進(jìn)行觀察得到的。圖5示出了包含本發(fā)明集成電路散熱裝置和的散熱系統(tǒng)的第三實(shí)施例示意圖；圖 5A說明的是一個(gè)包含有多芯片組件330，組件中微通道165(也就是流體通道)和設(shè)置與基板結(jié)構(gòu)的內(nèi)部的流體通道467(也可以說是微通道)。連接結(jié)構(gòu)420中的流體在入口 350處的特征參數(shù)分別為第一溫度Tl，以及在微通道165和467中的氣體第一流速Vl和第一壓力P1，另外還在出口 450處的特征參數(shù)分別為第二溫度T2 > Tl，以及在微通道165 (也就是流體通道)和467中的氣體第二流速V2和第二壓力P2 >P1。其中出口 450和入口 350 隔離是通過標(biāo)準(zhǔn)的密封結(jié)構(gòu)(包括密封件319、315和317)實(shí)現(xiàn)的。微通道467 (也就是流體通道)使氣體/液體的在管道內(nèi)均勻性流動(dòng)。在流體冷卻耦合結(jié)構(gòu)420的外部結(jié)構(gòu)410包含有液態(tài)流體的微通道415 (也就是流體通道)。其中，微通道415中流動(dòng)的散熱介質(zhì)是一種不可壓縮的流體，這種散熱結(jié)構(gòu)可以對(duì)電路芯片325進(jìn)行散熱。接觸觸點(diǎn)430為集成電路芯片325和在流體冷卻耦合結(jié)構(gòu)420 中的冷卻結(jié)構(gòu)410之間提供熱傳導(dǎo)的通道。集成電路芯片與電路板的通過連接結(jié)構(gòu)343和 345以及在流體冷卻耦合結(jié)構(gòu)420中的開口 460實(shí)現(xiàn)電連接。如圖5B所示，說明了封裝系統(tǒng)和密封部件315和317的截面，這個(gè)截面是在如圖5A圖所示470的位置通過剖切線A-B 進(jìn)行觀察得到的。圖6示出了包含本發(fā)明集成電路散熱裝置和的散熱系統(tǒng)的第四實(shí)施例示意圖。圖 6A部分詳細(xì)的闡述了該實(shí)施例的截面圖，包括多芯片組件330和流體的傳輸通道(與圖5 實(shí)施例相似略)。這個(gè)視圖是通過在570的位置觀看在圖6C部分沿著A-C線的剖視圖，可以看到其流體通道的耦合散熱結(jié)構(gòu)420和基板340之間的密封結(jié)構(gòu)315。通過連接結(jié)構(gòu)343 和345實(shí)現(xiàn)與電路板電連接，其中流體耦合散熱結(jié)構(gòu)420通過開口 460部分與外界是相通的。圖6B部分是本實(shí)施例的橫截面圖，同樣包含有多芯片組件330和流體的傳輸通道。第二個(gè)視圖是通過在570的位置觀看在圖6C部分沿著B-C線的剖視圖。圖6C所示的是本實(shí)施例的水平截面視圖，可以看到基板340和耦合散熱結(jié)構(gòu)420 之間的密封結(jié)構(gòu)315。同時(shí)也能看到集成電路的裸芯片325，以及在基板340上的開放的空間460通過一些電連接實(shí)現(xiàn)與電路板的結(jié)合。冷卻氣體的入口為圖中350所示。本發(fā)明可以用于冷卻集成電路垂直或平面互連的多芯片組件。本發(fā)明能增強(qiáng)管道熱傳導(dǎo)率。本發(fā)明可以進(jìn)一步用于處理器與處理器外延伸的，多核芯片載體上最近的一級(jí)緩存進(jìn)行數(shù)據(jù)傳輸。外部緩存與多處理器芯片通過多核模塊中多位寬專用總線進(jìn)行高速數(shù)據(jù)傳輸。外部的緩存可以被放置靠近多核芯片。本發(fā)明可以進(jìn)一步用于高性能系統(tǒng)中。具體的說，這些高性能系統(tǒng)配置三維綜合靜態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)或嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(EDRAM)。這兩種類型的存儲(chǔ)器一般都集成于有限空間的多處理器芯片之中。伴隨著處理器的數(shù)量的增加，它將可以放置在急需的高速緩存附近，但在處理器之外。這種策略需要在多芯片組件上進(jìn)行緩存堆疊和流道冷卻。本發(fā)明還體現(xiàn)在用多芯片組件通過管道內(nèi)部流體冷卻來提高處理器和其他集成電路芯片的總體散熱速率，此外，外部液體冷卻和熱傳導(dǎo)性的途徑可以幫助提高散熱效率。本發(fā)明還體現(xiàn)在用于多芯片組件通過有內(nèi)嵌通孔的金屬和半導(dǎo)體層傳導(dǎo)冷卻來提高處理器熱導(dǎo)率。本發(fā)明中多芯片組件通過更短的通孔來改善效能。依照本發(fā)明的構(gòu)造，多芯片組件的整體厚度預(yù)計(jì)會(huì)比具有相同數(shù)量的金屬層的陶瓷多芯片組件要小得多。這可以致使寄生電感、電容、電阻減少，因而需要更少的緩沖器來修正時(shí)鐘偏差和信號(hào)失真。相對(duì)于陶瓷多芯片組件本發(fā)明采用的更小的通孔導(dǎo)致更短的傳播延遲和更少的存儲(chǔ)器訪問延遲。在另一個(gè)方面，由于材料和結(jié)構(gòu)的因素，陶瓷多芯片組件達(dá)到符合未來技術(shù)要求的布線密度是不可行的。本發(fā)明的多芯片組件的設(shè)計(jì)和結(jié)構(gòu)使用的布線方式通過氣動(dòng)冷卻管道，可以用于實(shí)現(xiàn)集成電路高布線密度。上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化， 均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種集成電路散熱系統(tǒng)，其特征在于，包括至少三層基板上層基板、夾層基板及下層基板，相鄰基板間形成微通道；所述三層基板均內(nèi)設(shè)導(dǎo)電通路，其中上層基板通過所述導(dǎo)電通路與集成電路芯片電連接，相鄰基板間通過所述導(dǎo)電通路穿過微通道電連接，下層基板通過所述導(dǎo)電通路與外部電連接。
2.根據(jù)權(quán)利要求1所述的散熱系統(tǒng)，其特征在于，所述上層基板為半導(dǎo)體基板，夾層基板為金屬基板，下層基板為半導(dǎo)體基板。
3.根據(jù)權(quán)利要求1所述的散熱系統(tǒng)，其特征在于，所述上層基板的導(dǎo)電通路包括設(shè)置于所述上層基板的上表面以與所述集成電路芯片電連接的凸點(diǎn)，設(shè)置于所述上層基板的下表面并位于與所述夾層基板形成的所述微通道中且與所述夾層基板的導(dǎo)電通路電連接的凸點(diǎn)，及設(shè)置于所述上層基板內(nèi)并電連接所述上表面和下表面的凸點(diǎn)的導(dǎo)電體。
4.根據(jù)權(quán)利要求3所述的散熱系統(tǒng)，其特征在于，所述上層基板的表面設(shè)有絕緣層，所述絕緣層內(nèi)設(shè)置導(dǎo)線網(wǎng)絡(luò)，所述導(dǎo)線網(wǎng)絡(luò)作為所述上層基板的導(dǎo)電通路的一部分電連接所述集成電路芯片和所述導(dǎo)電體。
5.根據(jù)權(quán)利要求1所述的散熱系統(tǒng)，其特征在于，所述夾層基板的導(dǎo)電通路包括設(shè)置于該夾層基板的上表面和/或下表面的凸點(diǎn)，所述凸點(diǎn)位于與相鄰基板形成的微通道中且與所述相鄰基板的導(dǎo)電通路電連接，及設(shè)置于所述夾層基板內(nèi)并電連接所述凸點(diǎn)的導(dǎo)電體。
6.根據(jù)權(quán)利要求5所述的散熱系統(tǒng)，其特征在于，所述夾層基板的表面設(shè)置絕緣層，所述絕緣層內(nèi)設(shè)置導(dǎo)線網(wǎng)絡(luò)，所述導(dǎo)線網(wǎng)絡(luò)作為所述夾層基板的導(dǎo)線通路的一部分電連接所述上層基板的導(dǎo)電通路和所述夾層基板的導(dǎo)電體。
7.根據(jù)權(quán)利要求1所述的散熱系統(tǒng)，其特征在于，所述下層基板的導(dǎo)電通路包括設(shè)置于所述下層基板的上表面和下表面的凸點(diǎn)，以及設(shè)置于所述下層基板內(nèi)電連接所述上表面和下表面的凸點(diǎn)的導(dǎo)電體；其中，所述設(shè)置于上表面的凸點(diǎn)位于與相鄰基板形成的微通道中且與所述相鄰基板的導(dǎo)電通路電連接；所述設(shè)置于下表面的凸點(diǎn)與外部電連接。
8.根據(jù)權(quán)利要求7所述的散熱系統(tǒng)，其特征在于，所述下層基板的表面設(shè)置絕緣層，該絕緣層內(nèi)設(shè)置導(dǎo)線網(wǎng)絡(luò)，所述導(dǎo)線網(wǎng)絡(luò)作為所述下層基板的導(dǎo)電通路的一部分電連接所述夾層基板的導(dǎo)電通路和該下層基板的導(dǎo)電體。
9.根據(jù)權(quán)利要求3至8中任一項(xiàng)所述的散熱系統(tǒng)，其特征在于，所述凸點(diǎn)和/或?qū)щ婓w通過電沉積金屬工藝形成或者通過電沉積多元金屬工藝形成。
10.根據(jù)權(quán)利要求3至8中任一項(xiàng)所述的散熱系統(tǒng)，其特征在于，所述導(dǎo)電體位于對(duì)應(yīng)基板所形成的電連接通孔中，所述電連接通孔外圍設(shè)置絕緣層和阻擋層。
11.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的散熱系統(tǒng)，其特征在于，所述三層基板中至少一層基板內(nèi)部設(shè)置微通道。
12.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的散熱系統(tǒng)，其特征在于，還包括外部散熱片或者外部流體散熱結(jié)構(gòu)。
13.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的散熱系統(tǒng)，其特征在于，該散熱系統(tǒng)通過密封件與外部環(huán)境隔離。
14.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的散熱系統(tǒng)，其特征在于，該散熱系統(tǒng)應(yīng)用于多芯片組件的散熱，所述集成電路芯片為多芯片組件。
15.一種權(quán)利要求1所述集成電路散熱系統(tǒng)中夾層基板的制作方法，包括以下步驟 步驟A 沉積鈍化層于基板層，涂光敏材料于鈍化層，在掩模版的掩模下進(jìn)行曝光； 步驟B 去除所述掩模版掩模區(qū)域外的光敏材料；步驟C 沉積種子層于所述光敏材料和鈍化層的暴露部分的表面； 步驟D 沉積金屬層于種子層上； 步驟E 減薄和平坦化處理所述金屬層得到平坦的表面； 步驟F 去除剩余光敏材料得到金屬結(jié)構(gòu)；步驟G 制作絕緣層和種子層于所述金屬結(jié)構(gòu)和鈍化層的暴露表面； 步驟H 沉積金屬層于步驟G中所述種子層；步驟I 減薄和平坦化處理上一步中所述金屬層得到平坦的表面，制作鈍化層于該表面；步驟J 去除基板層，在上述步驟得到的結(jié)構(gòu)的背面涂光敏材料，通過光刻工藝和鈍化層的刻蝕工藝獲得連通所述步驟H中沉積的金屬層的孔洞，于該孔洞的暴露表面上制作種子層；步驟K 制作金屬層于步驟J所述的種子層上面；步驟L 減薄和平坦化處理步驟K中的金屬層得到平坦的表面；步驟M 去除步驟J中剩余的光敏材料得到凸點(diǎn)結(jié)構(gòu)。
16.根據(jù)權(quán)利要求15所述的制作方法，其特征在于，步驟M之后還包括步驟N:以步驟M中形成的夾層基板為基礎(chǔ)，在其一面制作連接凸點(diǎn)，另一面制作包含有內(nèi)置導(dǎo)電網(wǎng)絡(luò)的絕緣層，得到重復(fù)單元；將若干個(gè)相同的所述重復(fù)單元進(jìn)行疊層；其中，一個(gè)重復(fù)單元的絕緣層與另一重復(fù)單元的凸點(diǎn)相連接。
全文摘要
公開了一種集成電路散熱系統(tǒng)，包括至少三層基板上層基板、夾層基板及下層基板，相鄰基板間形成微通道；所述三層基板均內(nèi)設(shè)導(dǎo)電通路，其中上層基板通過所述導(dǎo)電通路與集成電路芯片電連接，相鄰基板間通過所述導(dǎo)電通路穿過微通道電連接，下層基板通過所述導(dǎo)電通路與外部電連接。本發(fā)明解決了三維集成封裝模型中的熱量無法帶出的問題，而且極大的提高了芯片的散熱性能，提高了芯片的可靠性和壽命，具有工藝簡(jiǎn)單，成本低等特點(diǎn)。
文檔編號(hào)H01L23/473GK102569227SQ20101060662
公開日2012年7月11日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者丹尼爾.吉多蒂, 張靜, 郭學(xué)平 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所