專利名稱：非易失性半導(dǎo)體存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分裂柵型非易失性半導(dǎo)體存儲裝置，尤其是涉及實現(xiàn)源極層和浮 柵之間的高耦合率的非易失性半導(dǎo)體存儲裝置及其制造方法。
背景技術(shù)：
由于攜帶電子產(chǎn)品的市場的急劇擴大，非易失性半導(dǎo)體存儲裝置的需要正在大幅 擴張。數(shù)字照相機、電子記事本、電子應(yīng)答機器、可編程IC等將數(shù)據(jù)存儲在非易失性半導(dǎo)體 存儲裝置中。這些設(shè)備所使用的非易失性半導(dǎo)體存儲裝置雖然有各種類型，但是其中也包 含有分裂柵型非易失性半導(dǎo)體存儲裝置?；趫D2對現(xiàn)有分裂柵型非易失性半導(dǎo)體存儲裝置的存儲單元100的結(jié)構(gòu)進行說 明。在用未圖示的元件隔離層108(圖11(A))隔離的P型阱層101的表面上形成有N+型 源極層102和N+型漏極層103。另外，形成有從N+型源極層102上向N+型漏極層103上 延伸的柵極絕緣膜104，在柵極絕緣膜104上形成有TO (浮柵)105，在TO105上隔著隧穿絕 緣膜106形成有CG(控制柵)107。圖Il(A)是存儲單元的俯視圖，103a為漏極接點。下面，簡單地對這種結(jié)構(gòu)的存儲單元的數(shù)據(jù)寫入、擦除、讀出動作進行說明。首先， 對數(shù)據(jù)寫入法進行說明。在N+型源極層102上施加比N+型漏極層103的電位高的電位， 并在CG107上施加比N+型漏極層的電位高的電位。由此，柵極絕緣膜104正下方的P型阱 層101表面反轉(zhuǎn)而形成N型溝道層，電子電流從N+型漏極層103朝向N+型源極層102流 動。此時，構(gòu)成電子電流的電子被形成在N+型源極層102和P型阱層101的邊界的PN 結(jié)中的高電場加速，成為高能量的熱電子。熱電子的一部分被與N+型源極層102進行電容 耦合而成為高電位的rei05吸收，由此數(shù)據(jù)的寫入結(jié)束。數(shù)據(jù)的擦除法如下。如果將N+型源極層102和N+型漏極層103設(shè)為OV并在 CG107上施加高電壓時，被TO105吸收的電子作為福勒-諾德海姆隧道電流經(jīng)由隧穿絕緣膜 106的薄的部分(TO105的尖部分和CG107的夾持部分)被CG107吸出，被TO105吸收的電 子消失，從而寫入的數(shù)據(jù)被擦除。數(shù)據(jù)的讀出如下。將N+型源極層102的電位設(shè)為OVdf N+型漏極層的電位設(shè)為 IV左右，在CG107上施加3V左右的電位，根據(jù)在柵極絕緣膜104正下方的P型阱層101的 表面是否形成有由反轉(zhuǎn)層構(gòu)成的N型溝道層來判斷數(shù)據(jù)的有無。當(dāng)電子被TO105吸收時， 閾值電壓Vt變高，N型溝道層未形成，在N+型源極層102和N+型漏極層103之間沒有電 流流動。關(guān)于現(xiàn)有分裂柵型非易失性半導(dǎo)體存儲裝置，在以下的專利文獻1及專利文獻2 中有記載。專利文獻1 (日本)特開2000-173278號公報專利文獻2 (日本)特開2008-140431號公報在上述專利文獻1和2中，為了確保良好的寫入性能，需要在TO105中吸收盡量多的熱電子。FG105的電位越高，被吸收的電子數(shù)量越多。作為浮柵的TO105的電位由與該 FG105進行電容耦合的高電位的N+型源極層102提供。g卩，由于N+型源極層102和TO105間的靜電電容和TO105和CG107之間的靜電電 容分割N+型源極層102和CG107的電位差，因此，N+型源極層102和TO105間的靜電電容 越大，F(xiàn)G105的電位就越高。為了使N+型源極層102和TO105間的靜電電容增大，就需要 盡可能地增大N+型源極層102和TO105重疊的面積，換言之，需要提高N+型源極層102和 FG105的耦合率。其結(jié)果不得不增大存儲單元，這阻礙了分裂柵型非易失性半導(dǎo)體存儲裝置的微細 化。因此，在P型阱層101上的存儲單元占有面積內(nèi)如何減小N+型源極層102和TO105的 重疊面積成為課題。

發(fā)明內(nèi)容
本發(fā)明的非易失性半導(dǎo)體存儲裝置，其特征在于，具有元件隔離層，多個該元件 隔離層形成在第一導(dǎo)電型的半導(dǎo)體層上；槽，其形成為在所述元件隔離層之間，該槽的第一 側(cè)壁為與元件隔離層正交的平面，該槽的第二側(cè)壁為與所述元件隔離層非正交的平面；第 二導(dǎo)電型的源極層，其在所述槽內(nèi)的所述第二側(cè)壁及所述槽的底面上形成；浮柵，其在所述 槽內(nèi)隔著第一絕緣膜形成；控制柵，其形成為隔著第二絕緣膜與所述浮柵局部重疊，在所述 半導(dǎo)體層上隔著第三絕緣膜延伸至所述元件隔離層上且與該元件隔離層正交。另外，本發(fā)明的非易失性半導(dǎo)體存儲裝置，其特征在于，具有元件隔離層，多個該 元件隔離層形成在第一導(dǎo)電型的半導(dǎo)體層上；控制柵，其形成為在所述半導(dǎo)體層上隔著第 三絕緣膜延伸至所述元件隔離層且與該元件隔離層正交；槽，其在所述半導(dǎo)體層內(nèi)形成，第 一側(cè)壁為與所述控制柵的一端面連續(xù)的平面，第二側(cè)壁由與第一側(cè)壁不平行的平面構(gòu)成； 第二導(dǎo)電型的源極層，其在所述第二側(cè)壁及所述槽的底面上形成；浮柵，其形成為隔著第二 絕緣膜與所述控制柵局部重疊，且在所述槽內(nèi)隔著第一絕緣膜延伸。另外，本發(fā)明的非易失性半導(dǎo)體存儲裝置，其特征在于，所述半導(dǎo)體層為硅層，所 述第一側(cè)壁的面方位為(100)面。另外，本發(fā)明的非易失性半導(dǎo)體存儲裝置，其特征在于，所述槽內(nèi)的第一絕緣膜在 所述第二側(cè)壁及槽的底面上形成的膜厚度比所述第一側(cè)壁的第一絕緣膜厚。而且，本發(fā)明的非易失性半導(dǎo)體存儲裝置，其特征在于，所述槽具有由與所述元件 隔離層的端面平行的平面構(gòu)成的第三側(cè)壁和第四側(cè)壁，當(dāng)從該槽的上方看時，由所述第一 側(cè)壁、第二側(cè)壁、第三側(cè)壁、第四側(cè)壁形成梯形形狀。本發(fā)明的非易失性半導(dǎo)體存儲裝置的制造方法，其特征在于，具有在第一導(dǎo)電型 的半導(dǎo)體層上形成多個元件隔離層的工序；形成槽的工序，該槽形成為在所述元件隔離層 之間，該槽的第一側(cè)壁為與元件隔離層正交的平面，該槽的第二側(cè)壁由與所述元件隔離層 非正交的平面構(gòu)成；離子注入在所述第二側(cè)壁及所述槽的底面沿傾斜方向或垂直方向入射 且在所述第一側(cè)壁上平行地入射的雜質(zhì)離子，從而在該第二側(cè)壁及所述槽的底面上形成第 二導(dǎo)電型的源極層的工序；在所述源極層形成后，在所述槽內(nèi)隔著第一絕緣膜形成浮柵的 工序；形成控制柵的工序，該控制柵形成為隔著第二絕緣膜與所述浮柵局部重疊，在所述半 導(dǎo)體層上隔著第三絕緣膜延伸至所述元件隔離層上且與該元件隔離層正交。
另外，本發(fā)明的非易失性半導(dǎo)體存儲裝置的制造方法，其特征在于，具有在第一 導(dǎo)電型的半導(dǎo)體層上形成多個元件隔離層的工序；形成在所述半導(dǎo)體層上隔著第三絕緣膜 延伸至所述元件隔離層上且與該元件隔離層正交的控制柵的工序；在所述控制柵形成后， 在所述半導(dǎo)體層內(nèi)形成槽的工序，該槽形成為第一側(cè)壁為與所述控制柵的一端面連續(xù)的平 面，第二側(cè)壁由與第一側(cè)壁不平行的平面構(gòu)成；離子注入在所述第二側(cè)壁及所述槽的底面 沿傾斜方向或垂直方向入射且在所述第一側(cè)壁平行地入射的雜質(zhì)離子，從而在該第二側(cè)壁 及所述槽的底面上形成第二導(dǎo)電型的源極層的工序；形成隔著第二絕緣膜與所述控制柵局 部重疊且在所述槽內(nèi)隔著第一絕緣膜延伸的浮柵的工序。根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲裝置及其制造方法，能夠?qū)崿F(xiàn)提高源極層和浮 柵的耦合率且縮小了存儲單元的占有面積的非易失性半導(dǎo)體存儲裝置及其制造方法。


圖1是表示本發(fā)明第一實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置及其制造 方法的俯視圖；圖2(A)、(B)是表示本發(fā)明第一實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置及 其制造方法的剖面圖；圖3(A)、(B)是表示本發(fā)明第一實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的 制造方法的剖面圖；圖4是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置及其制造 方法的俯視圖；圖5是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置及其制造 方法的剖面圖；圖6是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造方 法的剖面圖；圖7是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造方 法的剖面圖；圖8是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造方 法的剖面圖；圖9是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造方 法的剖面圖；圖10是表示本發(fā)明第二實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造方 法的剖面圖；圖11 (A)、(B)是對現(xiàn)有結(jié)構(gòu)和第一實施方式的存儲單元的大小進行比較的俯視 圖；圖12的表示現(xiàn)有存儲單元的結(jié)構(gòu)的剖面圖。附圖標(biāo)記說明1 P型阱層2 STI2a，2b 槽側(cè)壁
6
3 槽3a, 3b 槽側(cè)壁3c槽形成用掩模4 N+型源極層5柵極絕緣膜5a, 5b柵極絕緣膜6，6a，6b 浮柵 FG7隧穿絕緣膜8,8a, 8b 控制柵9 N+型漏極層9a漏極接點10 絕緣膜12離子注入方向箭頭100現(xiàn)有結(jié)構(gòu)存儲單元101 P 型阱層102 N+型源極層103 N+型漏極層103a漏極接點104柵極絕緣膜105 浮柵 FG106 隧穿絕緣膜107 控制柵 CG
具體實施例方式[第一實施方式]根據(jù)圖1 圖3對本發(fā)明第一實施方式進行說明。在本發(fā)明的實施方式中，作為 半導(dǎo)體材料使用了硅襯底。圖1是表示本實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的 俯視圖。圖2(A)是圖1的A-A線的剖面圖。圖2(B)是將圖1進一步微細化的實施方式的 同樣的A-A線的剖面圖。圖2(A)和圖2(B)的具體結(jié)構(gòu)的差異在于，在圖2(A)中CG8下面 的溝道層形成在P型阱層1的表面上，而在圖2(B)中CGSa下面的溝道層從P型阱層1的 表面一直延伸到槽3的第一側(cè)壁3a上。在圖2(B)中，通過如上所述將CGSa的一部分形成在槽3內(nèi)，與圖2(A)的情況相 比，謀求進一步縮小橫向的尺寸。圖11表示存儲單元被縮小后的情況。圖Il(A)表示現(xiàn)有 存儲單元的配置，圖Il(B)表示本實施方式的圖2(A)所示的存儲單元的配置。在橫向上縮 小到現(xiàn)有的約80%。圖2(B)的情況雖然未圖示，但被縮小到現(xiàn)有的約75%。接著，對圖1的存儲單元的結(jié)構(gòu)進行說明。形成由多個元件隔離層(STI2)(淺槽隔 離)隔離的多個存儲單元，在N+型源極層4的左右非對稱地形成有梯形形狀的槽3。在槽 3內(nèi)形成有浮柵(re)6，與ree的局部重疊且從該ree上朝向ST12上延伸有控制柵(CG)8。 隔著CG8在N+型源極層4的相反側(cè)的漏極接點9a的下面，如圖2 (A)所示，形成有N+型漏極層9。本實施方式的最大特征是該槽3在俯視圖中的形狀。通常，在槽柵極型DMOS功率 晶體管等中，當(dāng)在半導(dǎo)體襯底上形成槽時，俯視圖中的形狀多是矩形、圓形、橢圓形等左右 對稱地形成。相對于這種情況，在本實施方式中，如圖1所示，在俯視圖中槽3包括邊界端 面和兩個STI2 —致且由與該邊界端面平行的面構(gòu)成的兩個槽側(cè)壁、由與STI 2垂直交叉的 面構(gòu)成的槽側(cè)壁3a及由與槽側(cè)壁3a不平行的面構(gòu)成的槽側(cè)壁北。即，在本實施方式中，槽 3在俯視圖中的形狀為梯形形狀。如圖2(A)所示，在由該梯形形狀構(gòu)成的槽3內(nèi)的槽側(cè)壁北及槽3底面離子注入 砷離子等形成N+型源極層4。該情況下，如圖3(A)所示，使被注入的離子的入射方向12設(shè) 定為與成為溝道層的槽側(cè)壁3a平行的方向，且與P型阱層1垂直的方向或傾斜的方向，由 此砷離子等未注入在槽側(cè)壁3a，能夠僅在槽側(cè)壁北及槽3底面注入砷離子。通常，在槽柵極型DMOS功率晶體管等中，當(dāng)在槽底面埋入N+型漏極層時，為了使 N+漏極層以電方式引出至半導(dǎo)體襯底的表面，需要經(jīng)過將多晶硅等埋入槽內(nèi)而引出這樣的 復(fù)雜工序。相對于此，在本實施方式中，如圖2(A)所示，可以通過一邊改變雜質(zhì)離子的注入 角度一邊離子注入砷離子等，在P型阱層1內(nèi)簡單地形成N+型源極層4，該N+型源極層4 從槽3底面經(jīng)由槽側(cè)壁北延伸到P型阱層1的表面。如圖2(B)所示，為了更加促進微細 化，可以從兩側(cè)的槽3底面起，在被兩側(cè)的槽側(cè)壁北包夾的P型阱層1整體上形成N+型源 極層4。其結(jié)果，能夠使形成到槽3內(nèi)的期望深度的ree，reea與在槽側(cè)壁3a及槽3底面 形成的N+型源極層4完全重疊。另外，通過在槽3內(nèi)形成ree，如上所述，在圖2㈧的情況 下，能夠?qū)⒋鎯卧娣e縮小到現(xiàn)有存儲單元面積的約80%。在圖2(B)的情況下，可以進 一步加深槽3而將CGSa正下面的溝道層的一部分形成在槽內(nèi)，因此，如上所述，能夠?qū)⒋鎯?單元面積縮小到現(xiàn)有的約75%。其結(jié)果，本實施方式的存儲單元與現(xiàn)有的存儲單元相比，能夠?qū)⒏┮晥D中表示的 存儲單元面積縮小到80%左右，并且，除沿著STI2的槽側(cè)壁部分以外，能夠?qū)+型源極層 4和ree的耦合率改善到接近80%，能夠大幅改善本實施方式的非易失性半導(dǎo)體存儲裝置 的寫入特性。下面，進一步對本實施方式的發(fā)明特征進行說明。其第一個特征為數(shù)據(jù)保持能力 (數(shù)據(jù)保留特性)的提高。如上所述，隔著柵極絕緣膜恥與圖2(A)所示的ree對置的N+ 型源極層4通過對槽側(cè)壁: 及槽3底面離子注入高濃度砷離子等而形成。此時，槽側(cè)壁: 及槽3底面的P型阱層1會受到離子注入造成的損傷。之后，雖然在包含槽3內(nèi)的P型阱層1的整個面上形成柵極絕緣膜5，但是，在受到 了離子注入造成的損傷的槽側(cè)壁北上及槽3底面上，因增速氧化現(xiàn)象而形成與沒有進行離 子注入的槽3a上部分相比更厚的柵極絕緣膜恥。由于該厚的柵極絕緣膜恥的存在，能夠 防止被蓄積在ree的電子向N+型源極層4泄漏的問題，從而可以提高數(shù)據(jù)保留特性。如果柵極絕緣膜恥過厚，反而使N+型源極層4和ree之間的靜電電容變小，導(dǎo)致 程序特性(1 口 V 7 A特性)惡化，因此需要注意。該情況下，為了取得程序特性和數(shù)據(jù)保 留特性的平衡，不是通過熱氧化來形成全部的柵極絕緣膜5b，而是需要考慮與由CVD法形 成的絕緣膜組合來形成等。另外，也可以在槽3內(nèi)形成保護性氧化膜之后進行離子注入，在
8離子注入后除去保護性氧化膜并形成新的柵極絕緣膜5。該情況下，可以根據(jù)保護性氧化膜的膜厚，調(diào)整槽側(cè)壁北及槽3底面受到的離子 注入造成的損傷，并且可以調(diào)整槽側(cè)壁3a的柵極絕緣膜5和槽側(cè)壁3b、槽3底面的柵極絕 緣膜恥的膜厚之差。從而也能夠取得數(shù)據(jù)保留特性和程序特性的平衡。下面，對本發(fā)明的另一個特征進行說明。這一特征為謀求減小阻礙流通在存儲單 元內(nèi)的溝道層的電子電流的溝道層的電阻。該特征利用了電子遷移率隨著電子電流流動的 晶面的面方位不同而不同這一特性。其理由是如果將電子的電荷量設(shè)為e時，由于在電導(dǎo) 率σ、電子濃度η和遷移率μ之間滿足σ = eny的關(guān)系，因此，如果遷移率μ變大，則電 導(dǎo)率σ就會增大。例如，在定向平面(才U 7，)面方位為(100)、P型阱層1的面方位為(100)的 硅襯底的情況下，如果槽側(cè)壁3a相對定向平面成為垂直面，則其面方位成為(100)，如果槽 側(cè)壁3a相對定向平面成為45°傾斜的面，則其面方位成為(110)。就電子的遷移率而言， (100)面比(110)面大。于是，通過使槽3的側(cè)壁內(nèi)形成溝道層的預(yù)定的槽側(cè)壁3a設(shè)置為相對定向平面垂 直的面(100)，與相對定向平面垂直以外的面的情況相比，能夠減小溝道層的電阻。因而，能 夠減小存儲單元被開啟時的存儲單元整體針對電子電流的電阻，能夠提高電源的利用效率寸。該情況下，在本實施方式中，將形成N+型源極層4的預(yù)定的槽側(cè)壁北設(shè)置為與槽 側(cè)壁3a不平行的面。例如，在與槽側(cè)壁3a構(gòu)成45°角度而形成槽側(cè)壁北的情況下，槽側(cè) 壁: 的晶面成為(110)面。該狀態(tài)下對槽側(cè)壁進行熱氧化時，形成在(110)面的槽側(cè)壁: 的氧化膜比形成在(100)面的槽側(cè)壁3a的氧化膜厚。因此，能夠減少從TO6泄放到N+型 源極層4的電子數(shù)，提高數(shù)據(jù)保留特性。另外，將構(gòu)成溝道層的槽側(cè)壁3a形成為使其面方位成為規(guī)定的面方位，并且，在 確定形成N+型源極層4的槽側(cè)壁北的面方位時，要考慮在氧化速度方面槽側(cè)壁北與上述 槽側(cè)壁3a之間的上述離子注入的損傷造成的增速氧化。其結(jié)果，形成在槽側(cè)壁北上的柵 極絕緣膜恥的膜厚度，比形成在槽側(cè)壁3a上的柵極絕緣膜5的膜厚度厚，能夠取得程序特 性和數(shù)據(jù)保留特性的平衡。另外，在上述的情況下，由于槽3底面的面方位成為(100)，并且氧化膜膜厚與槽 側(cè)壁3a相同，因此，改善槽3底面的數(shù)據(jù)保留特性成為問題。但是，如上所述，槽3底面因離 子注入造成的損傷而被增速氧化，因此，槽3底面上的柵極絕緣膜恥變厚，數(shù)據(jù)保留特性得 以改善。另外，為了提高絕緣耐壓等，槽3的上端部及槽底面的角部通過光蝕刻(，4卜-y千W )形成錐形。通過該光蝕刻，由于槽3底面不是平面而是成為圓弧狀的面，因此， 槽3底面的面方位也與槽側(cè)壁3a的面方位不同，為此，槽3底面的氧化膜膜厚度也比槽側(cè) 壁3a的氧化膜厚度厚。另外，在本實施方式中，雖然以梯形形狀對槽3在俯視圖中的形狀進行了說明，但 是，不限于梯形形狀，只要技術(shù)思想相同，就可以采用其他形狀。例如，即使是相同的梯形形 狀，也可以與圖1的形狀不同，只要使N+型源極層4左右的槽3設(shè)置為相同方向，能夠?qū)㈦x 子注入的角度設(shè)定為一定方向，可以將槽側(cè)壁北的形狀設(shè)置為三角形或圓弧狀等形狀。接著，根據(jù)圖1 圖3對第一實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造方法進行說明。首先，如圖2(A)所示，經(jīng)過規(guī)定的工序制備具有P型阱層1的半導(dǎo)體襯 底。其次，如圖1所示，形成將P型阱層1隔離成多個存儲單元形成區(qū)域的STI2。STI2經(jīng) 過下面的工序形成。即，通過在P型阱層1內(nèi)形成未圖示的淺槽，并將未圖示的氮化膜等作 為掩模，形成埋入槽內(nèi)且表面形成為大致平坦面的未圖示的氧化膜來實現(xiàn)。接著，如圖1所示，通過規(guī)定的各向異性干蝕刻等，形成兩邊與STI2的端部一致且 一邊與STI2正交而另一邊與STI2傾斜地相交的俯視圖中為梯形形狀的槽3。槽3的剖面 形狀示于圖2 (A)。接著，如圖2 (A)等所示，在槽側(cè)壁北及槽3底面，為了形成N+型源極層 4，進行砷離子等的離子注入。本實施方式的最大特征在于如何確定該砷離子等的離子注入方向。參照對此示意 性地表示的圖3進行說明。圖3(A)表示從槽3的上側(cè)看槽內(nèi)的俯視圖。如上所述，槽的側(cè) 壁由與STI2的端面一致的槽側(cè)壁加和槽側(cè)壁2b、與SAI2正交的槽側(cè)壁3a和與槽側(cè)壁3a 不平行的槽側(cè)壁北在俯視圖中形狀形成為梯形形狀。在由與STI2的端面一致的平面構(gòu)成的槽側(cè)壁加和槽側(cè)壁2b中，由于STI2用的 槽的深度比存儲單元用槽3的深度深，因此，在這些槽側(cè)壁中不存在P型阱層1，僅露出元件 隔離用絕緣膜，從而在討論本實施方式的效果即N+型源極層4和ree的耦合率時可以對這 些槽側(cè)壁不予考慮。表示圖3 (A)所示的砷離子等的離子注入的箭頭12從槽3的上部投影表示砷離子 等與槽側(cè)壁3a平行地入射，與槽3底面的P型阱層1垂直或具有一定角度地入射，而對槽 側(cè)壁北以一定角度入射的情況。所謂一定角度，可以是例如為了防止砷離子等的隧道效應(yīng) 而通常采用的相對于P型阱層1的垂直線構(gòu)成的7°左右的角度。在圖3(A)中表示了砷離 子等未入射到槽側(cè)壁3a，而入射到槽側(cè)壁北及槽3底面的情況。圖3(B)表示砷離子等入射到各側(cè)壁等的具體例子。圖3(B)的左側(cè)圖表示由于砷 離子等的入射箭頭12與槽側(cè)壁3a平行，因此，砷離子等不會注入到槽側(cè)壁3a內(nèi)的情況。僅 在槽3底部入射砷離子等，在該部分形成N+型源極層4。與此相對，圖3 (B)的右側(cè)圖表示砷離子等的入射箭頭12相對槽側(cè)壁北及槽3底 面構(gòu)成一定角度的情況。其結(jié)果，砷離子等注入到槽側(cè)壁北及槽3底面，在該部分形成N+ 型源極層4。如上所述，表示砷離子等的入射方向的箭頭12與槽側(cè)壁3a平行，與槽3底面 的P型阱層1垂直或構(gòu)成一定角度，相對于槽側(cè)壁北構(gòu)成一定角度，這就是本實施方式的 最大特征。在從槽3的上部看到的平面形狀為隔著圖1所示的N+型源極層4反向配置的梯 形形狀的情況下，如圖3(A)所示，必須從上下對稱方向進行注入。另外，為了在角部注入充 分的砷離子等，也需要從垂直方向進行注入。否則，各槽側(cè)壁部分等會成為向各個部位進行 離子注入時的障礙。為此，只要使用使注入離子的離子束沿著相對于P型阱層1垂直的方 向且在一定角度范圍內(nèi)擺動的離子注入裝置，就能夠容易地進行離子注入作業(yè)。接著，如圖2(A)所示，通過對包含槽3內(nèi)的P型阱層1的整個表面進行熱氧化以 形成柵極絕緣膜5。該情況下，在槽側(cè)壁3a上形成規(guī)定的柵極絕緣膜5，但是，在受到了離 子注入造成的損傷槽側(cè)壁北及槽3底面，由于增速氧化而形成比槽側(cè)壁3a上的膜厚更厚 的柵極絕緣膜恥。在P型阱層1上該時刻形成和槽側(cè)壁3a上相同厚度的柵極絕緣膜5。接著，如圖2 (A)所示，沉積覆蓋包含槽3內(nèi)的P型阱層1的整個表面的摻雜了規(guī)定
10的雜質(zhì)的多晶硅膜，通過規(guī)定的各向異性干蝕刻等對多晶硅進行深蝕刻，形成埋入槽3內(nèi) 的ree。這樣形成的ree隔著柵極絕緣膜fe與形成在槽3底面及槽側(cè)壁: 上的N+型源極 層4全面地對置，能夠?qū)崿F(xiàn)N+型源極層4和ree的高耦合率。接著，通過規(guī)定的熱氧化或CVD法，在ree上形成隧穿絕緣膜7。此時，在P型阱 層1上形成與先形成的柵極絕緣膜5重疊的柵極絕緣膜如。然后，在包含ree的ρ型阱層 ι的整個面上沉積摻雜了規(guī)定雜質(zhì)的多晶硅膜，并經(jīng)過規(guī)定的光蝕刻工序，形成隔著一部分 隧穿絕緣膜7與ree重疊且隔著柵極絕緣膜fe延伸至Ρ型阱層ι上的CG8。接著，在CG8上以自對準(zhǔn)方式離子注入磷離子等形成LDD層(Lightly Doped Drain)之后，利用通過CVD法形成的間隔物(、《一寸一)離子注入砷離子等而形成N+型 漏極層9。之后，形成未圖示的層間絕緣膜，形成接觸孔，形成各電極，最后形成鈍化膜，由此 完成分裂柵型非易失性半導(dǎo)體存儲裝置。另外，圖2(A)和圖2(B)所示的WL表示由CG8構(gòu) 成的字線，BL表示與N+型漏極層9連接的位線。[第二實施方式]下面，根據(jù)圖4及圖5對本發(fā)明的第二實施方式進行說明。圖4是本實施方式的 分裂柵型非易失性半導(dǎo)體存儲裝置的俯視圖，圖5是圖4的B-B線剖切的存儲單元部的剖 面圖。與第一實施方式的不同點在于，如圖4和圖5所示，為了實現(xiàn)微細化，在形成槽3時 將槽側(cè)壁3a和CG8的一側(cè)面進行自對準(zhǔn)以使槽側(cè)壁3a和CG8的一側(cè)面成為同一平面。另 外，N+型漏極層9也與CGSb等進行自對準(zhǔn)。除此之外的構(gòu)成和第一實施方式一樣。在圖4中表示有槽形成用掩模3c。該槽形成用掩模3c在圖4的俯視圖中具有梯 形的開口部。即，利用在兩個平行地形成的STI2上設(shè)置兩個開口端部，在與STI2正交的 CGSb上設(shè)置一個開口端部，第四個開口端部傾斜地橫切兩個元件隔離層STI2間的槽形成 用掩模3c，形成具有通過自對準(zhǔn)自CGSb的一側(cè)面起連續(xù)的槽側(cè)壁3a的槽3。由此，能夠進一步減小存儲單元的占有面積，能夠微細化至現(xiàn)有存儲單元的面積 的70%左右的大小，這就是本實施方式的特征。在N+型源極層4和reeb之間且槽側(cè)壁: 上的柵極絕緣膜恥的膜厚度比溝道側(cè)的槽側(cè)壁3a上的柵極絕緣膜5的膜厚度厚，數(shù)據(jù)保 留特性良好，以及N+型源極層4和reeb的耦合率高而存儲性能提高等效果方面，和第一實 施方式相同。接著，根據(jù)圖6 圖10對本實施方式的分裂柵型非易失性半導(dǎo)體存儲裝置的制造 方法進行說明。一直到在P型阱層1上形成多個元件隔離層STI2之前，與第一實施方式相 同。接著，如圖6所示，在P型阱層1的整個表面上形成柵極絕緣膜5之后，在柵極絕緣膜 5上通過CVD法沉積多晶硅層。然后，在多晶硅層的整個表面上沉積厚的氧化膜10，之后經(jīng) 由規(guī)定的光蝕刻工序，在該氧化膜10的表面上形成冠以絕緣膜10的CG8b。接著，在圖4中所述的方式形成槽用掩模3c，如圖7所示，通過各向異性干蝕刻， 對柵極絕緣膜5及P型阱層1進行蝕刻，在P型阱層1內(nèi)形成槽3。如在圖4中說明過的 那樣，槽用掩模3c的一部分放置在CGSb上的絕緣膜10上，而另一部分放置在STI2上，使 得CGSb和STI2的部分絕緣膜露出，但是，由于這些絕緣膜的膜厚度與柵極絕緣膜5的膜厚 度相比特別厚，因此，在CGSb上的絕緣膜10及構(gòu)成STI2的絕緣膜中僅有一部分被蝕刻，因 此，作為形成槽3時的掩模，有助于做出足夠的貢獻。該情況下，槽側(cè)壁3a與CGSb的一側(cè) 面進行自對準(zhǔn)而形成同一平面。
接著，如圖8所示，和第一實施方式同樣地，相對于槽側(cè)壁3a平行地、與槽側(cè)壁北 具有一定角度地、與槽3底面垂直或具有一定角度地離子注入砷離子等，在槽側(cè)壁北內(nèi)及 槽3底面形成N+型源極層4。離子注入的方法和第一實施方式相同。此時，在被兩側(cè)的槽3包夾的P型阱層1的表面也離子注入砷離子等，在該部分上 也形成N+型源極層4。同時，在CGSb的與槽3形成區(qū)域相反側(cè)的P型阱層1內(nèi)，也形成以 未圖示的LDD層及未圖示的間隔物為掩模注入了砷離子等的N+型漏極層9。接著，如圖9所示，在槽3的內(nèi)壁形成柵極絕緣膜5。該情況下，和第一實施方式的 情況同樣，在槽側(cè)壁北及槽3底面上形成膜厚度比槽側(cè)壁3a上的柵極絕緣膜5厚的柵極 絕緣膜恥。同時，在CGSb上也生長絕緣膜，但是，在CGSb的與槽側(cè)壁3a成為同一平面的側(cè) 面上也形成絕緣膜，構(gòu)成圖10所示的隧穿絕緣膜7。由于CGSb由摻雜了雜質(zhì)的多晶硅形 成，因此，形成的隧穿絕緣膜7的膜厚度比柵極絕緣膜5厚。接著，通過CVD法，在包含槽3內(nèi)的P型阱層的整個表面上沉積多晶硅層，之后，通 過規(guī)定的各向異性干蝕刻，對多晶硅層的整個面進行深蝕刻，形成一部分隔著隧穿絕緣膜7 與CGSb重疊且隔著柵極絕緣膜5等在槽3內(nèi)延伸的reeb。之后，沉積層間絕緣膜，形成接觸孔，形成金屬配線，最后形成鈍化膜而完成本實 施方式的分裂柵型非易失性半導(dǎo)體存儲裝置。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲裝置，其特征在于，具有元件隔離層，多個該元件隔離層形成在第一導(dǎo)電型的半導(dǎo)體層上； 槽，其形成為在所述元件隔離層之間，該槽的第一側(cè)壁為與元件隔離層正交的平面，該 槽的第二側(cè)壁為與所述元件隔離層非正交的平面；第二導(dǎo)電型的源極層，其在所述槽內(nèi)的所述第二側(cè)壁及所述槽的底面上形成； 浮柵，其在所述槽內(nèi)隔著第一絕緣膜形成；以及控制柵，其形成為隔著第二絕緣膜與所述浮柵局部重疊，在所述半導(dǎo)體層上隔著第三 絕緣膜延伸至所述元件隔離層上且與該元件隔離層正交。
2.一種非易失性半導(dǎo)體存儲裝置，其特征在于，具有元件隔離層，多個該元件隔離層形成在第一導(dǎo)電型的半導(dǎo)體層上； 控制柵，其形成為在所述半導(dǎo)體層上隔著第三絕緣膜延伸至所述元件隔離層上且與該 元件隔離層正交；槽，其在所述半導(dǎo)體層內(nèi)形成，第一側(cè)壁為與所述控制柵的一端面連續(xù)的平面，第二側(cè) 壁由與第一側(cè)壁不平行的平面構(gòu)成；第二導(dǎo)電型的源極層，其在所述第二側(cè)壁及所述槽的底面上形成；以及 浮柵，其形成為隔著第二絕緣膜與所述控制柵局部重疊，且在所述槽內(nèi)隔著第一絕緣 膜延伸。
3.如權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲裝置，其特征在于，所述半導(dǎo)體層為硅 層，所述第一側(cè)壁的面方位為(100)面。
4.如權(quán)利要求1 3中任一項所述的非易失性半導(dǎo)體存儲裝置，其特征在于，所述槽內(nèi) 的第一絕緣膜在所述第二側(cè)壁及所述槽的底面上形成的膜厚度比所述第一側(cè)壁的第一絕緣膜厚。
5.如權(quán)利要求1 4中任一項所述的非易失性半導(dǎo)體存儲裝置，其特征在于，所述槽具 有由與所述元件隔離層的端面平行的平面構(gòu)成的第三側(cè)壁和第四側(cè)壁，當(dāng)從該槽的上方看 時，由所述第一側(cè)壁、第二側(cè)壁、第三側(cè)壁、第四側(cè)壁形成梯形形狀。
6.一種非易失性半導(dǎo)體存儲裝置的制造方法，其特征在于，具有 在第一導(dǎo)電型的半導(dǎo)體層上形成多個元件隔離層的工序；形成槽的工序，該槽形成為在所述元件隔離層之間，該槽的第一側(cè)壁為與元件隔離層 正交的平面，該槽的第二側(cè)壁由與所述元件隔離層非正交的平面構(gòu)成；離子注入在所述第二側(cè)壁及所述槽的底面沿傾斜方向或垂直方向入射且在所述第一 側(cè)壁平行地入射的雜質(zhì)離子，從而在該第二側(cè)壁及所述槽的底面上形成第二導(dǎo)電型的源極 層的工序；在所述源極層形成后，在所述槽內(nèi)隔著第一絕緣膜形成浮柵的工序； 形成控制柵的工序，該控制柵形成為隔著第二絕緣膜與所述浮柵局部重疊，在所述半 導(dǎo)體層上隔著第三絕緣膜延伸至所述元件隔離層上且與該元件隔離層正交。
7.一種非易失性半導(dǎo)體存儲裝置的制造方法，其特征在于，具有 在第一導(dǎo)電型的半導(dǎo)體層上形成多個元件隔離層的工序；形成在所述半導(dǎo)體層上隔著第三絕緣膜延伸至所述元件隔離層上且與該元件隔離層 正交的控制柵的工序；在所述控制柵形成后，在所述半導(dǎo)體層內(nèi)形成槽的工序，該槽形成為第一側(cè)壁為與所 述控制柵的一端面連續(xù)的平面，第二側(cè)壁由與第一側(cè)壁不平行的平面構(gòu)成；離子注入在所述第二側(cè)壁及所述槽的底面沿傾斜方向或垂直方向入射且在所述第一 側(cè)壁平行地入射的雜質(zhì)離子，從而在該第二側(cè)壁及所述槽的底面上形成第二導(dǎo)電型的源極 層的工序；形成隔著第二絕緣膜與所述控制柵局部重疊且在所述槽內(nèi)隔著第一絕緣膜延伸的浮 柵的工序。
8.如權(quán)利要求6或7所述的非易失性半導(dǎo)體存儲裝置的制造方法，其特征在于，所述半 導(dǎo)體層為硅層，所述第一側(cè)壁的面方位為(100)面。
全文摘要
一種非易失性半導(dǎo)體存儲裝置及其制造方法，能夠提高N+型源極層和浮柵的耦合率來改善程序特性并且謀求存儲單元面積的縮小化。在N+型源極層(4)的兩側(cè)形成有槽(3)。槽(3)的側(cè)壁由與兩個STI2的端面平行的槽側(cè)壁(2a)和槽側(cè)壁(2b)、由與STI2垂直的面構(gòu)成的槽側(cè)壁(3a)及與槽側(cè)壁(3a)不平行的槽側(cè)壁(3b)構(gòu)成。從這樣構(gòu)成的槽(3)的上部，在槽側(cè)壁(3a)上平行地且在P型阱層(1)上垂直地或者具有角度地離子注入砷離子等，從而形成以寬的面積與從槽(3)底面延伸至槽側(cè)壁(3b)的浮柵(FG6)對置的N+型源極層(4)。
文檔編號H01L21/28GK102130135SQ20101060746
公開日2011年7月20日 申請日期2010年12月27日 優(yōu)先權(quán)日2009年12月25日
發(fā)明者廣島崇 申請人:三洋半導(dǎo)體株式會社, 三洋電機株式會社