專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，更具體地說，涉及包括具有最優(yōu)化的溝道 區(qū)的MOS晶體管的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
MOS晶體管作為有源裝置(例如開關(guān)裝置)廣泛地用在半導(dǎo)體裝置中。具體地說， 包括NMOS晶體管和PMOS晶體管的CMOS集成電路廣泛地用于提高作為半導(dǎo)體裝置的電特 性之一的待機(jī)電流特性。通常，CMOS電路可以包括具有各種溝道寬度的MOS晶體管。例如，NMOS晶體管和 PMOS晶體管可以具有等于相對光刻工藝的分辨率限度的最小特征尺寸的窄溝道寬度。同時，為了提高CMOS電路的工作特性，可以在電流驅(qū)動能力方面改善NMOS晶體管 和PMOS晶體管?？梢酝ㄟ^減小MOS晶體管的閾值電壓來提高電流驅(qū)動能力。最近，為了減 小NMOS晶體管的閾值電壓，使用將含有鑭的層設(shè)置在柵電極和溝道區(qū)之間的技術(shù)。然而， 如果在具有窄溝道寬度的NMOS晶體管中形成含有鑭的層，則具有窄溝道寬度的NMOS晶體 管的閾值電壓會高于具有相對寬的溝道寬度的NMOS晶體管的閾值電壓。因此，對于提高包 括具有窄溝道寬度的NMOS晶體管的半導(dǎo)體裝置的電特性具有局限性。
發(fā)明內(nèi)容
因此，實(shí)施例涉及基本上克服了由于現(xiàn)有技術(shù)的局限性和缺點(diǎn)帶來的一個或多個 問題的半導(dǎo)體裝置及其制造方法。因此，實(shí)施例的特征在于提供包括MOS晶體管的半導(dǎo)體裝置及其制造方法，與可 比較的傳統(tǒng)裝置和方法相比，所述MOS晶體管包括最優(yōu)化的溝道區(qū)。因此，實(shí)施例的另一特征在于提供半導(dǎo)體裝置，與可比較的傳統(tǒng)裝置相比，所述半 導(dǎo)體裝置可以有效地改善MOS晶體管的窄溝道寬度效果。因此，實(shí)施例的另一特征在于提供一種制造半導(dǎo)體裝置的方法，與可比較的傳統(tǒng) 裝置相比，所述方法能夠提高M(jìn)OS晶體管的窄溝道寬度效果。以上和其它特征及優(yōu)點(diǎn)中的至少一個可以通過提供一種半導(dǎo)體裝置來實(shí)現(xiàn)，所述 半導(dǎo)體裝置包括裝置隔離層，布置在半導(dǎo)體基底的預(yù)定區(qū)域上，以限定有源區(qū)，所述有源 區(qū)包括(100)晶面的中央頂表面和從所述中央頂表面延伸到所述裝置隔離層的傾斜邊緣 表面；半導(dǎo)體圖案，覆蓋所述有源區(qū)的所述中央頂表面和所述傾斜邊緣表面，所述半導(dǎo)體圖 案包括(100)晶面的與所述有源區(qū)的所述中央頂表面平行的平坦頂表面和與所述平坦頂 表面基本上和/或完全地垂直的側(cè)壁；柵極圖案，與所述半導(dǎo)體圖案疊置。半導(dǎo)體基底可以包括(100)晶面的主表面。與所述傾斜邊緣表面和所述裝置隔離層的接觸部分相比，所述中央頂表面和所述 傾斜邊緣表面的接觸部分可處于更高的高度。所述傾斜邊緣表面可以包括(110)晶面。
所述傾斜邊緣表面可以包括圓形輪廓形狀。所述半導(dǎo)體圖案的所述側(cè)壁可以包括(100)晶面。所述柵極圖案可以包括順序地堆疊的柵極絕緣層和柵電極。所述柵極絕緣層可以包括鑭。所述有源區(qū)、所述柵極圖案和所述半導(dǎo)體圖案分別對應(yīng)于第一有源區(qū)、第一柵極 圖案和第一半導(dǎo)體圖案，所述半導(dǎo)體裝置還包括與所述第一有源區(qū)相鄰的第二有源區(qū)，所 述第二有源區(qū)由所述裝置隔離層限定，第二半導(dǎo)體圖案包括順序地堆疊在所述第二有源區(qū) 上的下半導(dǎo)體圖案和上半導(dǎo)體圖案，其中，所述下半導(dǎo)體圖案和所述上半導(dǎo)體圖案可以具 有不同的帶隙能，第二柵極圖案與所述上半導(dǎo)體圖案疊置。所述下半導(dǎo)體圖案和所述上半導(dǎo)體圖案中的一個可以包括與所述第一半導(dǎo)體圖 案的硅圖案相同的硅圖案，所述下半導(dǎo)體圖案和所述上半導(dǎo)體圖案中的另一個包括硅鍺圖案。以上和其它特征及優(yōu)點(diǎn)中的至少一個可以通過提供一種制造半導(dǎo)體裝置的方法 來實(shí)現(xiàn)，所述方法包括以下步驟在半導(dǎo)體基底的預(yù)定區(qū)域上形成裝置隔離層，以限定有源 區(qū)，其中，所述有源區(qū)包括(100)晶面的中央頂表面和從所述中央頂表面延伸到所述裝置 隔離層的傾斜邊緣表面；在所述有源區(qū)的所述中央頂表面和所述傾斜邊緣表面上形成半導(dǎo) 體圖案，其中，所述半導(dǎo)體圖案包括(100)晶面的與所述有源區(qū)的所述中央頂表面平行的 平坦頂表面和與所述平坦頂表面基本上垂直的側(cè)壁；形成與所述半導(dǎo)體圖案疊置的柵極圖 案。所述傾斜邊緣表面可以包括(110)晶面。形成半導(dǎo)體圖案的步驟可以包括執(zhí)行選擇性外延生長技術(shù)，使得所述半導(dǎo)體圖案 包括(100)晶面。所述柵極圖案可以包括順序地堆疊的柵極絕緣層和柵電極。所述柵極絕緣層可以包括鑭。一種制造半導(dǎo)體裝置的方法包括在半導(dǎo)體基底的預(yù)定區(qū)域上形成裝置隔離層， 以限定第一有源區(qū)和第二有源區(qū)，其中，所述第一有源區(qū)和所述第二有源區(qū)中的至少所述 第一有源區(qū)包括(100)晶面的中央頂表面和從所述中央頂表面延伸到所述裝置隔離層的 傾斜邊緣表面；分別在所述第一有源區(qū)和所述第二有源區(qū)上形成第一半導(dǎo)體圖案和第二半 導(dǎo)體圖案，其中，所述第一半導(dǎo)體圖案包括(100)晶面的與所述第一有源區(qū)的所述中央頂 表面平行的平坦頂表面和與所述第一有源區(qū)的所述平坦頂表面基本垂直的側(cè)壁，所述第二 半導(dǎo)體圖案包括具有第一帶隙能的下半導(dǎo)體圖案和具有與所述第一帶隙能不同的第二帶 隙能的上半導(dǎo)體圖案；形成分別與所述第一半導(dǎo)體圖案和所述第二半導(dǎo)體圖案疊置的第一 柵極圖案和第二柵極圖案。所述傾斜邊緣表面可以包括(110)晶面。所述第一半導(dǎo)體圖案的所述側(cè)壁可以通過選擇性外延生長技術(shù)形成，以包括 (100)晶面。形成第一半導(dǎo)體圖案和第二半導(dǎo)體圖案的步驟可以包括分別在所述第一有源區(qū) 和所述第二有源區(qū)上選擇性地形成第一硅圖案和第二硅圖案；形成覆蓋所述第一硅圖案的 掩模圖案，從而在所述第二有源區(qū)上選擇性地形成硅鍺圖案；去除所述掩模圖案。
形成第一半導(dǎo)體圖案和第二半導(dǎo)體圖案的步驟可以包括形成覆蓋所述第一有源 區(qū)的掩模圖案；在所述第二有源區(qū)上選擇性地形成硅鍺圖案；去除所述掩模圖案；分別在 所述第一有源區(qū)和所述硅鍺圖案上形成第一硅圖案和第二硅圖案。
通過參照附圖詳細(xì)地描述示例性實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來說，以上和 其它特征及優(yōu)點(diǎn)將變得更加明顯，在附圖中圖1示出采用本發(fā)明構(gòu)思的一個或多個方面的半導(dǎo)體裝置的一部分的平面圖；圖2A示出沿圖1的Ι-Γ線截取的圖1的半導(dǎo)體裝置的示例性實(shí)施例的剖視圖；圖2B示出沿圖1的I-I'線截取的圖1的半導(dǎo)體裝置的另一示例性實(shí)施例的剖視 圖；圖3、圖4、圖5、圖6和圖7示出制造在圖2A中示出的半導(dǎo)體裝置的示例性方法中 的階段的所得結(jié)構(gòu)的剖視圖；圖8和圖9示出制造在圖2B中示出的半導(dǎo)體裝置的示例性方法中的階段的所得 結(jié)構(gòu)的剖視圖。
具體實(shí)施例方式通過引用將于2010年1月18日在韓國知識產(chǎn)權(quán)局提交的、名稱為 "Semiconductor Devices Including MOS Transistors Having an OptimizedChannel Region and Methods of Fabricating the Same” 的第 10-2010-0004447 號韓國專利申請 全部并入本文。現(xiàn)在將在下文中參照附圖更充分地描述示例性實(shí)施例；然而，示例性實(shí)施例可以 以不同的形式來實(shí)施，不應(yīng)該被理解為局限于在此提出的實(shí)施例。而是提供這些實(shí)施例使 本公開將是徹底的且完整的，并將把本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為了清晰地示出，會夸大層和區(qū)域的尺寸。還將理解的是，當(dāng)元件被稱 作“在”另一元件“上”、“上方”、“下”或“下方”時，該元件可以直接地分別在另一元件“上”、 “上方”、“下”或“下方”，或者也可以存在中間元件。另外，還將理解的是，當(dāng)元件被稱作“在” 兩個元件“之間”時，該元件可以是這兩個元件之間的唯一元件，或者也可以存在一個或多 個中間元件。還將理解的是，盡管在這里可使用術(shù)語第一、第二、第三等來描述不同的元件，但 是這些元件不應(yīng)受這些術(shù)語的限制。這些術(shù)語僅是用來將一個元件與另一個元件區(qū)分開 來。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，一些實(shí)施例中的第一元件可在其它實(shí)施例中被 命名為第二元件。這里解釋并示出的本發(fā)明構(gòu)思的各方面的示例性實(shí)施例包括它們的補(bǔ)充 性的對應(yīng)例。在整個說明書中，相同的標(biāo)號指示相同的元件。圖1示出采用本發(fā)明構(gòu)思的一個或多個方面的半導(dǎo)體裝置的一部分的平面圖。圖 2A示出沿圖1的I-I'線截取的圖1的半導(dǎo)體裝置的示例性實(shí)施例的剖視圖。參照圖1和圖2A，提供了包括第一區(qū)A和第二區(qū)B的半導(dǎo)體基底1。半導(dǎo)體基底1 可以是單晶硅基底，單晶硅基底包括(100)晶面的主表面。第一區(qū)A可以是NMOS區(qū)，第二 區(qū)B可以是PMOS區(qū)。
裝置隔離層14可以設(shè)置在半導(dǎo)體基底1的預(yù)定區(qū)域上。裝置隔離層14可以限定 多個有源區(qū)。例如，裝置隔離層14可以分別在第一區(qū)A和第二區(qū)B中限定第一有源區(qū)9a 和第二有源區(qū)％。第一有源區(qū)9a和第二有源區(qū)9b可以分別具有第一寬度Wn和第二寬度 Wp。雖然在圖2A中未示出，但在實(shí)施例中，第一阱可以設(shè)置在第一區(qū)A的半導(dǎo)體基底1 中，第二阱可以設(shè)置在第二區(qū)B的半導(dǎo)體基底1中。更具體地說，例如在圖2A的示例性實(shí) 施例中，第一阱和第二阱可以分別是P型阱和N型阱。有源區(qū)中的一個、一些或全部(例如，第一有源區(qū)9a和/或第二有源區(qū)9b)可以 包括(100)晶面的中央頂表面9t和傾斜邊緣表面9e。傾斜邊緣表面可以從中央頂表面9t 延伸至裝置隔離層14。傾斜邊緣表面9e可以包括正傾斜輪廓形狀。因此，與傾斜邊緣表面9e和裝置隔 離層14的接觸部分c2相比，中央頂表面9t和傾斜邊緣表面9e的接觸部分cl可以處于更 高的高度。傾斜邊緣表面9e可以包括(100)晶面。在圖2A中示出的示例性實(shí)施例中，傾斜邊緣表面9e具有平坦輪廓形狀。然而，實(shí) 施例不限于此。例如，傾斜邊緣表面9e可以包括圓形輪廓形狀9e'，如在圖2A的放大窗口 中所示。參照圖2A，與有源區(qū)9a和9b的中央頂表面9t相比，裝置隔離層14的頂表面可以 沿ζ方向處于更高的高度。有源區(qū)(例如9a、9b)中的一個、一些或全部有源區(qū)的中央頂表面9t可以覆蓋有 相應(yīng)的半導(dǎo)體圖案(例如15a、15b)。相應(yīng)的半導(dǎo)體圖案(例如15a、15b)可以包括單層和 /或多層。參照圖2A的示例性實(shí)施例，例如，第一有源區(qū)9a的中央頂表面9t和傾斜邊緣表 面9e可以覆蓋有第一半導(dǎo)體圖案15a。第二有源區(qū)9b的中央頂表面9t和傾斜邊緣表面 9e可以覆蓋有第二半導(dǎo)體圖案15b。第一半導(dǎo)體圖案1 可以包括單晶硅圖案。第二半導(dǎo) 體圖案1 可以包括順序地堆疊在彼此上的下半導(dǎo)體圖案15bl和上半導(dǎo)體圖案151^2。下半導(dǎo)體圖案15b 1可以包括與第一半導(dǎo)體圖案1 的材料層相同的材料層。下 半導(dǎo)體圖案15bl和第一半導(dǎo)體圖案1 可以包括例如單個半導(dǎo)體圖案(例如，單晶圖案)。 例如，在一些實(shí)施例中，下半導(dǎo)體圖案1 和下半導(dǎo)體圖案15bl可以包括相同材料中的一 種、一些或全部。然而，實(shí)施例不限于此。上半導(dǎo)體圖案15 可以是帶隙能與下半導(dǎo)體圖案15bl的帶隙能不同的材料層。 例如，上半導(dǎo)體圖案15 的帶隙能可以小于下半導(dǎo)體圖案15bl的帶隙能。例如，在實(shí)施例 中，上半導(dǎo)體圖案15 可以包括單晶硅鍺圖案，而下半導(dǎo)體圖案15bl可以包括單晶硅圖案。參照圖2A，第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl可以包括(100)晶面 的平坦頂表面15t和側(cè)壁15s。相應(yīng)的半導(dǎo)體圖案15a、15b 1的平坦頂表面15t可以分別 與第一有源區(qū)9a和第二有源區(qū)9b的中央頂表面9t平行。例如，相應(yīng)的半導(dǎo)體圖案15a、 15bl的平坦頂表面15t可以沿χ方向延伸。第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl 的相應(yīng)的側(cè)壁1 可以基本上和/或完全地垂直于平坦頂表面15t。相應(yīng)的側(cè)壁1 可以 例如沿ζ方向延伸。第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl的側(cè)壁1 可以包括 (100)晶面。在實(shí)施例中，第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl的頂表面15t和
6側(cè)壁1 可以基本上和/或完全地彼此垂直，并可以不包括任何傾斜表面，例如沿χ方向和 ζ方向延伸的表面。此外，在實(shí)施例中，盡管有源區(qū)9a、9b的頂表面可以包括傾斜表面(例 如9e)，但是第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl的頂表面15t可以不包括任何 傾斜表面。在一些實(shí)施例中，與有源區(qū)9a和9b的中央頂表面9t相比，裝置隔離層14的頂表 面可以處于更低的高度。在這樣的實(shí)施例中，第一半導(dǎo)體圖案1 和下半導(dǎo)體圖案15b 1 還可以包括(100)晶面的與第一有源區(qū)9a和第二有源區(qū)9b的中央頂表面9t平行的平坦 頂表面15t以及與平坦頂表面15t基本上和/或完全地垂直的側(cè)壁。因此，在實(shí)施例中，即 使裝置隔離層14的頂表面與有源區(qū)9a和9b的中央頂表面9t相比處于更低的高度，但半 導(dǎo)體圖案(例如15a和15bl)可以不具有(110)晶面的任何傾斜表面。第一柵極圖案( 可以設(shè)置為跨過第一半導(dǎo)體圖案15a。第二柵極圖案( 可以設(shè) 置為跨過上半導(dǎo)體圖案151^2。第一柵極圖案( 可以包括順序地堆疊的第一柵極絕緣層(例如21和2 和第一 柵電極25a。第二柵極圖案( 可以包括順序地堆疊的第二柵極絕緣層(例如21和23)和 第二柵電極25b。即，例如，第一柵極絕緣層和第二柵極絕緣層可以包括順序地堆疊的高k 介電層21和覆蓋層23。在圖2A的示例性實(shí)施例中，將覆蓋層23示為在高k介電層21上 方，然而，實(shí)施例不限于此。例如，覆蓋層23可以設(shè)置在高k介電層21下方。覆蓋層23可 以包括含有例如鑭的層。更具體地說，例如，覆蓋層23可以是氧化鑭。參照圖1，N型源極區(qū)SN和N型漏極區(qū)DN可以在第一柵電極25a的相應(yīng)側(cè)部設(shè)置 在第一有源區(qū)9a中。因此，第一柵電極2 和N型源極區(qū)SN/漏極區(qū)DN可以形成NMOS晶 體管。第一寬度Wn可以對應(yīng)于NMOS晶體管的溝道寬度。仍參照圖1，P型源極區(qū)SP和P型漏極區(qū)DP可以在第二柵電極25b的相應(yīng)側(cè)部設(shè) 置在第二有源區(qū)9b中。因此，第二柵電極25b、源極區(qū)SP和漏極區(qū)DP可以形成PMOS晶體 管。第二寬度Wp可以對應(yīng)于PMOS晶體管的溝道寬度。覆蓋層23可以包括例如鑭的材料，以減小NMOS晶體管的閾值電壓變化。更具體地 說，例如，覆蓋層23可以包括例如鑭，以提高NMOS晶體管的電流驅(qū)動能力和開關(guān)速度。在 這樣的實(shí)施例中，第一區(qū)A的覆蓋層23中的鑭原子可以擴(kuò)散通過高k介電層21，從而分布 在第一半導(dǎo)體圖案1 和高k介電層21之間的界面處。此外，在該界面處分布的這些鑭原 子會產(chǎn)生偶極子，偶極子會使在有源區(qū)9a中形成N型溝道反型層所需的柵極電壓降低。本 發(fā)明構(gòu)思的實(shí)施例可以使NMOS晶體管的閾值電壓得以保持，例如防止其升高，同時減小了 其溝道寬度。應(yīng)當(dāng)指出，如果在柵極圖案和有源區(qū)之間未提供半導(dǎo)體圖案，則高k介電層會與 有源區(qū)的中央頂表面和傾斜邊緣表面直接接觸。在這樣的情況下，覆蓋層中的鑭原子會進(jìn) 一步穿過高k介電層和傾斜邊緣表面之間的界面，并擴(kuò)散到第一有源區(qū)的大部分區(qū)域中。 如果傾斜邊緣表面具有(110)晶面而不是(100)晶體結(jié)構(gòu)，則會獲得這樣的結(jié)果。在這樣 的情況下，任何偶極子不會在高k介電層和傾斜邊緣表面之間的界面處分布，由此會增大 NMOS晶體管的閾值電壓。隨著NMOS晶體管的溝道寬度減小，這種效果尤其值得關(guān)注。更具體地說，隨著 NMOS晶體管的溝道寬度減小，傾斜邊緣表面的面積與中央頂表面(其可以包括(100)晶面)的面積之比會增大。因此，隨著NMOS晶體管的溝道寬度增大，NMOS晶體管的閾值電壓 會進(jìn)一步增大。此外，覆蓋層會具有差的階梯覆蓋率。例如，當(dāng)以諸如濺射技術(shù)之類的物理氣相沉 積形成覆蓋層時，覆蓋層的階梯覆蓋率會小于1。因此，如果在柵極圖案和有源區(qū)之間未提 供半導(dǎo)體圖案，則覆蓋層在傾斜邊緣表面上的厚度要比在中央頂表面上的厚度薄。在這樣 的情況下，在傾斜邊緣表面上的覆蓋層中的鑭含量要比在中央頂表面上的覆蓋層中的鑭含 量低。因此，隨著NMOS晶體管的溝道寬度減小，閾值電壓會顯著地增大。然而，本發(fā)明構(gòu)思的實(shí)施例相對于這些情況的優(yōu)點(diǎn)可在于，在具有傾斜邊緣表面 9e的有源區(qū)(例如9a、9b)上方提供半導(dǎo)體圖案(例如lfe、1 )，并且半導(dǎo)體圖案(例如 15a、15b)可以包括(100)晶面的平坦頂表面，且不包括(110)晶面的任何傾斜邊緣表面。 因此，本發(fā)明構(gòu)思的實(shí)施例可以使NMOS晶體管的閾值電壓得以保持，例如防止其升高，同 時減小了其溝道寬度。本發(fā)明構(gòu)思的實(shí)施例的優(yōu)點(diǎn)還可在于減小了 PMOS晶體管的閾值電壓。更具體地 說，例如，實(shí)施例可以提供上半導(dǎo)體圖案1恥2(其可以包括例如硅鍺層)，并可以減小PMOS 晶體管的閾值電壓。更具體地說，因?yàn)閱尉Ч桄N的帶隙能比單晶硅的帶隙能小，所以用于產(chǎn) 生溝道反型層的柵極電壓會與溝道區(qū)的帶隙能成比例地減小。圖2B示出沿圖1的Ι-Γ截取的圖1的半導(dǎo)體裝置的另一示例性實(shí)施例的剖視 圖。通常，下面將僅描述圖2B的示例性實(shí)施例和圖2A的示例性實(shí)施例之間的不同之處。參 照圖2A和圖2B，應(yīng)當(dāng)指出，在圖2B的示例性實(shí)施例中，第二半導(dǎo)體圖案15b'的定位不同 于圖2A的第二半導(dǎo)體圖案15b的定位。參照圖1和圖2B，在第一有源區(qū)A中，第一半導(dǎo)體圖案1 可以設(shè)置在第二有源 區(qū)9b和高k介電層21之間，在第二有源區(qū)B中，第二半導(dǎo)體圖案15b'可以設(shè)置在第二有 源區(qū)9b和高k介電層21之間。第二半導(dǎo)體圖案15b'可以包括順序地堆疊的下半導(dǎo)體圖 案15bl'和上半導(dǎo)體圖案15 '。更具體地說，參照圖2A和圖2B，在圖2B的示例性實(shí)施 例中，上半導(dǎo)體圖案15 '可以對應(yīng)于第一有源區(qū)9b中的第一半導(dǎo)體圖案1 和/或上面 關(guān)于圖2A描述的下半導(dǎo)體圖案1恥1，下半導(dǎo)體圖案15bl'可以對應(yīng)于上面關(guān)于圖2A描述 的上半導(dǎo)體圖案151^2。更具體地說，例如，下半導(dǎo)體圖案15bl'可以包括帶隙能比上半導(dǎo)體圖案15 ' 的帶隙能低的材料。例如，下半導(dǎo)體圖案15bl可以包括單晶硅鍺圖案，與第一半導(dǎo)體圖案 1 類似，上半導(dǎo)體圖案15 '可以包括單晶硅圖案。圖2B的下半導(dǎo)體圖案15bl'可以與圖2A的第一半導(dǎo)體圖案1 和/或圖2A的 下半導(dǎo)體圖案15bl具有相同的輪廓形狀。圖2B的上半導(dǎo)體圖案15 '可以與圖2A的上 半導(dǎo)體圖案15 具有相同的輪廓形狀。即，例如，下半導(dǎo)體圖案15bl'可以包括如圖2B所 示的(100)晶面的與第二有源區(qū)9b的中央頂表面9t平行的平坦頂表面15bt以及與平坦 頂表面9t基本垂直的側(cè)壁15s。因此，圖2B的下半導(dǎo)體圖案15bl'的側(cè)壁1 還可以包 括(100)晶面。更具體地說，與圖2A的第一半導(dǎo)體圖案15a的平坦頂表面15t類似，下半 導(dǎo)體圖案15bl'的平坦頂表面15bt可以不包括任何傾斜表面。此外，在實(shí)施例中，雖然有 源區(qū)9a、9b的頂表面可以包括傾斜表面(例如9e)，但第一半導(dǎo)體圖案1 的頂表面15t和 /或下半導(dǎo)體圖案15bl'的頂表面15bt以及上半導(dǎo)體圖案15 '的頂表面可以不包括任何傾斜表面。在實(shí)施例中，下半導(dǎo)體圖案15bl'可以包括與第一半導(dǎo)體圖案15a的輪廓形狀一 樣的輪廓形狀。因此，在這樣的實(shí)施例中，下半導(dǎo)體圖案15bl'的頂表面15bt和第一半導(dǎo) 體圖案15a的頂表面15t可以包括與相應(yīng)的有源區(qū)9b、9a的中央頂表面9t平行的(100) 晶面。下半導(dǎo)體圖案15bl'還可以包括可與平坦頂表面15bt基本垂直的側(cè)壁15s，如圖2B 所示。此外，在這樣的實(shí)施例中，第一導(dǎo)電圖案1 的側(cè)壁1 和下半導(dǎo)體圖案15bl'的側(cè) 壁1 還可以包括(100)晶面。在實(shí)施例中，第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl、Mbr的頂表面 15t、15bt以及第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl、Mbl'的側(cè)壁1 可以不包 括任何傾斜表面。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的NMOS晶體管的結(jié)構(gòu)可以與圖2A的NMOS晶體管的結(jié) 構(gòu)基本相同。因此，該實(shí)施例的NMOS晶體管的效果可以與圖2A的NMOS晶體管的效果相同。根據(jù)圖2B的示例性實(shí)施例的PMOS晶體管的溝道區(qū)可以包括順序地堆疊的硅鍺圖 案和硅圖案。在圖2B的示例性實(shí)施例中，雖然硅鍺圖案可以設(shè)置在硅圖案下方，但硅鍺圖 案可以有助于減小PMOS晶體管的閾值電壓。下面將描述制造在圖1、圖加和圖2b中示出的半導(dǎo)體裝置的示例性方法。圖3、圖4、圖5、圖6和圖7示出制造在圖2A中示出的半導(dǎo)體裝置的示例性方法的 階段的所得結(jié)構(gòu)的剖視圖。參照圖3，可以在包括第一有源區(qū)A和第二有源區(qū)B的半導(dǎo)體基底1上形成硬掩模 圖案6。第一有源區(qū)A和第二有源區(qū)B可以分別為NMOS晶體管區(qū)和PMOS晶體管區(qū)。半導(dǎo) 體基底1可以包括具有(100)晶面的主表面的單晶硅基底。每個硬掩模圖案6可以包括順 序地堆疊的襯墊(pad)氧化物圖案3和襯墊氮化物圖案5?？梢允褂糜惭谀D案6作為蝕刻掩模來蝕刻半導(dǎo)體基底1，以形成溝槽7。溝槽7 可以分別在第一區(qū)A和第二區(qū)B中限定第一有源區(qū)9a和第二有源區(qū)％。參照圖4，可以將包括溝槽7的基底熱氧化，以在溝槽7的側(cè)壁和底表面上形成熱 氧化物11。可以形成熱氧化物11以彌補(bǔ)在溝槽的形成期間對半導(dǎo)體基底1造成的蝕刻損 壞。在熱氧化工藝期間，氧原子可以被提供到襯墊氧化物圖案3與有源區(qū)9a和9b之間的 界面處。由此，有源區(qū)9a和9b的上角會被氧化，從而可以形成鳥喙。因此，有源區(qū)9a和9b 的上角可以轉(zhuǎn)變?yōu)閮A斜邊緣表面9e。有源區(qū)9a和9b中的每個可以包括具有(100)晶面的 中央頂表面9t和從中央頂表面9t延伸的傾斜邊緣表面9e?？梢栽诰哂袩嵫趸?1的基底的整個表面上形成絕緣層，可以將絕緣層平坦化， 以暴露硬掩模圖案6。因此，可以在可由熱氧化物11圍繞的溝槽7中形成絕緣圖案13。熱 氧化物11和絕緣圖案13可以對應(yīng)于裝置隔離層14。雖然形成了絕緣層，但鳥喙可以延伸 到襯墊氧化物圖案3與有源區(qū)9a和9b的之間的界面中。因此，可以增大傾斜邊緣表面9e 的面積，并且可以減小中央頂表面9t的面積。如果中央頂表面9t以及有源區(qū)9a和9b的垂直側(cè)壁包括(100)晶面，則傾斜邊緣 表面9e可以是例如相對于中央頂表面9t傾斜45°的平坦表面，如在例如圖4中所示。傾 斜邊緣表面9e可以包括(110)晶面。換言之，當(dāng)在包括(100)晶面的主表面和(100)晶面 的平坦晶帶平面的晶片上形成有源區(qū)9a和9b時，有源區(qū)9a和9b的側(cè)壁平行于或垂直于平坦晶帶平面，傾斜邊緣表面9e可以包括(110)晶面。在另一實(shí)施例中，傾斜邊緣表面9e可以被形成為包括圓形輪廓形狀。該傾斜邊緣 表面9e還可以在一部分上包括(110)晶面。參照圖5和圖6，可以去除硬掩模圖案6，以暴露有源區(qū)9a和9b的中央頂表面9t 和傾斜邊緣表面9e。隨后，可以分別在第一有源區(qū)9a和第二有源區(qū)9b上形成第一半導(dǎo)體 圖案1 和下半導(dǎo)體圖案15bl。第一半導(dǎo)體圖案1 和下半導(dǎo)體圖案15bl可以使用選擇 性外延生長技術(shù)由硅層形成。因此，第一半導(dǎo)體圖案15a和下半導(dǎo)體圖案15bl可以包括例 如單晶硅圖案。當(dāng)?shù)谝话雽?dǎo)體圖案1 和下半導(dǎo)體圖案15bl可以使用選擇性外延生長技術(shù)來形 成時，半導(dǎo)體圖案在的(100)晶面的中央頂表面9t上的生長速率會高于在傾斜邊緣表面9e 上的生長速率。因此，如圖6所示，第一半導(dǎo)體圖案Ife和下半導(dǎo)體圖案15bl可以被形成 為具有與中央頂表面9t平行的平坦頂表面15t和與平坦頂表面15t基本垂直的側(cè)壁15s。 因此，第一半導(dǎo)體圖案1 和下半導(dǎo)體圖案15bl的頂表面15t和15bt及側(cè)壁1 可以被 形成為包括(100)晶面。第一半導(dǎo)體圖案1 和/或下半導(dǎo)體圖案15bl'的頂表面15t以 及第一半導(dǎo)體圖案15t和/或下半導(dǎo)體圖案15bl的側(cè)壁1 可以不包括例如(110)晶面 的任何傾斜表面?？梢栽诘谝粎^(qū)A上形成掩模圖案17。掩模圖案17可以被形成為至少覆蓋第一半 導(dǎo)體圖案15a。掩模圖案17可以包括氧化物層。隨后，可以在下半導(dǎo)體圖案15bl上選擇 性地形成上半導(dǎo)體圖案151^2。上半導(dǎo)體圖案15 可以通過例如選擇性外延生長技術(shù)來形 成。在實(shí)施例中，上半導(dǎo)體圖案15 可以由帶隙能比下半導(dǎo)體圖案1 的帶隙能低的 半導(dǎo)體層形成。例如，如果下半導(dǎo)體圖案包括硅層，則上半導(dǎo)體圖案15 可以包括硅鍺層。 下半導(dǎo)體圖案15bl和上半導(dǎo)體圖案15b2可以包括第二半導(dǎo)體圖案。參照圖7，可以去除掩模圖案17，以暴露第一半導(dǎo)體圖案15a。隨后，可以在包括暴 露的第一半導(dǎo)體圖案15的整個基底上形成柵極絕緣層?？梢皂樞虻囟询B介電常數(shù)比氧化 硅的介電常數(shù)高的高k介電層21和含有鑭的覆蓋層23，以形成柵極絕緣層。可選地，柵極 絕緣層可以通過順序地堆疊覆蓋層23和高k介電層21來形成。覆蓋層23可以包括氧化 鑭層?？梢栽跂艠O絕緣層上形成柵極導(dǎo)電層。可以將柵極導(dǎo)電層和柵極絕緣層圖案化， 從而形成可分別跨過第一半導(dǎo)體圖案1 和上半導(dǎo)體圖案15 的第一柵極圖案和第二柵 極圖案15bl。因此，第一柵極圖案可以包括跨過第一有源區(qū)9a的第一柵電極25a。第二柵 極圖案可以包括跨過第二有源區(qū)9b的第二柵電極25b?？梢允褂玫谝粬烹姌O2 作為離子注入掩模將N傳導(dǎo)型雜質(zhì)注入到第一有源區(qū) 中，以形成圖1的N型源極區(qū)SN和圖1的N型漏極區(qū)DN。類似地，可以使用第二柵電極25b 作為離子注入掩模將P傳導(dǎo)型雜質(zhì)注入到第二有源區(qū)％中，以形成圖1的P型源極區(qū)SP 和圖1的P型漏極區(qū)DP。根據(jù)以上實(shí)施例，鑭原子可以擴(kuò)散通過高k介電層，并可以分布在第一半導(dǎo)體圖 案1 和高k介電層21之間的界面處，而沒有擴(kuò)散到第一半導(dǎo)體圖案1 和第一有源區(qū)9a 中的大部分區(qū)域中。這是因?yàn)榈谝话雽?dǎo)體圖案15a的頂表面15t具有(100)晶面，而沒有任何(110)表面。因此，在第一半導(dǎo)體圖案1 和高k介電層21之間的界面處分布的鑭原 子會產(chǎn)生偶極子，從而偶極子會使NMOS晶體管的閾值電壓降低。這樣的偶極子不會用于使 可在第二區(qū)B上形成的PMOS晶體管的閾值電壓降低。此外，因?yàn)榈谝话雽?dǎo)體圖案1 不包括任何傾斜表面，所以覆蓋層23可以被形成 為具有優(yōu)異的階梯覆蓋率。覆蓋層23可以被形成為在整個半導(dǎo)體基底中具有完全地和/ 或基本上均勻的鑭含量。因此，即使減小了 NMOS晶體管的溝道寬度，仍可以減小NMOS晶體 管的閾值電壓的變化(例如，升高)和/或防止NMOS晶體管的閾值電壓升高。由于例如上半導(dǎo)體圖案151^2(即，硅鍺圖案)，可以減小PMOS晶體管的閾值電壓。 如上所述，這是因?yàn)楣桄N會比硅具有更低的帶隙能。圖8和圖9示出制造在圖2B中示出的半導(dǎo)體裝置的示例性方法中的階段的所得 結(jié)構(gòu)的剖視圖。通常，下面將僅描述圖3至7的示例性方法與圖8和圖9的示例性方法之 間的不同之處。參照圖8，裝置隔離層14以及暴露的有源區(qū)9a和9b可以通過使用參照圖3至圖 5描述的方法相同的方法來形成。掩模圖案51可以被形成為覆蓋第一有源區(qū)9a。然后，可 以在第二有源區(qū)9b上選擇性地形成半導(dǎo)體圖案15bl'。下半導(dǎo)體圖案15bl'可以通過 選擇性外延生長技術(shù)由單晶硅鍺層形成。因此，下半導(dǎo)體圖案15bl'還可以被形成為包括 平坦頂表面Mbt，平坦頂表面15bt包括(100)晶面和與平坦頂表面15bt基本垂直的側(cè)壁 15s。參照圖9，可以去除掩模圖案51，以暴露第一有源區(qū)9a。在暴露的第一有源區(qū)9a 和下半導(dǎo)體圖案15bl'上分別選擇性地形成第一半導(dǎo)體圖案1 和上半導(dǎo)體圖案15 '。 第一半導(dǎo)體圖案1 和上半導(dǎo)體圖案15 '可以包括例如使用選擇性外延生長技術(shù)形成 的硅層。因此，第一半導(dǎo)體圖案1 還可以被形成為包括(100)晶面的平坦頂表面15t和 (100)晶面的與平坦頂表面15t基本垂直的側(cè)壁。因此，第一半導(dǎo)體圖案1 可以被形成為 不具有(100)晶面的任何傾斜表面。下半導(dǎo)體圖案15bl'和上半導(dǎo)體圖案15 '可以對 應(yīng)于第二半導(dǎo)體圖案。如上所述，上半導(dǎo)體圖案15 '可以包括硅層，下半導(dǎo)體圖案15bl'可以包括帶 隙能比硅層的帶隙能低的硅鍺層。因此，下半導(dǎo)體圖案15bl'還可以有助于使第二區(qū)B上 的PMOS晶體管的閾值電壓降低。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，包括(100)晶面的平坦頂表面的半導(dǎo)體圖案可以設(shè)置 在包括(100)晶面的有源區(qū)(其包括具有與(100)晶面的平面取向不同的傾斜邊緣表面) 上，柵極圖案可以設(shè)置在半導(dǎo)體圖案上。因此，柵極圖案可以與半導(dǎo)體圖案的(100)晶面的 平坦頂表面直接接觸而沒有接觸傾斜邊緣表面。由此，半導(dǎo)體裝置會沒有由傾斜邊緣表面 引起的閾值電壓的不穩(wěn)定性。以上公開的主題應(yīng)當(dāng)被視為是示例性的，而不是限制性的，權(quán)利要求書旨在覆蓋 落在本發(fā)明構(gòu)思的真實(shí)精神和范圍內(nèi)的所有這些修改、改進(jìn)和其它實(shí)施例。因此，從法律所 允許的最大程度上講，本發(fā)明構(gòu)思的范圍應(yīng)當(dāng)由權(quán)利要求書及其等價物的最寬可允許的解 釋來確定，并且將不受限于或局限于上面的詳細(xì)描述。
權(quán)利要求
1.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括裝置隔離層，布置在半導(dǎo)體基底的預(yù)定區(qū)域上，以限定有源區(qū)，所述有源區(qū)包括(100) 晶面的中央頂表面和從所述中央頂表面延伸到所述裝置隔離層的傾斜邊緣表面；半導(dǎo)體圖案，覆蓋所述有源區(qū)的所述中央頂表面和所述傾斜邊緣表面，所述半導(dǎo)體圖 案包括(100)晶面的與所述有源區(qū)的所述中央頂表面平行的平坦頂表面和與所述平坦頂 表面基本上和/或完全地垂直的側(cè)壁； 柵極圖案，與所述半導(dǎo)體圖案疊置。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體基底包括(100)晶面的主表面。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，與所述傾斜邊緣表面和所述裝置隔離層的 接觸部分相比，所述中央頂表面和所述傾斜邊緣表面的接觸部分處于更高的高度。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述傾斜邊緣表面包括(110)晶面。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體圖案的所述側(cè)壁包括(100)晶
6.一種用于制造半導(dǎo)體裝置的方法，所述方法包括以下步驟在半導(dǎo)體基底的預(yù)定區(qū)域上形成裝置隔離層，以限定有源區(qū)，其中，所述有源區(qū)包括 (100)晶面的中央頂表面和從所述中央頂表面延伸到所述裝置隔離層的傾斜邊緣表面；在所述有源區(qū)的所述中央頂表面和所述傾斜邊緣表面上形成半導(dǎo)體圖案，其中，所述 半導(dǎo)體圖案包括(100)晶面的與所述有源區(qū)的所述中央頂表面平行的平坦頂表面和與所 述平坦頂表面基本上垂直的側(cè)壁；形成與所述半導(dǎo)體圖案疊置的柵極圖案。
7.如權(quán)利要求6所述的方法，其中，所述傾斜邊緣表面包括(110)晶面。
8.如權(quán)利要求6所述的方法，其中，形成半導(dǎo)體圖案的步驟包括執(zhí)行選擇性外延生長 技術(shù)，使得所述半導(dǎo)體圖案包括(100)晶面。
9.一種制造半導(dǎo)體裝置的方法，所述方法包括以下步驟在半導(dǎo)體基底的預(yù)定區(qū)域上形成裝置隔離層，以限定第一有源區(qū)和第二有源區(qū)，其中， 所述第一有源區(qū)和所述第二有源區(qū)中的至少所述第一有源區(qū)包括(100)晶面的中央頂表 面和從所述中央頂表面延伸到所述裝置隔離層的傾斜邊緣表面；分別在所述第一有源區(qū)和所述第二有源區(qū)上形成第一半導(dǎo)體圖案和第二半導(dǎo)體圖案， 其中，所述第一半導(dǎo)體圖案包括(100)晶面的與所述第一有源區(qū)的所述中央頂表面平行的 平坦頂表面和與所述第一有源區(qū)的所述平坦頂表面基本垂直的側(cè)壁，所述第二半導(dǎo)體圖案 包括具有第一帶隙能的下半導(dǎo)體圖案和具有與所述第一帶隙能不同的第二帶隙能的上半 導(dǎo)體圖案；形成分別與所述第一半導(dǎo)體圖案和所述第二半導(dǎo)體圖案疊置的第一柵極圖案和第二 柵極圖案。
10.如權(quán)利要求9所述的方法，其中，所述傾斜邊緣表面包括(110)晶面。
全文摘要
本發(fā)明提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括裝置隔離層，布置在半導(dǎo)體基底的預(yù)定區(qū)域上，以限定有源區(qū)，所述有源區(qū)包括(100)晶面的中央頂表面和從所述中央頂表面延伸到所述裝置隔離層的傾斜邊緣表面；半導(dǎo)體圖案，覆蓋所述有源區(qū)的所述中央頂表面和所述傾斜邊緣表面，所述半導(dǎo)體圖案包括(100)晶面的與所述有源區(qū)的所述中央頂表面平行的平坦頂表面和與所述平坦頂表面基本上和/或完全地垂直的側(cè)壁；柵極圖案，與所述半導(dǎo)體圖案疊置。
文檔編號H01L27/092GK102130125SQ20101062302
公開日2011年7月20日 申請日期2010年12月31日 優(yōu)先權(quán)日2010年1月18日
發(fā)明者宋文均, 朱大權(quán), 林夏珍, 鄭會晟, 都晉昈, 金元洪, 金明宣 申請人:三星電子株式會社