專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別地涉及一種具有源區(qū)及漏區(qū)夾持形成為柵格狀 的柵電極彼此相鄰地配置的晶體管的半導(dǎo)體器件。
背景技術(shù)：
已知過(guò)去為了提高每單位面積的柵寬度(GW)的效率，而將柵電極形成為柵格狀 的MOS晶體管(例如，參照非專(zhuān)利文獻(xiàn)1)。將此MOS晶體管稱(chēng)為柵格狀(方格花紋)晶體管。圖1示出現(xiàn)有的柵格狀晶體管1的示意性平面結(jié)構(gòu)。柵格狀晶體管1包括形成 為柵格狀的柵電極2、和被柵電極2包圍的擴(kuò)散區(qū)。為了提高電路的精細(xì)密度，擴(kuò)散區(qū)采用 正方形的形狀。擴(kuò)散區(qū)構(gòu)成源區(qū)3或漏區(qū)4，源區(qū)3及漏區(qū)4夾持柵電極2彼此相鄰地配 置。在源區(qū)3及漏區(qū)4中分別形成用于連接到金屬布線(xiàn)的源極用接觸點(diǎn)5及漏極用接觸點(diǎn) 6。非專(zhuān)利文獻(xiàn)1 =Alan Hastings (著),"The Art of ANALOG LAYOUT”、pp416_417， Chapter12在柵格狀晶體管1中，所有的源區(qū)3及所有的漏區(qū)4分別連接在共同的電極上。在 柵格狀晶體管1中，在背柵擴(kuò)散層上方的第一金屬層中，各源極用接觸點(diǎn)5被連接在沿柵電 極2的柵格向一個(gè)方向延伸的源極用金屬布線(xiàn)上，此外，各漏極用接觸點(diǎn)6被連接在沿柵電 極2的柵格向同方向延伸的漏極用金屬布線(xiàn)上。在第一金屬層中，交替地形成源極用金屬 布線(xiàn)和漏極用金屬布線(xiàn)。在第一金屬層的上方的第二金屬層中，多個(gè)源極用金屬布線(xiàn)被連 接在共同的源電極上，同樣地，多個(gè)漏極用金屬布線(xiàn)被連接在共同的漏電極上。圖2示出第一金屬層中的金屬布線(xiàn)的示意性配置的一例。如圖所示，沿柵電極2 的柵格向同一個(gè)方向延伸形成了源極用金屬布線(xiàn)7及漏極用金屬布線(xiàn)8，它們分別被連接 在源極用接觸點(diǎn)5及漏極用接觸點(diǎn)6上。再有，在圖2中，在此俯視圖中省略了連接在位于 上側(cè)及下側(cè)的漏極用接觸點(diǎn)6上的漏極用金屬布線(xiàn)8的圖示。形成源極用金屬布線(xiàn)7及漏極用金屬布線(xiàn)8，使它們具有以覆蓋向其長(zhǎng)度方向延 伸的柵電極2的上方的方式形成的細(xì)長(zhǎng)的矩形區(qū)域、和為了與各擴(kuò)散區(qū)的接觸點(diǎn)連接而從 細(xì)長(zhǎng)矩形區(qū)域向?qū)挾确较蛲怀龅耐箙^(qū)域。為此，如圖所示，金屬布線(xiàn)的寬度，在有凸區(qū)域的 部位變粗、在無(wú)凸區(qū)域的部位變細(xì)。特別地，如果以最高的細(xì)密度形成擴(kuò)散區(qū)，則存在由于 布局上的制約而不能向斜方向引出布線(xiàn)的情況。如此，由于在長(zhǎng)度方向中金屬布線(xiàn)的寬度 變化，而使得窄幅的區(qū)域中的寄生電阻增加。金屬布線(xiàn)的金屬電阻被附加在MOS晶體管的 輸入輸出電阻上。由于寄生電阻的增加導(dǎo)致了在晶體管的導(dǎo)通電阻上附加了布線(xiàn)的寄生電 阻這樣的總的導(dǎo)通電阻的增大、驅(qū)動(dòng)能力的損失，而不優(yōu)選。過(guò)去，雖然柵格狀晶體管通過(guò) 提高每單位面積的柵寬度(GW)的效率，有目的地導(dǎo)入使電路規(guī)模小型化，使晶體管的導(dǎo)通 電阻降低、使驅(qū)動(dòng)能力提高，但如果由于其金屬布線(xiàn)電阻的增大、而使總的導(dǎo)通電阻增大， 就不得不失去原有的優(yōu)點(diǎn)。

發(fā)明內(nèi)容
鑒于這種狀況而進(jìn)行本發(fā)明，其目的在于提供一種降低金屬布線(xiàn)的電阻的半導(dǎo)體 器件。此外，本發(fā)明的目的在于實(shí)現(xiàn)電子電路的小型化。為了解決上述課題，本發(fā)明的某一方式的半導(dǎo)體器件具有晶體管，該晶體管包括 形成為柵格狀的柵電極，被柵電極包圍的源區(qū)及漏區(qū)，和沿柵電極的柵格的一個(gè)方向配置 且通過(guò)接觸點(diǎn)與源區(qū)及漏區(qū)連接的金屬布線(xiàn)；源區(qū)及漏區(qū)夾持柵電極相鄰地配置；源區(qū)及 漏區(qū)分別被形成為在金屬布線(xiàn)的長(zhǎng)度方向上具有長(zhǎng)邊的長(zhǎng)方形狀。(發(fā)明效果)根據(jù)本發(fā)明，可提供一種具有降低金屬布線(xiàn)的電阻的MOS晶體管的半導(dǎo)體器件。 此外，根據(jù)本發(fā)明，可實(shí)現(xiàn)電子電路的小型化。


圖1是表示現(xiàn)有的柵格狀晶體管的示意性平面結(jié)構(gòu)圖。圖2是表示第一金屬層中的金屬布線(xiàn)的示意性配置的一例的圖。圖3是表示本發(fā)明的實(shí)施方式的開(kāi)關(guān)電路的結(jié)構(gòu)圖。圖4是表示本發(fā)明的實(shí)施方式的半導(dǎo)體器件的示意性平面結(jié)構(gòu)圖。圖5是表示構(gòu)成源區(qū)或漏區(qū)的擴(kuò)散區(qū)的平面結(jié)構(gòu)圖。圖6是表示MOS晶體管的第一金屬層中的金屬布線(xiàn)的示意性配置的一例的圖。圖7是表示由A-A截取圖6的MOS晶體管的一部分剖面的圖。圖8是VBUS-SW的電路圖。圖9 (a)是表示配置了 20個(gè)晶體管單元時(shí)的第一金屬層的示意性平面結(jié)構(gòu)圖，(b) 是表示第二金屬層的示意性平面結(jié)構(gòu)圖。圖10是表示第三金屬層的示意性平面結(jié)構(gòu)圖。圖11是AUDIO-SW的電路圖。圖12是表示實(shí)施方式的半導(dǎo)體器件的示意性平面結(jié)構(gòu)的變化例的圖。圖13是表示MOS晶體管的第一金屬層中的金屬布線(xiàn)的示意性配置的變化例的圖。(符號(hào)說(shuō)明)20-M0S晶體管，22-柵電極，23-源區(qū)，24-漏區(qū)，25-源極用接觸點(diǎn)，26-漏極用接 觸點(diǎn)，27-源極用金屬布線(xiàn)，28-漏極用金屬布線(xiàn)，40-第一金屬層。
具體實(shí)施例方式圖3示出本發(fā)明的實(shí)施方式的開(kāi)關(guān)電路10的結(jié)構(gòu)。開(kāi)關(guān)電路10被搭載在便攜式 電話(huà)或PDA(個(gè)人數(shù)字助理，Personal Digital Assistant)等電子設(shè)備上。電子設(shè)備具有 連接器16，在連接器16上連接有PC(個(gè)人計(jì)算機(jī)，Personal Computer)等外部設(shè)備、耳機(jī) 等外圍設(shè)備。在開(kāi)關(guān)電路10中，共同輸入輸出部15連接在連接器16上，在與外部設(shè)備或 外圍設(shè)備之間進(jìn)行輸入輸出的信號(hào)經(jīng)過(guò)共同輸入輸出部15。開(kāi)關(guān)電路10結(jié)構(gòu)為至少包括 USB-Sffl 1, AUDIO-Sff 12, UART-Sff 13 及 VBUS-SW14。如果電子設(shè)備通過(guò)連接器16由USB (Universal Serial Bus)連接到外部設(shè)備上，則USB-SWll被導(dǎo)通，能進(jìn)行USB信號(hào)的發(fā)送接收。此時(shí)，VBUS-SW14也被導(dǎo)通，經(jīng)過(guò)USB 提供的VBUS電源作為VBUS0UT被輸出，并且內(nèi)部電源生成電路17生成內(nèi)部電源intVCC。 此外，如果在連接器16上連接耳機(jī)，則AUDI0-SW12被導(dǎo)通，從耳機(jī)輸出聲音。此外，在 UART (Universal Asynchronous Receiver Transmitter) ff ^W^i^^^WrUART-SfflS^ 導(dǎo)通。如此，開(kāi)關(guān)電路10按照連接在連接器16上的設(shè)備，控制各開(kāi)關(guān)的導(dǎo)通斷開(kāi)。為了低損耗·低失真地通過(guò)高頻的信號(hào)和輸入電平小的模擬音頻信號(hào)，而開(kāi)關(guān)電 路10優(yōu)選盡力降低總的導(dǎo)通電阻(晶體管的導(dǎo)通電阻+布線(xiàn)的寄生電阻)。另一方面，為 了 USB-SW的寬帶化，而優(yōu)選實(shí)現(xiàn)共同輸入輸出部15的低容量化。雖然通常為了降低晶體 管的導(dǎo)通電阻而需要增大柵寬度(GW)，但作為副作用，會(huì)導(dǎo)致寄生電容的增大。本發(fā)明者通 過(guò)提高柵格狀晶體管的每單位面積的柵寬度(GW)的效率，有助于電路規(guī)模的小型化，著眼 于兼容導(dǎo)通電阻和寄生電容的降低，達(dá)到實(shí)現(xiàn)降低有關(guān)過(guò)去柵格狀晶體管成為問(wèn)題的金屬 布線(xiàn)電阻的布局。圖4示出了本發(fā)明的實(shí)施方式的半導(dǎo)體器件的示意性平面結(jié)構(gòu)。本實(shí)施方式的半 導(dǎo)體器件具有柵格狀晶體管即MOS晶體管20。柵格狀晶體管由于有效地增加了每單位面積 的柵寬度(GW)，所以具有實(shí)現(xiàn)電路的小規(guī)模化的優(yōu)點(diǎn)。MOS晶體管20具有由多晶硅等形成為柵格狀的柵電極22。具體地，柵電極22結(jié) 構(gòu)為具有空出規(guī)定的第一間隔a向第一個(gè)方向延伸的多個(gè)行，和空出規(guī)定的第二間隔b(> a)向與第一個(gè)方向正交的第二方向延伸的多個(gè)行。被柵電極22包圍的多個(gè)擴(kuò)散區(qū)具有同 一長(zhǎng)方形的形狀，構(gòu)成源區(qū)23或漏區(qū)M。源區(qū)23及漏區(qū)M夾持柵電極22彼此相鄰地配 置。如果著眼于某一個(gè)源區(qū)23，則在夾持劃分此區(qū)域的柵電極22在四個(gè)方向(前后左右) 相鄰的區(qū)域中，配置漏區(qū)對(duì)。同樣地，如果著眼于某一個(gè)漏區(qū)對(duì)，則在夾持劃分此區(qū)域的柵 電極22相鄰的四個(gè)方向的區(qū)域中，配置源區(qū)23。即，源區(qū)23及漏區(qū)M在基板上被配置為 方格形狀，源區(qū)23及漏區(qū)M分別在斜方向上連續(xù)。在源區(qū)23及漏區(qū)M中，分別形成用于 與第一金屬層的金屬布線(xiàn)連接的源極用接觸點(diǎn)25及漏極用接觸點(diǎn)26。圖5示出構(gòu)成源區(qū)23或漏區(qū)M的擴(kuò)散區(qū)的平面結(jié)構(gòu)。在本實(shí)施方式的MOS晶體 管20中，擴(kuò)散區(qū)被形成為長(zhǎng)方形狀。優(yōu)選長(zhǎng)邊長(zhǎng)度為b、短邊長(zhǎng)度為a時(shí)的長(zhǎng)寬比(b/a)為 1. 2以上。優(yōu)選將短邊長(zhǎng)度a設(shè)定為實(shí)質(zhì)上與在使MOS晶體管20的細(xì)密度最高時(shí)可實(shí)現(xiàn)的 擴(kuò)散區(qū)的一邊長(zhǎng)度相等。源區(qū)23及漏區(qū)M分別被形成為在第一金屬層的金屬布線(xiàn)的長(zhǎng)度 方向上具有長(zhǎng)邊。圖6示出MOS晶體管20的第一金屬層中的金屬布線(xiàn)的示意性配置的一例。圖7表 示由A-A截取圖6的MOS晶體管20的一部分剖面。首先，參照?qǐng)D7說(shuō)明MOS晶體管20的 結(jié)構(gòu)。在P型硅基板31的表面上形成背柵擴(kuò)散層32。在背柵擴(kuò)散層32的表層部，交替 重復(fù)形成源區(qū)23及漏區(qū)M。在源區(qū)23及漏區(qū)M之間的溝道區(qū)上，隔著柵氧化膜33形成 柵電極22。在第一金屬層40中形成源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀，源區(qū)23及 漏區(qū)M分別通過(guò)源極用接觸點(diǎn)25及漏極用接觸點(diǎn)沈連接在源極用金屬布線(xiàn)27及漏極用 金屬布線(xiàn)觀上。再有，省略柵電極22和第一金屬層40之間的層間絕緣膜等的圖示。參照?qǐng)D6，沿柵電極22的柵格的一個(gè)方向配置源極用金屬布線(xiàn)27及漏極用金屬布 線(xiàn)觀，將它們分別連接在多個(gè)源極用接觸點(diǎn)25及漏極用接觸點(diǎn)沈上。通過(guò)沿柵電極22的柵格的一個(gè)方向配置源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀，就能使MOS晶體管20內(nèi)的 多個(gè)金屬布線(xiàn)的長(zhǎng)度實(shí)質(zhì)上相等，如果與多個(gè)金屬布線(xiàn)的長(zhǎng)度不同的情形相比，則能使MOS 晶體管20內(nèi)的金屬布線(xiàn)的寄生電阻分布固定。再有，在俯視圖中，雖然在位于上側(cè)和下側(cè) 的漏極用接觸點(diǎn)26上未連接漏極用金屬布線(xiàn)觀，但在實(shí)際中，相對(duì)于它們也可以連接漏極 用金屬布線(xiàn)28。源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀在其長(zhǎng)度方向上被形成為鋸齒形狀，分 別連接在源極用接觸點(diǎn)25及漏極用接觸點(diǎn)沈上。源極用金屬布線(xiàn)27，被配置在向其長(zhǎng)度 方向延伸的1個(gè)柵行的上方，與形成在位于此柵行的兩側(cè)的源區(qū)23上的源極用接觸點(diǎn)25 連接。如此，通過(guò)將源極用金屬布線(xiàn)27形成為鋸齒形狀，就能有效地連接夾持1個(gè)柵行鋸 齒狀地配置的源極用接觸點(diǎn)25。同樣地，漏極用金屬布線(xiàn)觀被配置在向其長(zhǎng)度方向延伸的1個(gè)柵行的上方，與形 成在位于此柵行的兩側(cè)的漏區(qū)M上的漏極用接觸點(diǎn)沈連接。如此，通過(guò)將漏極用金屬布 線(xiàn)觀形成為鋸齒形狀，就能有效地連接夾持1個(gè)柵行鋸齒狀地配置的漏極用接觸點(diǎn)26。具體地，在第一金屬層40中，源極用金屬布線(xiàn)27重疊配置在向其長(zhǎng)度方向延伸的 柵行上。通過(guò)重疊配置源金屬布線(xiàn)27以覆蓋向一個(gè)方向延伸的柵電極22，就能提高源極用 金屬布線(xiàn)27的覆蓋度，減小寄生電阻。多個(gè)源極用金屬布線(xiàn)27在隔著層間絕緣膜形成在 第一金屬層40的上方的第二金屬層中，被連接到共同的源電極上。此外，在第一金屬層40 中，漏極用金屬布線(xiàn)觀重疊配置在向其長(zhǎng)度方向延伸的柵行上。通過(guò)重疊配置漏極用金屬 布線(xiàn)觀以覆蓋向一個(gè)方向延伸的柵電極22，就能提高漏極用金屬布線(xiàn)觀的覆蓋度，減小寄 生電阻。多個(gè)漏極用金屬布線(xiàn)觀在隔著層間絕緣膜形成在第一金屬層40的上方的第二金 屬層中，被連接到共同的漏電極上。源極用金屬布線(xiàn)27在其長(zhǎng)度方向中具有相同的寬度(正交于長(zhǎng)度方向的方向的 長(zhǎng)度)。如果與圖2所示的源極用金屬布線(xiàn)7比較，由于以均一的寬度形成源極用金屬布線(xiàn) 27，所以能減小寄生電阻。同樣地，漏極用金屬布線(xiàn)觀也在其長(zhǎng)度方向中具有相同的寬度。 如果與圖2所示的漏極用金屬布線(xiàn)觀比較，由于以均一的寬度形成漏極用金屬布線(xiàn)觀，所 以能減小寄生電阻。源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀也可以具有同一形狀，兩者 都可以以相等的寬度形成。此外，優(yōu)選源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀在整個(gè)長(zhǎng)度方向上彼此空出 規(guī)定的間隔進(jìn)行配置。優(yōu)選源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀在長(zhǎng)度方向中維持規(guī) 定的間隔，以盡可能粗的寬度形成。由此，能進(jìn)一步降低布線(xiàn)的寄生電阻。在圖6中，示出了具有總數(shù)36的擴(kuò)散區(qū)的MOS晶體管20的結(jié)構(gòu)。MOS晶體管20 的源區(qū)23及漏區(qū)M在第二金屬層中分別被短路。再有，以柵格狀晶體管即MOS晶體管20 為單元進(jìn)行多個(gè)組合，也能形成1個(gè)晶體管。如果將規(guī)定的規(guī)模的MOS晶體管20作為1個(gè) 晶體管單元進(jìn)行模塊化，則通過(guò)二維地組合多個(gè)晶體管單元，就能縮短布線(xiàn)等，可實(shí)現(xiàn)晶體 管的低容量化。此情況下，如上所述，在1個(gè)晶體管單元(例如MOS晶體管20)中，多個(gè)源區(qū)23及 漏區(qū)M分別由形成在第二金屬層中的共同的源電極及漏電極連接。在由多個(gè)晶體管單元 形成1個(gè)晶體管的情況下，或在第二金屬層中連接各晶體管單元的源電極及漏電極，或在 形成在第二金屬層的上方的第三金屬層中連接第二金屬層中的各晶體管單元的源電極及
6漏電極。通過(guò)采取這樣的結(jié)構(gòu)，就能由多個(gè)晶體管單元形成1個(gè)MOS晶體管。圖8是VBUS-SW14的電路圖。VBUS-SW14由晶體管TRl及晶體管TR2構(gòu)成，兩者的 漏極相互連接。晶體管TRl及晶體管TR2分別由多個(gè)晶體管單元構(gòu)成。圖9 (a)示出配置20個(gè)晶體管單元100 119時(shí)的第一金屬層的示意性平面結(jié)構(gòu)。 在此例中，晶體管TRl由10個(gè)晶體管單元100、101、102、103、104、105、106、107、108、109構(gòu) 成。此外，晶體管 TR2 由 10 個(gè)晶體管單元 110、111、112、113、114、115、116、117、118、119 構(gòu) 成。如圖所示，在第一金屬層中，構(gòu)成晶體管TRl的晶體管單元的布線(xiàn)長(zhǎng)度方向和構(gòu)成晶體 管TR2的晶體管單元的布線(xiàn)長(zhǎng)度方向正交。圖9(b)示出第二金屬層的示意性平面結(jié)構(gòu)。在第二金屬層中，晶體管單元100 119的漏極用金屬布線(xiàn)共同連接在漏電極130上。構(gòu)成晶體管TRl的晶體管單元100 109的源極用金屬布線(xiàn)連接在源電極120、 121、122、123上。具體地，晶體管單元100 103的源極用金屬布線(xiàn)連接在源電極120上， 晶體管單元104 106的源極用金屬布線(xiàn)連接在源電極121上，晶體管單元107 108的 源極用金屬布線(xiàn)連接在源電極122上，晶體管單元109的源極用金屬布線(xiàn)連接在源電極123 上。構(gòu)成晶體管TR2的晶體管單元110 119的源極用金屬布線(xiàn)連接在源電極124、 125、126、127上。具體地，晶體管單元110 113的源極用金屬布線(xiàn)連接在源電極124上， 晶體管單元114 116的源極用金屬布線(xiàn)連接在源電極125上，晶體管單元117 118的 源極用金屬布線(xiàn)連接在源電極126上，晶體管單元119的源極用金屬布線(xiàn)連接在源電極127 上。圖10示出第三金屬層的示意性平面結(jié)構(gòu)。用一點(diǎn)劃線(xiàn)劃分的區(qū)域呈現(xiàn)VBUS-SW14 的芯片形狀。在VBUS0UT上連接源電極120 123，在VBUS上連接源電極124 127。此 外，在VBUSMID上連接漏電極130。通過(guò)在芯片的角部配置作為向VBUS-SW14輸入的VBUS、 作為輸出的VBUS0UT，就能降低輸入輸出中的布線(xiàn)電阻。如上所述，通過(guò)二維地組合、連接多個(gè)晶體管單元100 119來(lái)構(gòu)成VBUS-SW14。 具體地，階梯狀地連接10個(gè)晶體管單元100 109構(gòu)成晶體管TR1，階梯狀地連接10個(gè)晶 體管單元110 119構(gòu)成晶體管TR2，通過(guò)結(jié)合階梯部分，構(gòu)成1個(gè)晶體管開(kāi)關(guān)。另一方面，例如串聯(lián)(一列)地一維地排列晶體管單元100 119也能構(gòu)成 VBUS-SW14。此情況下，第二金屬層中的電極變長(zhǎng)。為此，與二維地組合晶體管單元100 119的情形相比，1維連接時(shí)的寄生電容增大。因此，如上所述，通過(guò)二維地配置晶體管單元 100 119就能構(gòu)成降低了寄生電阻的VBUS-SW14。下面，說(shuō)明進(jìn)一步實(shí)現(xiàn)開(kāi)關(guān)電路10中的共同輸入輸出部15的低容量化的結(jié)構(gòu)。由于開(kāi)關(guān)電路10通過(guò)高頻USB信號(hào)，所以共同輸入輸出部15的寄生電容越低越 好。但是，由于在共同輸入輸出部15連接多個(gè)開(kāi)關(guān)，所以各開(kāi)關(guān)中的電容成為共同輸入輸 出部15的低容量化的障礙。特別地，AUDI0-SW12的寄生電容變大，通過(guò)降低其，就能大幅 度地降低共同輸入輸出部15的寄生電容。圖11示出AUDI0-SW12的電路圖。AUDI0-SW12具備在從端子16向共同輸入輸出 部15輸出聲音時(shí)導(dǎo)通的晶體管TR3。在現(xiàn)有的AUDIO-SW中，所有的電路元件可構(gòu)成用最大的內(nèi)部電源電壓intVCC來(lái)工作。特別地，在與外部設(shè)備進(jìn)行USB連接時(shí)提供VBUS作為內(nèi)部電源電壓intVCC、未進(jìn)行 USB連接時(shí)提供電池電壓作為內(nèi)部電源電壓intVCC的電子設(shè)備中，必須利用可承受最大的 內(nèi)部電源電壓intVCC的供給的電路元件。如果VBUS(5V)為最大的內(nèi)部電源電壓intVCC， 則電路元件可使用5V耐壓用的電路元件?；谶@樣的情況，在現(xiàn)有的AUDIO-SW中，在晶體 管TR3中使用5V耐壓用晶體管，因此，存在共同輸入輸出部15的寄生電容變大這樣的問(wèn) 題。因此，在本實(shí)施方式的AUDI0-SW12中，作為晶體管TR3使用比最大的內(nèi)部電源電 壓intVCC(5V)更低的耐壓用晶體管。例如，晶體管TR3使用3V耐壓用晶體管。另一方面， 在用于向晶體管TR3提供電壓的電路元件、具體地晶體管TR4、TR5、和構(gòu)成柵極控制電路18 及基板電壓控制電路19的晶體管中，使用5V耐壓用的晶體管。通過(guò)設(shè)置晶體管TR5，使晶 體管TR3的柵電壓一直下降到3V以下。如此，通過(guò)形成使晶體管TR3的柵電壓下降的電路 元件，就能用柵氧化膜薄的低耐壓用晶體管構(gòu)成晶體管TR3，能實(shí)現(xiàn)共同輸入輸出部15的 低容量化。在上文中，根據(jù)實(shí)施例說(shuō)明了本發(fā)明。此實(shí)施例是例示，本領(lǐng)域的技術(shù)人員應(yīng)該可 以理解在這些各構(gòu)成要素和各處理工藝的組合中可進(jìn)行各種變化例，此外，這些變化例也 處于本發(fā)明的范圍內(nèi)。圖12示出實(shí)施方式的半導(dǎo)體器件的示意性平面結(jié)構(gòu)的變化例。與圖4比較，圖12 所示的MOS晶體管20，源區(qū)23及漏區(qū)M分別具有多個(gè)源極用接觸點(diǎn)25及漏極用接觸點(diǎn) 26。構(gòu)成柵電極22使其具有空出規(guī)定的第一間隔a向第一個(gè)方向延伸的多個(gè)行、和空出規(guī) 定的第二間隔c( > b)向與第一個(gè)方向正交的第二方向延伸的多個(gè)行。通過(guò)在1個(gè)源區(qū)23及漏區(qū)M中形成多個(gè)源極用接觸點(diǎn)25及漏極用接觸點(diǎn)沈，就 能降低各個(gè)的接觸點(diǎn)電阻。再有，在圖12所示的例子中，雖然相對(duì)1個(gè)擴(kuò)散區(qū)形成2個(gè)接 觸點(diǎn)，但不限于2個(gè)，也可以是3個(gè)，還可以是4個(gè)以上。圖13示出圖12所示的MOS晶體管20的第一金屬層中的金屬布線(xiàn)的示意性配置 的變化例。沿柵電極22的柵格的一個(gè)方向配置源極用金屬布線(xiàn)27及漏極用金屬布線(xiàn)觀， 將它們分別連接在多個(gè)源極用接觸點(diǎn)25及漏極用接觸點(diǎn)沈上。在圖12所示的MOS晶體 管20中，雖然在1個(gè)擴(kuò)散區(qū)形成多個(gè)接觸點(diǎn)，但優(yōu)選將此接觸點(diǎn)沿金屬布線(xiàn)延伸的方向配 置在擴(kuò)散區(qū)內(nèi)。通過(guò)如此配置接觸點(diǎn)，不會(huì)增加寄生電容，也能將金屬布線(xiàn)有效地連接在接 觸點(diǎn)上。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有晶體管，該晶體管包括形成為柵格狀的柵電 極，被上述柵電極包圍的源區(qū)及漏區(qū)，及沿上述柵電極的柵格的一個(gè)方向配置且通過(guò)接觸 點(diǎn)與上述源區(qū)及上述漏區(qū)連接的金屬布線(xiàn)；上述源區(qū)及上述漏區(qū)夾持上述柵電極相鄰地配 置；上述源區(qū)及上述漏區(qū)分別被形成為在上述金屬布線(xiàn)的長(zhǎng)度方向上具有長(zhǎng)邊的長(zhǎng)方形狀。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，形成有與在上述源區(qū)形成的源極用接觸點(diǎn)連接的源極用金屬布線(xiàn)，和與在上述漏區(qū)形 成的漏極用接觸點(diǎn)連接的漏極用金屬布線(xiàn)；上述源極用金屬布線(xiàn)及上述漏極用金屬布線(xiàn)在其長(zhǎng)度方向上被形成為鋸齒形狀，分別 與上述源極用接觸點(diǎn)及上述漏極用接觸點(diǎn)連接。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，上述源極用金屬布線(xiàn)及上述漏極用金屬布線(xiàn)分別重疊、配置在向其長(zhǎng)度方向延伸的上 述柵電極上。
4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體器件，其特征在于，上述源極用金屬布線(xiàn)在其長(zhǎng)度方向上具有相同的寬度，上述漏極用金屬布線(xiàn)在其長(zhǎng)度 方向上具有相同的寬度。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，可實(shí)現(xiàn)電子電路的小型化。MOS晶體管(20)具有形成為柵格狀的柵電極(22)，被柵電極(22)包圍的源區(qū)(23)及漏區(qū)(24)，沿柵電極(22)的柵格的一個(gè)方向配置且通過(guò)接觸點(diǎn)連接源區(qū)(23)及漏區(qū)(24)的源極用金屬布線(xiàn)(27)及漏極用金屬布線(xiàn)(28)。源區(qū)(23)及漏區(qū)(24)分別被形成為在各金屬布線(xiàn)的長(zhǎng)度方向上具有長(zhǎng)邊的長(zhǎng)方形狀。源極用金屬布線(xiàn)(27)及漏極用金屬布線(xiàn)(28)在其長(zhǎng)度方向上被形成為鋸齒形狀，分別與源極用接觸點(diǎn)(25)及漏極用接觸點(diǎn)(26)連接。
文檔編號(hào)H01L23/52GK102142425SQ201010623058
公開(kāi)日2011年8月3日 申請(qǐng)日期2010年12月31日 優(yōu)先權(quán)日2010年1月29日
發(fā)明者上田佳孝, 和田淳, 小林重人, 山田光一 申請(qǐng)人:三洋半導(dǎo)體株式會(huì)社, 三洋電機(jī)株式會(huì)社