專利名稱：晶體管及其制造方法
技術(shù)領(lǐng)域：
示例實(shí)施例涉及晶體管及其制造方法。更具體地講，示例實(shí)施例涉及表現(xiàn)出高性能的高度集成的互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q晶體管及其制造方法。
背景技術(shù)：
對形成具有高性能的高度集成的晶體管已經(jīng)開展了各種研究。例如，已經(jīng)研究了將應(yīng)力施加到晶體管溝道區(qū)域上的應(yīng)力控制工藝。此外，也已經(jīng)廣泛開展了對形成晶體管的柵極絕緣層和柵電極的各種材料的研究。已經(jīng)使用具有高介電性的材料代替氧化硅層來形成柵極絕緣層，并且金屬化合物已經(jīng)取代多晶硅來形成柵電極。此外，也已經(jīng)研究了用于形成晶體管的基板的替代材料。然而，由于形成在一個(gè)基板上的η型金屬氧化物半導(dǎo)體(NMOQ晶體管和P型金屬氧化物半導(dǎo)體(PMOS)晶體管可具有不同的電特性，所以通過相同的制造工藝形成NMOS晶體管和PMOS晶體管的工作會是不容易的。此外，用來形成NMOS和PMOS晶體管的每個(gè)元件的每種材料的物理特性可以是不同的，并且構(gòu)成所述元件的材料的物理特性會具有折衷關(guān)系(trade-offrelationship)。因此，會通過復(fù)雜的制造工藝來形成最優(yōu)的NMOS晶體管和 PMOS晶體管。

發(fā)明內(nèi)容
示例實(shí)施例提供了表現(xiàn)出高性能并具有良好特性的MOS晶體管。示例實(shí)施例提供了在此描述的MOS晶體管的制造方法。根據(jù)示例實(shí)施例，提供了一種晶體管。在一些實(shí)施例中，晶體管可包括硅鍺溝道層，形成在單晶硅基板的一部分上并在硅鍺溝道層的內(nèi)部或上表面部分包括Si-H鍵和/或 Ge-H鍵；PMOS晶體管，設(shè)置在硅鍺溝道層上；氮化硅層，設(shè)置在單晶硅基板、硅鍺溝道層和 PMOS晶體管的表面部分上，氮化硅層能夠施加拉應(yīng)力。一些實(shí)施例可在單晶硅基板上包括NMOS晶體管。NMOS晶體管可包括包括第一柵極氧化物層圖案、第一導(dǎo)電層圖案和第一多晶硅層圖案的第一柵極結(jié)構(gòu)和形成在單晶硅基板中及第一柵極結(jié)構(gòu)兩側(cè)的η型雜質(zhì)的第一雜質(zhì)摻雜區(qū)域。在一些實(shí)施例中，PMOS晶體管包括設(shè)置在硅鍺溝道層上并包括第二柵極氧化物層圖案、第二導(dǎo)電層圖案和第二多晶硅層圖案的第二柵極結(jié)構(gòu)和形成在硅鍺溝道層中及第二柵極結(jié)構(gòu)兩側(cè)的P型雜質(zhì)的第二雜質(zhì)摻雜區(qū)域。在此公開的一些實(shí)施例包括制造晶體管的方法。這樣的方法可包括以下步驟在單晶硅基板的一部分上形成硅鍺溝道層；形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。第一柵極結(jié)構(gòu)可包括在單晶硅基板上的第一柵極氧化物層圖案、第一導(dǎo)電層圖案和第一多晶硅層圖案，第二柵極結(jié)構(gòu)可包括在硅鍺溝道層上的第二柵極氧化物層圖案、第二導(dǎo)電層圖案和第二多晶硅層圖案。方法可包括以下步驟通過將η型雜質(zhì)摻雜到第一柵極結(jié)構(gòu)兩側(cè)的單晶硅基板中來形成第一雜質(zhì)區(qū)域；通過將P型雜質(zhì)摻雜到第二柵極結(jié)構(gòu)兩側(cè)的硅鍺溝道層中來形成第二雜質(zhì)區(qū)域；在單晶硅基板、硅鍺溝道層以及第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的表面上形成氮化硅層。在一些實(shí)施例中，通過沉積氣體氮化硅層能夠去除硅鍺溝道層的內(nèi)部和/或表面部分的懸空鍵，沉積氣體包括反應(yīng)氣體、氣氛氣體和氫氣，并且氮化硅層能夠施加拉應(yīng)力。一些實(shí)施例提供了如下情形反應(yīng)氣體包括SiH4*NH3，氣氛氣體包括選自于由氮?dú)?、氬氣和氦氣組成的組中的至少一種氣體。在一些實(shí)施例中，以反應(yīng)氣體的總流入體積的大約5%至大約700%引入氫氣。一些實(shí)施例提供了如下情形單晶硅基板和硅鍺溝道層具有相同的溝道方向。在一些實(shí)施例中，在形成硅鍺溝道層的過程中，原子百分比為大約10%至大約60%的鍺包括在硅鍺溝道層中。一些實(shí)施例提供了如下情形包括在第一柵極結(jié)構(gòu)中的第一導(dǎo)電層圖案和包括在第二柵極結(jié)構(gòu)中的第二導(dǎo)電層圖案包括相同的金屬材料。在一些實(shí)施例中，第一導(dǎo)電層圖案和第二導(dǎo)電圖案包括不同的逸出功。一些實(shí)施例提供了形成第一柵極結(jié)構(gòu)的步驟，其包括在單晶硅基板上形成包括具有高介電性的金屬氧化物的第一柵極氧化物層和包括金屬的第一導(dǎo)電層；在第一導(dǎo)電層的上表面上形成第一薄膜用于控制閾值電壓；在第一薄膜上形成第一多晶硅層和第一硬掩模圖案；將第一多晶硅層、第一導(dǎo)電層和第一柵極氧化物層圖案化，以形成第一柵極結(jié)構(gòu)， 形成第二柵極結(jié)構(gòu)的步驟包括在硅鍺溝道層上形成包括具有高介電性的金屬氧化物的第二柵極氧化物層和包括金屬的第二導(dǎo)電層；在第二導(dǎo)電層的上表面上形成第二薄膜用于控制閾值電壓；在第二薄膜上形成第二多晶硅層和第二硬掩模圖案。可將第二多晶硅層、第二導(dǎo)電層和第二柵極氧化物層圖案化，以形成第二柵極結(jié)構(gòu)。一些實(shí)施例包括在第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)中的每個(gè)柵極結(jié)構(gòu)的側(cè)壁上形成分隔件；形成與第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域以及第一多晶硅層圖案和第二多晶硅層圖案的上表面接觸的金屬硅化物圖案。在一些實(shí)施例中，第一柵極氧化物層圖案和第二柵極氧化物層圖案均包括選自于由Hf02、A1203、ZrO2, Y2O3> La2O3> Ta2O3和TW2組成的組的至少一種，并且第一導(dǎo)電層圖案和第二導(dǎo)電層圖案均包括鈦。在此公開的一些實(shí)施例包括制造晶體管的方法。這樣的方法可包括以下步驟在單晶硅基板的一部分上形成硅鍺溝道層；在硅鍺溝道層上形成PMOS晶體管；形成氮化硅層，氮化硅層能夠?qū)铱真I從硅鍺溝道層的內(nèi)部和/或表面部分去除并施加拉應(yīng)力，使用包括反應(yīng)氣體、氣氛氣體和氫氣的沉積氣體在單晶硅基板、硅鍺溝道層和PMOS晶體管的表面上形成氮化硅層。在一些實(shí)施例中，以反應(yīng)氣體的總流入體積的大約5%至大約700%引入氫氣。一些實(shí)施例提供了如下情形反應(yīng)氣體包括SiH4和NH3,氣氛氣體包括選自于由氮?dú)?、氬氣和氦氣組成的組的至少一種氣體。在一些實(shí)施例中，形成硅鍺溝道層的步驟包括形成選擇性地暴露單晶硅基板中的PMOS區(qū)域的掩模圖案；執(zhí)行選擇性的外延生長工藝，以在暴露的單晶硅基板上形成硅鍺溝道層。在一些實(shí)施例中，單晶硅基板和硅鍺溝道層具有相同的溝道方向。
一些實(shí)施例公開了形成PMOS晶體管的步驟，其包括在硅鍺溝道層上形成包括具有高介電性的金屬氧化物的柵極氧化物層、包括金屬的導(dǎo)電層、多晶硅層和硬掩模圖案；蝕刻多晶硅層、導(dǎo)電層和柵極氧化物層，以形成包括柵極氧化物層圖案、導(dǎo)電層圖案和多晶硅層圖案的柵極結(jié)構(gòu)；將P型雜質(zhì)摻雜到柵極結(jié)構(gòu)兩側(cè)的硅鍺溝道層中，以形成雜質(zhì)摻雜的區(qū)域。一些實(shí)施例包括形成與雜質(zhì)摻雜的區(qū)域和多晶硅層圖案的上表面接觸的金屬硅化物圖案。在一些實(shí)施例中，方法可包括使用單晶硅基板作為溝道而在單晶硅基板上形成 NMOS晶體管。一些實(shí)施例提供了如下情形在形成硅鍺溝道層的過程中，原子百分比為大約10%至大約60%的鍺包括在硅鍺溝道層中。根據(jù)示例實(shí)施例，CMOS晶體管可包括具有硅溝道的NMOS晶體管和具有硅鍺溝道的PMOS晶體管。對于NMOS晶體管，可將拉應(yīng)力施加到硅溝道，所以可提高電子遷移率以表現(xiàn)良好的操作特性。此外，對于PMOS晶體管，可減少被設(shè)置為溝道的硅鍺層的界面處的懸空鍵的數(shù)量，以限制懸空鍵引起的空穴的散射。因此，PMOS晶體管也可表現(xiàn)出良好的操作特性。盡管沒有相關(guān)的具體描述，但是要注意的是，根據(jù)一個(gè)實(shí)施例描述的本發(fā)明的多個(gè)方面可合并在不同的實(shí)施例中。也就是說，可按任意方式和/或組合將所有實(shí)施例和/ 或任一實(shí)施例的多個(gè)特征組合。在下面闡明的說明書中詳細(xì)解釋了本發(fā)明的這些和其他目的和/或方面。


通過下面結(jié)合附圖的詳細(xì)描述，示例實(shí)施例將更加清楚地被理解。圖1至圖19表示在此描述的示例實(shí)施例。圖1是示出根據(jù)在此描述的一些實(shí)施例的PMOS晶體管的剖視圖。圖2至圖4是用于解釋圖1中的PMOS晶體管的制造方法的剖視圖。圖5是示出根據(jù)在此描述的一些實(shí)施例的CMOS晶體管的剖視圖。圖6至圖11是用于解釋圖5中的CMOS晶體管的制造方法的剖視圖。圖12示出了包括懸空鍵(dangling bond)的硅鍺溝道層的晶格結(jié)構(gòu)。圖13示出了根據(jù)在此描述的一些實(shí)施例的硅鍺溝道層的晶格結(jié)構(gòu)。圖14是樣品和比較樣品中氮化硅層的FT4R譜。圖15示出了樣品和比較樣品中硅鍺溝道層的等離子體損傷監(jiān)測電壓。圖16示出了樣品和比較樣品中硅鍺溝道層的界面陷阱密度。圖17是根據(jù)在此描述的一些實(shí)施例的CMOS反相器的平面圖。圖18是沿圖17中的線1-1’切割的剖視圖。圖19是用于解釋圖17和圖18中的CMOS反相器的制造方法的剖視圖。
具體實(shí)施例方式在下文中將參照附圖更充分地描述各種示例實(shí)施例，在附圖中示出了一些示例實(shí)施例。然而，本發(fā)明構(gòu)思可以用許多不同的形式來實(shí)施，且不應(yīng)該解釋為局限于在這里所提出的示例實(shí)施例。相反，提供這些示例實(shí)施例使得本說明書將是徹底的和完整的，并將把本發(fā)明構(gòu)思的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為了清晰起見，會夸大層和區(qū)域的尺寸和相對尺寸。將理解的是，當(dāng)元件或?qū)颖环Q作“在”另一元件或?qū)印吧稀?、“連接到”或“結(jié)合到”另一元件或?qū)訒r(shí)，該元件或?qū)涌梢灾苯釉诹硪辉驅(qū)由希苯舆B接到或結(jié)合到另一元件或?qū)?，或者可以存在中間元件或中間層。相反，當(dāng)元件被稱作“直接在”另一元件或?qū)印吧稀薄?“直接連接到”或“直接結(jié)合到”另一元件或?qū)訒r(shí)，不存在中間元件或中間層。相同的標(biāo)號始終表示相同的元件。如在這里使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任意組合和所有組合。將理解的是，雖然術(shù)語“第一”、“第二”、“第三”等在這里可以用來描述各種元件、 組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語的限制。這些術(shù)語僅用來將一個(gè)元件、組件、區(qū)域、層或者部分與另一區(qū)域、層或者部分區(qū)別開來。因此，在不脫離本發(fā)明構(gòu)思的教導(dǎo)的情況下，在下面討論的第一元件、組件、區(qū)域、層或者部分可被稱為第二元件、組件、區(qū)域、層或者部分。為了便于描述，在這里可使用空間相對術(shù)語，如“在...之下”、“在...下方”、“下面的” “在...上方”、“上面的”等，用來描述如在圖中所示的一個(gè)元件或特征與其他元件或特征的關(guān)系。將理解的是，空間相對術(shù)語意在包含除了在附圖中描述的方位之外的裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉(zhuǎn)，則描述為“在”其他元件或特征“下方”或“之下”的元件隨后將被定位為“在”其他元件或特征“上方”。因而，示例性術(shù)語“在...下方”可包括“在...上方”和“在...下方”兩種方位。所述裝置可被另外定位 (旋轉(zhuǎn)90度或者在其他方位)，并對在這里使用的空間相對描述符做出相應(yīng)的解釋。這里使用的術(shù)語僅為了描述具體示例實(shí)施例的目的，而不意圖限制本發(fā)明構(gòu)思。 如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，說明存在所述特征、整體、步驟、 操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、 組件和/或它們的組。在此參照作為理想示例實(shí)施例(和中間結(jié)構(gòu))的示意圖的剖視圖來描述示例實(shí)施例。這樣，預(yù)計(jì)會出現(xiàn)例如由制造技術(shù)和/或公差引起的圖示的形狀的變化。因此，示例實(shí)施例不應(yīng)該被解釋為局限于在此示出的區(qū)域的具體形狀，而將包括例如由制造導(dǎo)致的形狀偏差。在圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀并不意圖示出裝置的區(qū)域的實(shí)際形狀，也不意圖限制本發(fā)明構(gòu)思的范圍。除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。還將理解的是，除非這里明確如此定義，否則術(shù)語(諸如在通用字典中定義的術(shù)語)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的環(huán)境中它們的意思一致的意思，而將不以理想的或者過于僵化的含義來解釋它們。在下文中，將詳細(xì)解釋晶體管和制造晶體管的方法的示例實(shí)施例?，F(xiàn)在參照圖1，圖1是根據(jù)在此描述的一些實(shí)施例的PMOS晶體管的剖視圖?？商峁┗?0。在基板10的上表面上，硅鍺層12可沿諸如面100的溝道方向的第一溝道方向形成。硅鍺層12可具有大約50入至大約300 A的厚度。一些實(shí)施例可提供如下情形硅鍺層12可具有大約10%至大約60%的量的鍺，并且在一些實(shí)施例中，可包括大約10%至30%的鍺。一些實(shí)施例提供了如下情形PM0S晶體管可包括溝道，該溝道可形成在硅鍺層 12的上表面的下面。在本實(shí)施例及本說明書其他部分提到的鍺的百分比是指原子百分比。氫可包括在硅鍺層12中以及柵極氧化物層圖案1 和硅鍺層12的界面處。也就是說，Si-H和/或Ge-H鍵可包括在硅鍺層12中和硅鍺層12上?？赏ㄟ^將硅或鍺的懸空鍵與氫結(jié)合來獲得Si-H鍵和/或Ge-H鍵。可在硅鍺層12上設(shè)置使用具有高介電性的金屬氧化物而形成的柵極氧化物層圖案14a。在這種情況下，金屬氧化物的高介電性可表現(xiàn)出高于氮化硅的介電性的值。可使用Hf02、A1203、ZrO2, Y2O3> La2O3> Ta2O3> TiO2和它們的混合物的至少一種和/或包括它們的至少兩層的一體結(jié)構(gòu)來形成柵極氧化物層圖案14a。可在柵極氧化物層圖案Ha上形成使用金屬材料或與金屬材料一起的非金屬材料而形成的柵電極16a。金屬材料或與金屬材料一起的非金屬材料可具有合適的逸出功，使得由其制造的晶體管可具有目標(biāo)閾值電壓。例如，金屬材料或與金屬材料一起的非金屬材料可包括鋁(Al)摻雜的氮化鈦、氮化鈦和/或鈦等。當(dāng)使用具有高介電性的金屬氧化物形成柵極氧化物層圖案14a時(shí)，可不使用多晶硅來形成與柵極氧化物層圖案Ha直接接觸的柵電極。當(dāng)使用金屬氧化物形成柵極氧化物層圖案1 并使用多晶硅形成柵電極時(shí)，與金屬氧化物接觸的多晶硅的費(fèi)米能級可以是不變的，而可固定到特定位置。也就是說，盡管可使用雜質(zhì)摻雜的多晶硅，但是費(fèi)米能級釘扎現(xiàn)象仍會產(chǎn)生。因此，可使用上述的金屬材料或與金屬材料一起的非金屬材料來形成與柵極氧化物層圖案Ha直接接觸的柵電極16a。可在柵電極16a上設(shè)置多晶硅圖案18a和金屬硅化物圖案Μ。此外，可在柵電極 16a、多晶硅圖案18a和金屬硅化物圖案M的側(cè)壁上形成分隔件20?？稍跂烹姌O16a的兩側(cè)和硅鍺層12的表面部分的下面形成ρ型雜質(zhì)摻雜的源極 /漏極22。可在多晶硅圖案18a和源極/漏極22上設(shè)置與多晶硅圖案18a和源極/漏極22 接觸的金屬硅化物圖案對。一些實(shí)施例提供了如下情形可將源極/漏極22形成為包括與分隔件20下面的部分中的硅鍺層12基本相似的高度?？稍诠桄N層12、分隔件20、柵電極16a、多晶硅圖案18a和金屬硅化物圖案M的上表面上并沿著硅鍺層12、分隔件20、柵電極16a、多晶硅圖案18a和金屬硅化物圖案M的上表面形成蝕刻停止層26。可使用氮化硅來形成蝕刻停止層26。如上所述，可在硅鍺層12上形成PMOS晶體管。因此，當(dāng)與形成在硅上的柵電極相比時(shí)，可使用具有低逸出功的金屬材料或與金屬材料一起的非金屬材料來形成PMOS晶體管的柵電極16a。此外，在硅鍺層12中和硅鍺層12上，可形成Si-H鍵和/或Ge-H鍵，以減少懸空鍵的數(shù)量并防止空穴的散射。因此，根據(jù)該示例實(shí)施例的PMOS晶體管可表現(xiàn)出良好的操作特性。圖2至圖4是用于解釋關(guān)于圖1中的上述PMOS晶體管的制造方法的剖視圖。參照圖2，可在單晶硅基板10上形成具有第一溝道方向的初級的硅鍺層11。在一些實(shí)施例中，可通過選擇性的外延生長工藝來形成初級的硅鍺層11。一些實(shí)施例提供了如下情形可將初級的硅鍺層11形成為大約50 A至大約300 A的厚度。在硅鍺層11中，可包括大約10%至大約60%的鍺，使得硅鍺層11中的硅鍺可具有單晶性。
可在初級的硅鍺層11上沉積具有高介電性的金屬氧化物，以形成柵極氧化物層 14。可在柵極氧化物層14上形成用于柵電極的金屬或與金屬一起的非金屬層16。然后，可在金屬或與金屬一起的非金屬層16上形成多晶硅層18。參照圖3，可在多晶硅層18上形成蝕刻掩模圖案?？墒褂梦g刻掩模圖案逐個(gè)將多晶硅層18、金屬或與金屬一起的非金屬層16和柵極氧化物層14蝕刻。可形成包括柵極氧化物層圖案14a、柵電極16a和初級的多晶硅圖案(未示出)的層疊結(jié)構(gòu)的初級的柵極結(jié)構(gòu)?？稍诔跫壍臇艠O結(jié)構(gòu)的兩個(gè)側(cè)壁上形成分隔件20。在一些實(shí)施例中，可摻雜ρ型雜質(zhì)，以在初級的硅鍺層11的表面中及初級的柵極結(jié)構(gòu)的兩側(cè)形成源極/漏極區(qū)域22。初級的多晶硅圖案的至少一部分和源極/漏極區(qū)域22的上表面可與金屬反應(yīng)，以形成多晶硅圖案18a和金屬硅化物圖案M。一些實(shí)施例提供了如下情形可去除蝕刻掩模圖案，可沿初級的硅鍺層11、分隔件20和多晶硅圖案18a的表面形成金屬層(未示出)。金屬層可與初級的硅鍺層11和多晶硅圖案18a的表面部分反應(yīng)，以形成金屬硅化物圖案24。參照圖4，可沿初級的硅鍺層11、分隔件20、柵電極16a、多晶硅圖案18a和金屬硅化物圖案M的上表面形成蝕刻停止層26。一些實(shí)施例提供了如下情形可使用氮化硅來形成蝕刻停止層26。用于形成氮化硅的沉積氣體可包括反應(yīng)氣體、氣氛氣體和/或氫氣。反應(yīng)氣體可包括硅源氣體和/或氮源氣體，例如硅烷(SiH4)和氨(NH3)等。氣氛氣體可控制室的壓力條件并可包括氮?dú)?、氬氣?或氦氣等。可以單獨(dú)使用這些氣體或者使用兩種或多于兩種的混合物?？商峁錃猓栽诔跫壍墓桄N層11的界面處或內(nèi)部與懸空鍵成鍵。關(guān)于此點(diǎn)， 可控制氫氣的流入量，以使初級的硅鍺層11的上表面或內(nèi)部的全部懸空鍵可與氫反應(yīng)。例如，氫氣可按反應(yīng)氣體的大約5%至大約700% (體積)和/或反應(yīng)氣體的大約50%至大約 200% (體積)流入。如上所述，在形成蝕刻停止層沈的過程中，可引入氫氣以從硅鍺層12的內(nèi)部和表面部分去除懸空鍵?，F(xiàn)在參照圖5，圖5是示出根據(jù)在此描述的一些實(shí)施例的CMOS晶體管的剖視圖。 可提供包括單晶硅的基板50。基板50可具有第一溝道方向。可將基板50的表面部分劃分為器件隔離區(qū)域和活性區(qū)域。還可將基板50劃分為 NMOS區(qū)域和PMOS區(qū)域。NMOS晶體管可形成在基板50的NMOS區(qū)域中，PMOS晶體管可形成在基板50的PMOS區(qū)域中。NMOS晶體管可包括使用具有高介電性的金屬氧化物而形成在NMOS區(qū)域中的基板 50的表面上的第一柵極氧化物層圖案60a?？墒褂脝尉Ч璨牧蟻硇纬蒒MOS晶體管的溝道層。第一柵極氧化物層圖案60a可包括HfO2, A1203、ZrO2, Y2O3> La203> Ta2O3> TiO2和/或它們的混合物的至少一層，或者可包括它們的一體結(jié)構(gòu)?？稍诘谝粬艠O氧化物層圖案60a上形成包括金屬材料或與金屬材料一起的非金屬材料的第一柵電極68a。可使用具有低逸出功的金屬材料或與金屬材料一起的非金屬材料來形成第一柵電極68a。例如，第一柵電極可包括低于大約4. ^V的逸出功。按這種方式，NMOS晶體管的閾值電壓可以在大約0. 2V至大約0. 7V。一些實(shí)施例提供了如下情形 可以使用摻雜有具有低逸出功的金屬材料的具有高于約4. 4eV的逸出功的金屬材料或非金屬材料。例如，可使用鑭(La)摻雜的氮化鈦和/或鑭(La)摻雜的鈦來形成第一柵電極。 氮化鈦具有大約4. 6eV的逸出功，鈦具有大約4. 33eV的逸出功。可在第一柵電極68a上設(shè)置第一多晶硅圖案72a?？稍诘谝欢嗑Ч鑸D案7 上設(shè)置金屬硅化物圖案80?？墒褂霉杌嚒⒐杌u、硅化鈷等形成金屬硅化物圖案80?？稍诰哂械谝粬艠O氧化物層圖案60a、第一柵電極68a、第一多晶硅圖案7 和/ 或金屬硅化物圖案80的一體結(jié)構(gòu)的第一柵極結(jié)構(gòu)的側(cè)壁部分上形成第一分隔件76a。可使用氮化硅來形成第一分隔件76a。如上所述，可使用具有高介電性的金屬氧化物來形成第一柵極氧化物層圖案60a。 因此，第一柵極氧化物層圖案60a的厚度可以足夠大，且可保持快的操作速度。此外，可減小NMOS晶體管的溝道長度。在基板的表面下面和第一柵極結(jié)構(gòu)的兩側(cè)，可形成用η型雜質(zhì)摻雜的第一雜質(zhì)區(qū)域90。可將第一雜質(zhì)區(qū)域90設(shè)置為NMOS晶體管的源極/漏極。可在第一雜質(zhì)區(qū)域90上設(shè)置金屬硅化物圖案80?？稍诨?0的表面上且沿著基板50的表面形成第一分隔件76a、第一柵極結(jié)構(gòu)、 氮化硅層82。在后面的蝕刻工藝中，可將氮化硅層82用作蝕刻停止層。由于氮化硅層82， 所以可在NMOS晶體管溝道的基板上施加拉應(yīng)力。一些實(shí)施例提供了如下情形氮化硅層82 可具有大約0. 5Ga的應(yīng)力，在一些實(shí)施例中則更大。由于氮化硅層82將拉應(yīng)力施加到基板的表面部分，所以可增大NMOS晶體管的電子遷移率。因此，NMOS晶體管可表現(xiàn)出良好的操作特性。可在PMOS區(qū)域中的基板50的表面上和硅鍺溝道層Ma上形成PMOS晶體管。硅鍺溝道層5 可具有第一溝道方向。當(dāng)硅鍺溝道層5 中包括大約10%或少于10%的鍺時(shí)， 會難以控制PMOS晶體管的閾值電壓。當(dāng)硅鍺溝道層Ma中包括大約60%或多于60%的鍺時(shí)，會不能維持硅鍺溝道層的單晶性且會降低PMOS晶體管的空穴遷移率。因此，一些實(shí)施例在硅鍺溝道層Ma中包括大約10%至大約60%的鍺和/或在層Ma中包括大約10%至大約30%的鍺。當(dāng)硅鍺溝道層5 的厚度小于大約50A時(shí)，該層可能不能用作溝道層。當(dāng)硅鍺溝道層Ma的厚度大于大約300人時(shí)，結(jié)晶缺陷會在該層中增加。一些實(shí)施例提供了如下情形 硅鍺溝道層5 可具有大約50A至大約300人的厚度。在一些實(shí)施例中，硅鍺溝道層可具有大約IOOA至大約150入的厚度。由于PMOS晶體管可具有不同于NMOS晶體管的閾值電壓的閾值電壓，所以對于 PMOS晶體管可采用不同于NMOS晶體管的溝道層的溝道層，使得PMOS晶體管可具有合適的閾值電壓。硅可具有大約1. 12eV的帶隙，鍺可具有大約0.66eV的帶隙。對于硅鍺，可通過調(diào)節(jié)包括在硅鍺層中的鍺的量來控制硅鍺層的帶隙，使得硅鍺可具有低于硅的帶隙的帶隙。當(dāng)將具有如此低的帶隙的硅鍺層5 用作溝道層時(shí)，可將具有相對低的逸出功的導(dǎo)電材料用作柵電極。在這種情況下，可獲得期望的閾值電壓。因此，一些實(shí)施例提供了如下情形可使用與用于NMOS晶體管中的第一柵電極的金屬材料或與金屬材料一起的非金屬材料相同的金屬材料或與金屬材料一起的非金屬材料來形成PMOS晶體管的柵電極?？尚纬赏ㄟ^使用具有高介電性的金屬氧化物而形成的第二柵極氧化物層圖案 60b?？赏ㄟ^使用與第一柵極氧化物層圖案相同的材料來形成第二柵極氧化物層圖案60b。
可在第二柵極氧化物層圖案60b上設(shè)置使用金屬材料或與金屬材料一起的非金屬材料而形成的第二柵電極70a。第二柵電極70a可包括與第一柵電極68a的金屬材料或與金屬材料一起的非金屬材料相同的金屬材料或與金屬材料一起的非金屬材料。一些實(shí)施例提供了如下情形摻雜到第二柵電極70a的金屬材料或非金屬材料中的金屬材料可與第一柵電極68a的金屬材料不同。例如，可使用鋁(Al)摻雜的氮化鈦形成第二柵電極70a。 在一些實(shí)施例中，可使用氮化鈦和/或鈦來形成第二柵電極70a?？稍诘诙烹姌O70a上形成第二多晶硅圖案72b?？稍诘诙嗑Ч鑸D案72b上形成金屬硅化物圖案80?？稍谕ㄟ^將第二柵極氧化物層圖案60b、第二柵電極70a、第二多晶硅圖案72b和 /或金屬硅化物圖案80 —體化而獲得的第二柵極結(jié)構(gòu)的側(cè)壁部分上形成第二分隔件76b。 一些實(shí)施例提供了如下情形可使用氮化硅來形成第二分隔件76b。可在硅鍺溝道層5 的表面部分下面和第二柵極結(jié)構(gòu)的兩側(cè)形成用ρ型雜質(zhì)摻雜的第二雜質(zhì)區(qū)域92。第二雜質(zhì)區(qū)域92可用作PMOS晶體管的源極/漏極?？稍诘诙s質(zhì)區(qū)域92上設(shè)置金屬硅化物圖案80。一些實(shí)施例提供了如下情形可將氫包括在硅鍺溝道層Ma中和硅鍺溝道層5 的表面處。懸空鍵可與硅鍺溝道層Ma的內(nèi)部和表面部分處的氫原子反應(yīng)，以在硅鍺溝道層Ma的內(nèi)部和表面部分處形成Si-H鍵和/或Ge-H鍵。由于氫原子，所以可以減少硅鍺溝道層Ma的內(nèi)部和表面部分處的懸空鍵位點(diǎn)的數(shù)量。關(guān)于此點(diǎn)，可防止由懸空鍵引起的空穴(S卩，PMOS晶體管的載流子)的散射?？稍诠桄N溝道層Ma、第二分隔件76b和第二柵極結(jié)構(gòu)的上表面部分上形成氮化硅層82。可使用與用于在NMOS晶體管中形成氮化硅層的材料相同的材料形成氮化硅層82。 還可通過氮化硅層82將拉應(yīng)力施加到硅鍺溝道層Ma?？赏ㄟ^施加拉應(yīng)力來降低PMOS晶體管的空穴的遷移率。為了防止因拉應(yīng)力引起的PMOS晶體管的性能劣化，可在具有第一溝道方向的基板上形成PMOS晶體管。在形成在基板上的硅鍺溝道層5 中，盡管可通過氮化硅層82施加拉應(yīng)力，但是PMOS的空穴遷移率可改變很少。由于可沿不同于PMOS晶體管的溝道方向的方向施加拉應(yīng)力，所以該結(jié)果可以是可獲得的。通常，盡管可使用具有第一溝道方向的基板，但是當(dāng)與沒有施加拉應(yīng)力的PMOS晶體管相比時(shí)，通過氮化硅層施加有拉應(yīng)力的PMOS晶體管的性能會稍微降低。與不包括氮化硅層且不接收拉應(yīng)力的PMOS晶體管的導(dǎo)通電流和截止電流的比值(Ion/Ioff)相比，包括通常形成的氮化硅且接收拉應(yīng)力的PMOS晶體管的導(dǎo)通電流和截止電流的比值(Ion/Ioff) 可降低至少大約5%。然而，根據(jù)一些實(shí)施例，通過Si-H鍵和/或Ge-H鍵的形成，懸空鍵可在硅鍺溝道層Ma的內(nèi)部和表面部分減少，所以可防止空穴的散射，如上所述。因此，可限制導(dǎo)通電流和截止電流的比值(Ion/Ioff)的降低。根據(jù)一些實(shí)施例的PMOS晶體管的導(dǎo)通電流和截止電流的比值(Ion/Ioff)可與通常的不接收拉應(yīng)力的PMOS晶體管的導(dǎo)通電流和截止電流的比值(Ion/Ioff)相差至少5%。對于根據(jù)一些實(shí)施例的包括施加拉應(yīng)力的氮化硅層82的 PMOS晶體管來說，操作特性不會顯著劣化。如上所述，可在接收拉應(yīng)力的硅上設(shè)置包括在CMOS晶體管中的NMOS晶體管。因此，NMOS晶體管可具有快的電子遷移率。此外，可在硅鍺溝道層上設(shè)置包括在CMOS晶體管中的PMOS晶體管，且該P(yáng)MOS晶體管可表現(xiàn)出良好的操作特性。圖6至圖11是用于解釋圖5中的CMOS晶體管的制造方法的剖視圖。參照圖6，可提供包括單晶硅的基板50?；?0可具有第一溝道方向?？蓪⒒?50劃分為NMOS區(qū)域和PMOS區(qū)域?？稍诨?0上執(zhí)行溝槽器件隔離工藝，以形成器件隔離層圖案52來將基板50的表面部分劃分為器件隔離區(qū)域和活性區(qū)域。然后，可在基板50上形成第一掩模圖案(未示出)以選擇性地暴露基板50的PMOS 區(qū)域?？蓪?0的暴露的PMOS區(qū)域執(zhí)行選擇性的外延生長工藝，以形成初級的硅鍺溝道層54?？稍赑MOS區(qū)域中的基板50的表面上的活性區(qū)域中選擇性地形成初級的硅鍺溝道層54。具體來講，可使用包括二氯硅烷(SiH2Cl2)、鍺烷(GeH4)和/或鹽酸(HCl)的反應(yīng)氣體在基板50上形成硅鍺基外延層。硅鍺可從硅鍺基外延層生長，以形成初級的硅鍺溝道層M。初級的硅鍺溝道層M可具有與基板相同的第一溝道方向?？煽刂奇N源氣體GeH4的流量，使得大約10%至大約60 %的鍺可包括在初級的硅鍺溝道層M中。在一些實(shí)施例中，可在初級的硅鍺溝道層M中包括大約10%至大約30% 的鍺。一些實(shí)施例提供了如下情形初級的硅鍺溝道層M的厚度可以是大約50 A至大約 300 A。為了形成NMOS晶體管和PMOS晶體管的每個(gè)溝道區(qū)域，可將ρ型雜質(zhì)摻雜到NMOS 區(qū)域的基板50中，可將η型雜質(zhì)摻雜到PMOS區(qū)域的初級的硅鍺溝道層M中。在一些實(shí)施例中，可形成選擇性地暴露NMOS區(qū)域的第一離子摻雜掩模圖案(未示出)，然后可將ρ型雜質(zhì)摻雜到NMOS區(qū)域中的基板50中。可去除第一離子摻雜掩模圖案。可形成選擇性地暴露 PMOS區(qū)域的初級的硅鍺溝道層M的第二離子摻雜掩模圖案(未示出)。然后，可將η型雜質(zhì)摻雜到PMOS區(qū)域中的初級的硅鍺溝道層M中?？扇コ诙x子摻雜掩模圖案?？尚纬捎米鳒系绤^(qū)域的P阱56和N阱58?？墒褂霉庵驴刮g劑形成第一離子摻雜掩模圖案和第二離子摻雜掩模圖案。P型雜質(zhì)可包括硼、二氟化硼(BF2)等，η型雜質(zhì)可包括砷、磷等。參照圖7，可在基板50和初級的硅鍺溝道層M上沉積具有高介電性的金屬氧化物，以形成柵極氧化物層60。一些實(shí)施例提供了如下情形金屬氧化物可包括Hf02、A1203、 ZrO2, Y2O3> La2O3^ Ta2O3> TiO2和它們的混合物的至少一種，柵極氧化物層可包括它們的一體結(jié)構(gòu)。可在柵極氧化物層60上形成用于柵電極的導(dǎo)電層62。可使用金屬材料或與金屬材料一起的非金屬材料來形成用于柵電極的導(dǎo)電層62。形成在硅基板50上的導(dǎo)電層62可用作NMOS晶體管的柵電極，并且形成在初級的硅鍺溝道層M上的導(dǎo)電層62可用作PMOS 晶體管的柵電極。因此，可使用具有滿足NMOS晶體管和PMOS晶體管的期望的閾值電壓的逸出功的材料來形成導(dǎo)電層62。根據(jù)一些實(shí)施例，可使用氮化鈦來形成導(dǎo)電層62?？稍谟糜跂烹姌O的導(dǎo)電層62上沉積厚度為幾A到幾十A的鋁層(未示出)?？蛇x擇性地將形成在NMOS區(qū)域中的鋁層去除，以在形成在PMOS區(qū)域中的用于柵電極的導(dǎo)電層 62上形成鋁圖案64。鋁圖案64中的鋁原子可通過伴隨有熱的后續(xù)工藝擴(kuò)散到氮化鈦中， 以用作控制PMOS晶體管的閾值電壓的摻雜劑。
此外，可在用于柵電極的導(dǎo)電層62上沉積厚度為幾A到幾十A的鑭層(未示出)。 可選擇性地將形成在PMOS區(qū)域中的鑭層去除，以在形成在NMOS區(qū)域中的用于柵電極的導(dǎo)電層62上形成鑭圖案66。鑭圖案66中的鑭原子可通過伴隨有熱的后續(xù)工藝擴(kuò)散到氮化鈦中，以用作控制NMOS晶體管的閾值電壓的摻雜劑。參照圖8，可在鋁圖案64和鑭圖案66上形成多晶硅層72?？稍诙嗑Ч鑼?2上形成用于形成初級的第一柵極結(jié)構(gòu)和初級的第二柵極結(jié)構(gòu)的蝕刻掩模圖案74?？墒褂玫杌蜓趸鑱硇纬晌g刻掩模圖案74。在形成多晶硅層72和蝕刻掩模圖案74的過程中，包括在鑭圖案66中的鑭原子可擴(kuò)散到氮化鈦中以形成第一柵電極層68。此外，包括在鋁圖案64中的鋁原子可擴(kuò)散到氮化鈦中以形成第二柵電極層70。參照圖9，可使用蝕刻掩模圖案74對多晶硅層72、第一柵電極層68和第二柵電極層70以及柵極氧化物層60進(jìn)行連續(xù)且各向異性的蝕刻。憑借蝕刻工藝，可在第一區(qū)域中的基板上形成包括第一柵極氧化物層圖案60a、第一柵電極68a、第一多晶硅圖案7 和蝕刻掩模圖案(未示出)的初級的第一柵極結(jié)構(gòu)?？稍诘诙^(qū)域中的初級的硅鍺溝道層M 上形成包括第二柵極氧化物層圖案60b、第二柵電極70a、第二多晶硅圖案72b和蝕刻掩模圖案(未示出)的初級的第二柵極結(jié)構(gòu)?？尚纬筛采w初級的第一和第二柵極結(jié)構(gòu)的表面部分以及初級的硅鍺溝道層M和基板50的上表面的分隔件層(未示出)。一些實(shí)施例提供了如下情形可使用氮化硅形成分隔件層?？筛飨虍愋缘匚g刻分隔件層，以在初級的第一和第二柵極結(jié)構(gòu)的側(cè)壁上形成第一分隔件76a和第二分隔件76b?？蓪樾纬沙跫壍牡谝缓偷诙艠O結(jié)構(gòu)而沉積的蝕刻掩模圖案去除。因此，可暴露初級的第一和第二柵極結(jié)構(gòu)的最上面的第一多晶硅圖案7 和第二多晶硅圖案72b。參照圖10，可在基板50上形成用于選擇性地暴露NMOS區(qū)域中的基板50的表面部分的第三離子摻雜掩模圖案(未示出)?？蓪⒌谌x子摻雜掩模圖案形成為光致抗蝕劑圖案。可使用第三離子摻雜掩模圖案作為離子摻雜掩模來將η型雜質(zhì)摻雜到NMOS區(qū)域中。 可在暴露在初級的第一柵極結(jié)構(gòu)兩側(cè)處的基板50的表面部分的下面形成作為源極/漏極的第一雜質(zhì)區(qū)域90。在這種情況下，可將η型雜質(zhì)摻雜到第一多晶硅圖案7 中。然后，可將第三離子摻雜掩模圖案去除?？稍诨?0上形成用來選擇性地暴露PMOS區(qū)域中的基板50的表面部分的第四離子摻雜掩模圖案(未示出)。可使用第四離子摻雜掩模圖案作為離子摻雜掩模來將P型雜質(zhì)摻雜到PMOS區(qū)域中的初級的硅鍺溝道層M中。可在暴露在初級的第二柵極結(jié)構(gòu)兩側(cè)處的初級的硅鍺溝道層M的表面部分的下面形成作為源極/漏極的第二雜質(zhì)區(qū)域92。在這種情況下，可將P型雜質(zhì)摻雜到第二多晶硅圖案72b中。然后，可將第四離子摻雜掩模圖案去除。接下來，可沿著基板50、第一分隔件76a和第二分隔件76b、第一多晶硅圖案7 和第二多晶硅圖案72b以及初級的硅鍺溝道層M的表面形成金屬層(未示出)?？沙练e金屬層，以在第一雜質(zhì)區(qū)域90和第二雜質(zhì)區(qū)域92以及第一多晶硅圖案7 和第二多晶硅圖案72b的表面上形成金屬硅化物圖案80。具體來講，可使用包括鎳、鈷和/或鎢等的金屬材料來形成金屬層。
可對金屬層進(jìn)行熱處理，使得金屬層可與硅反應(yīng)?？煞謩e在第一雜質(zhì)區(qū)域90和第二雜質(zhì)區(qū)域92以及第一多晶硅圖案7 和第二多晶硅圖案72b的表面上形成金屬硅化物圖案80。形成在第一分隔件76a和第二分隔件76b以及器件隔離層圖案52上的金屬層可不經(jīng)歷硅化物反應(yīng)，由此可保留下來。可將未反應(yīng)并留下的金屬層去除?？煞謩e形成包括第一柵電極68a、第一多晶硅圖案7 和金屬硅化物圖案80的一體結(jié)構(gòu)的第一柵極結(jié)構(gòu)和包括第二柵電極70a、第二多晶硅圖案72b和金屬硅化物圖案80 的一體結(jié)構(gòu)的第二柵極結(jié)構(gòu)。為了降低晶體管的柵極以及源極/漏極的電阻，可形成金屬硅化物圖案80。一些實(shí)施例提供了如下情形可將金屬硅化物圖案80的形成工藝省略以簡化制造工藝。參照圖11，可沿基板50、金屬硅化物圖案80以及第一分隔件76a和第二分隔件 76b的表面部分形成氮化硅層82?？尚纬傻鑼?2，以將拉應(yīng)力施加到NMOS區(qū)域中的基板上。通過形成氮化硅層82，PMOS晶體管的性能可不降低?？赏ㄟ^等離子體增強(qiáng)化學(xué)氣相沉積(PE-CVD)工藝或者高密度等離子體 CVD(HDP-CVD)工藝來形成氮化硅層82?？稍趩蝹€(gè)晶片式CVD室和/或間歇式室中執(zhí)行氮化硅層82的沉積工藝?？稍诤罄m(xù)的蝕刻工藝過程中將氮化硅層82用作蝕刻停止層。在一些實(shí)施例中，氮化硅層82可將拉應(yīng)力施加到NMOS晶體管的溝道的基板上。當(dāng)?shù)鑼?2的沉積溫度是大約300°C或更低時(shí)，會難以執(zhí)行該層的沉積。當(dāng)?shù)鑼?2的沉積溫度是大約500°C或更高時(shí)，在沉積過程中會在下面的層的非晶區(qū)域中發(fā)生再結(jié)晶。因此，可在大約300°C至大約500°C的溫度范圍內(nèi)執(zhí)行氮化硅層82的沉積工藝。用于形成氮化硅層82的沉積氣體可包括反應(yīng)氣體、氣氛氣體和/或氫氣。反應(yīng)氣體可包括硅源氣體和氮源氣體，例如SiH4和NH3。氣氛氣體可控制室的壓力條件并可包括氮?dú)?、氬氣?或氦氣等。可以單獨(dú)使用這些氣體和/或使用它們的混合物?？商峁錃?， 以與在初級的硅鍺溝道層的表面部分和內(nèi)部產(chǎn)生的懸空鍵成鍵。因此，可控制氫氣的量，以使初級的硅鍺溝道層的內(nèi)部和上表面部分處的全部的懸空鍵可與氫結(jié)合。例如，氫氣的流入量可以是反應(yīng)氣體的流入量的大約5%至大約700% (體積)。在一些實(shí)施例中，氫氣的流入量可以是反應(yīng)氣體的流入量的大約50%至大約200% (體積)。一些實(shí)施例提供了如下情形氫氣的流入量可以為大約lOOsccm至大約20000SCCm。盡管氫氣可在氮化硅層82的形成過程中流入，但是如此形成氮化硅層的氫原子或氫鍵的量可不增加。初級的硅鍺溝道層M的上表面部分處的懸空鍵可與氫結(jié)合，以去除懸空鍵并形成硅鍺溝道層Ma。通過上述工藝，可制造在圖5中示出的高性能CMOS晶體管。下文中，會將根據(jù)示例實(shí)施例的PMOS晶體管的特性與常見的PMOS晶體管做比較?，F(xiàn)在參照圖12，圖12示出了包括懸空鍵的硅鍺溝道層的晶格結(jié)構(gòu)。標(biāo)號110表示鍺，標(biāo)號112表示應(yīng)變硅(strained silicon)，標(biāo)號114表示硅。當(dāng)如圖12所示形成用來施加拉應(yīng)力的氮化硅層時(shí)，拉應(yīng)力還可被施加到硅鍺溝道層53。所以，大量的懸空鍵D可在氮化硅層下面的硅鍺溝道層53的上表面部分處產(chǎn)生。當(dāng)硅鍺溝道層53接收氮化硅層的拉應(yīng)力時(shí)，Si-Si鍵、Si-Ge鍵或Ge-Ge鍵會從硅鍺溝道層53分離出來。在硅鍺溝道層53的上部和內(nèi)部產(chǎn)生的懸空鍵D可使PMOS晶體管的遷移率劣化?，F(xiàn)在參照圖13，圖13示出了根據(jù)在此公開的一些實(shí)施例的硅鍺溝道層的晶格結(jié)構(gòu)。標(biāo)號110表示鍺，標(biāo)號112表示應(yīng)變硅，標(biāo)號114表示硅。在硅鍺溝道層53a的上表面部分處的懸空鍵可與氫成鍵，并且根據(jù)一些實(shí)施例大多數(shù)懸空鍵可被去除。當(dāng)根據(jù)一些實(shí)施例形成氮化硅層時(shí)，硅鍺溝道層53a可接收拉應(yīng)力。在形成氮化硅層的過程中，可引入氫氣使得氫氣可擴(kuò)散到硅鍺溝道層53a。在硅鍺溝道層53a的上表面處產(chǎn)生的懸空鍵可與氫成鍵，并且大多數(shù)懸空鍵可被去除。通過將懸空鍵與氫在硅鍺溝道層53a的上表面部分和內(nèi)部處鍵合，可提高PMOS晶體管的遷移率。試驗(yàn)制造樣品根據(jù)在此公開的一些實(shí)施例制造了 CMOS晶體管。如圖5所示，在具有面100的第一溝道方向的硅基板50上形成NMOS晶體管。此外，在具有第一溝道方向的硅鍺溝道層5 上形成PMOS晶體管。在NMOS晶體管中，使用HfO2形成第一柵極氧化物層圖案60a，使用鑭摻雜的氮化鈦形成第一柵電極68a。在PMOS晶體管中，使用HfO2形成第二柵極氧化物層圖案60b，使用鋁摻雜的氮化鈦形成第二柵電極70a。以大約480°C的沉積溫度、大約5托的沉積壓力通過大約100W的高頻電壓沉積包括在樣品的匪OS和PMOS晶體管中的氮化硅層82。沉積氣體包括SiH4、NH3、N2和H2。在這種情況下，用于與懸空鍵成鍵的氫氣的流入量為SiH4*NH3反應(yīng)氣體總量的大約125%。制造比較樣品制造普通的CMOS晶體管以與根據(jù)在此公開的一些實(shí)施例的CMOS晶體管進(jìn)行特性比較。除了氮化硅層的沉積工藝以外，通過執(zhí)行用于比較樣品的相似的工藝來制造比較樣
P
ΡΠ O以大約480°C的沉積溫度、大約5托的沉積壓力并通過大約100W的高頻電壓沉積包括在比較樣品的NMOS和PMOS晶體管中的氮化硅層。沉積氣體包括SiH4、NH3和N2。在這種情況下，SiH4, NH3和N2的流入量與用于制造樣品的SiH4、NH3和N2的量相同。在這種情況下，沒有引入用來與懸空鍵成鍵的氫氣。將包括在根據(jù)在此公開的一些實(shí)施例的樣品的CMOS晶體管的氮化硅層中的成分與包括在比較樣品的CMOS晶體管的氮化硅層中的組分進(jìn)行比較。圖14是樣品和比較樣品中的氮化硅層的FTHR譜。如所示出的，樣品和比較樣品的氮化硅層的每個(gè)FTHR譜表現(xiàn)出相似的樣式。在樣品CMOS晶體管的氮化硅層中，與比較樣品相比沒有包括更多的氫。也就是說，在沉積氮化硅層的過程中，氮化硅層的物理特性沒有通過氫氣的引入而顯著改變。比較了樣品和比較樣品的每個(gè)硅鍺溝道層的等離子體損傷監(jiān)測電壓?，F(xiàn)在參照圖15，圖15示出了樣品和比較樣品中的硅鍺溝道層的等離子體損傷監(jiān)測電壓。如所示出的，樣品的硅鍺溝道層的等離子體損傷監(jiān)測電壓高于比較樣品的硅鍺溝道層的等離子體損傷監(jiān)測電壓。由于樣品的硅鍺溝道層中的氫離子，所以樣品的等離子體損傷監(jiān)測電壓可高于比較樣品的等離子體損傷監(jiān)測電壓。對樣品和比較樣品的每個(gè)硅鍺溝道層的界面陷阱密度(Dit)彼此進(jìn)行了比較。現(xiàn)在參照圖16，圖16示出了樣品和比較樣品中的硅鍺溝道層的界面陷阱密度。樣品的硅鍺溝道層的界面陷阱密度甚至低于比較樣品的硅鍺溝道層的界面陷阱密度。也就是說，樣品的硅鍺溝道層與第二柵極氧化物層圖案的界面處的陷阱的數(shù)量比比較樣品的硅鍺溝道層與第二柵極氧化物層圖案的界面處的陷阱的數(shù)量少。可通過樣品的氮化硅層形成過程中引入的氫氣來將硅鍺溝道層的界面處的大多數(shù)懸空鍵去除。圖17是根據(jù)示例實(shí)施例的CMOS反相器(inverter)的平面圖。圖18是沿圖17 中的線1-1’切割的剖視圖。在下文中解釋的CMOS反相器包括在圖5中示出的CMOS晶體管。參照圖17和圖18，可在基板50上設(shè)置在圖5中示出的NMOS晶體管和PMOS晶體管。第一柵電極68a和第二柵電極70a可彼此電連接?？商峁└采wNMOS晶體管和PMOS晶體管的絕緣夾層100?？商峁┻B接到第一柵電極68a和第二柵電極70a的第一接觸塞10 以及穿過絕緣夾層100電連接到第一雜質(zhì)區(qū)域90和第二雜質(zhì)區(qū)域92的第二接觸塞104b和第三接觸塞 104c?？商峁⒁粋€(gè)第一雜質(zhì)區(qū)域90和一個(gè)第二雜質(zhì)區(qū)域92彼此電連接的線106。線 106可具有被構(gòu)造成將第二接觸塞104b與第三接觸塞l(Mc彼此連接的形狀?？蓪⒕€106 設(shè)置為輸出線?？蓪⑦B接到剩余的第一雜質(zhì)區(qū)域90的第二接觸塞104b連接到地線108a?？蓪⑦B接到剩余的第二雜質(zhì)區(qū)域92的第三接觸塞l(Mc連接到電力線108b?？蓪⑦B接到第一柵電極68a和第二柵電極70a的第一接觸塞10 連接到輸入線108c。已經(jīng)在該示例實(shí)施例中解釋了包括在圖5中示出的CMOS晶體管的反相器結(jié)構(gòu)。一些實(shí)施例提供了如下情形可制造包括在圖5中示出的NMOS晶體管和PMOS晶體管的各種電路。例如，可制造包括在圖5中示出的NMOS晶體管和PMOS晶體管的CMOS NAND柵極電路、CMOS NOR柵極電路等。圖19是用于解釋圖17和圖18中的CMOS反相器的制造方法的剖視圖?？赏ㄟ^執(zhí)行與參照圖6至圖11解釋的工藝相似的工藝來形成在圖5中示出的NMOS晶體管和PMOS 晶體管。在這種情況下，可使NMOS晶體管和PMOS晶體管的第一柵電極68a和第二柵電極 70a形成為彼此電連接?？尚纬筛采wNMOS晶體管和PMOS晶體管的絕緣夾層100?？赏ㄟ^沉積氧化硅來形成絕緣夾層100。可蝕刻絕緣夾層100的一部分，以形成暴露設(shè)置為蝕刻停止層的氮化硅層82的開口。然后，可將暴露的氮化硅層82去除，以形成暴露與第一雜質(zhì)區(qū)域90和第二雜質(zhì)區(qū)域92 接觸的金屬硅化物圖案80的接觸孔102。在這種情況下，可形成暴露金屬硅化物圖案80并設(shè)置在第一柵電極68a和第二柵電極70a兩側(cè)的接觸孔。如在圖17和圖18示出的，可在絕緣夾層100上形成填充接觸孔102的內(nèi)部的導(dǎo)電層(未示出)?？赏ㄟ^將導(dǎo)電層圖案化來形成布線106、108a和108b。如上所述，可在具有高性能的邏輯系統(tǒng)和存儲裝置的外圍電路中使用根據(jù)一些實(shí)施例的MOS晶體管。以上內(nèi)容是對示例實(shí)施例的舉例說明并且將不被解釋為對示例實(shí)施例的限制。盡管已經(jīng)描述了一些示例實(shí)施例，但是本領(lǐng)域的技術(shù)人員將容易地意識到，在本質(zhì)上不脫離本發(fā)明構(gòu)思的新穎的教導(dǎo)和優(yōu)點(diǎn)的情況下，可以對示例實(shí)施例進(jìn)行多種修改。因此，所有這樣的修改都意圖被包括在權(quán)利要求書限定的本發(fā)明構(gòu)思的范圍內(nèi)。在權(quán)利要求書中，功能性限定意圖覆蓋在這里被描述成執(zhí)行所述功能的結(jié)構(gòu)，不但覆蓋結(jié)構(gòu)上的等同物而且覆蓋等同的結(jié)構(gòu)。因此，應(yīng)該理解，以上內(nèi)容是對各種示例實(shí)施例的舉例說明并且不被解釋為局限于所公開的特定的示例實(shí)施例，并且意圖將所公開的示例實(shí)施例的修改和其他示例實(shí)施例包括在權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種晶體管，所述晶體管包括硅鍺溝道層，形成在單晶硅基板的一部分上并在硅鍺溝道層的內(nèi)部或上表面部分包括 Si-H鍵和/或Ge-H鍵；P型金屬氧化物半導(dǎo)體晶體管，設(shè)置在硅鍺溝道層上；氮化硅層，設(shè)置在單晶硅基板、硅鍺溝道層和P型金屬氧化物半導(dǎo)體晶體管的表面部分上，氮化硅層能夠施加拉應(yīng)力。
2.如權(quán)利要求1所述的晶體管，所述晶體管還包括單晶硅基板上的η型金屬氧化物半導(dǎo)體晶體管，其中，所述N型金屬氧化物半導(dǎo)體晶體管包括包括第一柵極氧化物層圖案、第一導(dǎo)電層圖案和第一多晶硅層圖案的第一柵極結(jié)構(gòu)； 形成在單晶硅基板中及第一柵極結(jié)構(gòu)兩側(cè)的η型雜質(zhì)的第一雜質(zhì)摻雜區(qū)域， 其中，所述P型金屬氧化物半導(dǎo)體晶體管包括設(shè)置在硅鍺溝道層上并包括第二柵極氧化物層圖案、第二導(dǎo)電層圖案和第二多晶硅層圖案的第二柵極結(jié)構(gòu)；形成在硅鍺溝道層中及第二柵極結(jié)構(gòu)兩側(cè)的P型雜質(zhì)的第二雜質(zhì)摻雜區(qū)域。
3.—種制造晶體管的方法，所述方法包括以下步驟 在單晶硅基板的一部分上形成硅鍺溝道層；形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，第一柵極結(jié)構(gòu)包括在單晶硅基板上的第一柵極氧化物層圖案、第一導(dǎo)電層圖案和第一多晶硅層圖案，第二柵極結(jié)構(gòu)包括在硅鍺溝道層上的第二柵極氧化物層圖案、第二導(dǎo)電層圖案和第二多晶硅層圖案；通過將η型雜質(zhì)摻雜到第一柵極結(jié)構(gòu)兩側(cè)的單晶硅基板中來形成第一雜質(zhì)區(qū)域； 通過將P型雜質(zhì)摻雜到第二柵極結(jié)構(gòu)兩側(cè)的硅鍺溝道層中來形成第二雜質(zhì)區(qū)域； 通過沉積氣體在單晶硅基板、硅鍺溝道層以及第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的表面上形成氮化硅層，氮化硅層能夠去除硅鍺溝道層的內(nèi)部和/或表面部分的懸空鍵，其中，沉積氣體包括反應(yīng)氣體、氣氛氣體和氫氣，氮化硅層能夠施加拉應(yīng)力。
4.如權(quán)利要求3所述的制造晶體管的方法，其中，反應(yīng)氣體包括SiH4和NH3，氣氛氣體包括選自于由氮?dú)?、氬氣和氦氣組成的組中的至少一種氣體。
5.如權(quán)利要求3所述的制造晶體管的方法，其中，以反應(yīng)氣體的總流入體積的5%至 700%引入氫氣。
6.如權(quán)利要求3所述的制造晶體管的方法，其中，單晶硅基板和硅鍺溝道層具有相同的溝道方向。
7.如權(quán)利要求3所述的制造晶體管的方法，其中，在形成硅鍺溝道層的過程中，原子百分比為10%至60%的鍺包括在硅鍺溝道層中。
8.如權(quán)利要求3所述的制造晶體管的方法，其中，包括在第一柵極結(jié)構(gòu)中的第一導(dǎo)電層圖案和包括在第二柵極結(jié)構(gòu)中的第二導(dǎo)電層圖案包括相同的金屬材料，第一導(dǎo)電層圖案和第二導(dǎo)電層圖案包括不同的逸出功。
9.如權(quán)利要求8所述的制造晶體管的方法，其中，形成第一柵極結(jié)構(gòu)的步驟包括 在單晶硅基板上形成包括金屬氧化物的第一柵極氧化物層和包括金屬的第一導(dǎo)電層；在第一導(dǎo)電層的上表面上形成第一薄膜用于控制閾值電壓； 在第一薄膜上形成第一多晶硅層和第一硬掩模圖案；將第一多晶硅層、第一導(dǎo)電層和第一柵極氧化物層圖案化，以形成第一柵極結(jié)構(gòu)， 形成第二柵極結(jié)構(gòu)的步驟包括在硅鍺溝道層上形成包括金屬氧化物的第二柵極氧化物層和包括金屬的第二導(dǎo)電層；在第二導(dǎo)電層的上表面上形成第二薄膜用于控制閾值電壓； 在第二薄膜上形成第二多晶硅層和第二硬掩模圖案；將第二多晶硅層、第二導(dǎo)電層和第二柵極氧化物層圖案化，以形成第二柵極結(jié)構(gòu)。
10.如權(quán)利要求3所述的制造晶體管的方法，所述方法還包括在第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)中的每個(gè)柵極結(jié)構(gòu)的側(cè)壁上形成分隔件； 形成與第一多晶硅層圖案和第二多晶硅層圖案的上表面以及第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域接觸的金屬硅化物圖案。
11.如權(quán)利要求3所述的制造晶體管的方法，其中，第一柵極氧化物層圖案和第二柵極氧化物層圖案均包括選自于由Hf02、A1203、ZrO2, Y2O3> La2O3> Ta2O3和TW2組成的組的至少一種，并且第一導(dǎo)電層圖案和第二導(dǎo)電層圖案均包括鈦。
12.一種制造晶體管的方法，所述方法包括以下步驟 在單晶硅基板的一部分上形成硅鍺溝道層； 在硅鍺溝道層上形成P型金屬氧化物半導(dǎo)體晶體管；形成氮化硅層，氮化硅層能夠?qū)铱真I從硅鍺溝道層的內(nèi)部和/或表面部分去除并施加拉應(yīng)力，使用包括反應(yīng)氣體、氣氛氣體和氫氣的沉積氣體在單晶硅基板、硅鍺溝道層和P 型金屬氧化物半導(dǎo)體晶體管的表面上形成氮化硅層。
13.如權(quán)利要求12所述的制造晶體管的方法，其中，以反應(yīng)氣體的總流入體積的5%至 700%引入氫氣。
14.如權(quán)利要求12所述的制造晶體管的方法，其中，反應(yīng)氣體包括SiH4和NH3,氣氛氣體包括選自于由氮?dú)?、氬氣和氦氣組成的組的至少一種氣體。
15.如權(quán)利要求12所述的制造晶體管的方法，其中，形成硅鍺溝道層的步驟包括 形成選擇性地暴露單晶硅基板中的P型金屬氧化物半導(dǎo)體區(qū)域的掩模圖案； 執(zhí)行選擇性的外延生長工藝，以在暴露的單晶硅基板上形成硅鍺溝道層。
16.如權(quán)利要求12所述的制造晶體管的方法，其中，單晶硅基板和硅鍺溝道層具有相同的溝道方向。
17.如權(quán)利要求12所述的制造晶體管的方法，其中，形成ρ型金屬氧化物半導(dǎo)體晶體管的步驟包括在硅鍺溝道層上形成包括金屬氧化物的柵極氧化物層、包括金屬的導(dǎo)電層、多晶硅層和硬掩模圖案；蝕刻多晶硅層、導(dǎo)電層和柵極氧化物層，以形成包括柵極氧化物層圖案、導(dǎo)電層圖案和多晶硅層圖案的柵極結(jié)構(gòu)；將P型雜質(zhì)摻雜到柵極結(jié)構(gòu)兩側(cè)的硅鍺溝道層中，以形成雜質(zhì)摻雜的區(qū)域。
18.如權(quán)利要求17所述的制造晶體管的方法，所述方法還包括形成與多晶硅層圖案的上表面和雜質(zhì)摻雜的區(qū)域接觸的金屬硅化物圖案。
19.如權(quán)利要求12所述的制造晶體管的方法，所述方法還包括使用單晶硅基板作為溝道而在單晶硅基板上形成η型金屬氧化物半導(dǎo)體晶體管。
20.如權(quán)利要求12所述的制造晶體管的方法，其中，在形成硅鍺溝道層的過程中，原子百分比為10%至60%的鍺包括在硅鍺溝道層中。
全文摘要
本發(fā)明公開了一種晶體管及其制造方法。所述晶體管包括形成在單晶硅基板的一部分上的硅鍺溝道層。硅鍺溝道層包括在其內(nèi)部或上表面部分的Si-H鍵和/或Ge-H鍵。PMOS晶體管設(shè)置在硅鍺溝道層上。氮化硅層設(shè)置在單晶硅基板、硅鍺溝道層和PMOS晶體管的表面部分上，以施加拉應(yīng)力。該MOS晶體管表現(xiàn)出良好的操作特性。
文檔編號H01L21/336GK102163619SQ20101062453
公開日2011年8月24日 申請日期2010年12月31日 優(yōu)先權(quán)日2010年2月19日
發(fā)明者鄭鏞國 申請人:三星電子株式會社