專利名稱：一種二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及集成電路中用于靜電釋放(Electrostatic Discharge，簡稱為ESD)的保護(hù)電路，尤其涉及可控硅整流器(Semiconductor Controlled Rectifier，簡稱為SCR)靜電釋放電路結(jié)構(gòu)。
背景技術(shù)：
靜電放電現(xiàn)象是半導(dǎo)體器件或電路在制造、生產(chǎn)、組裝、測試、存放、搬運(yùn)等的過程中一種常見的現(xiàn)象，其所帶來的過量電荷，會(huì)在極短的時(shí)間內(nèi)經(jīng)由集成電路的1/0接腳傳 入集成電路中，而破壞集成電路的內(nèi)部電路。為了解決此問題，廠商通常在內(nèi)部電路與1/0 接腳之間設(shè)置一個(gè)保護(hù)電路，該保護(hù)電路必須在靜電放電的脈沖電流未到達(dá)內(nèi)部電路之前 先行啟動(dòng)，以迅速地消除過高的電壓，進(jìn)而減少ESD現(xiàn)象所導(dǎo)致的破壞。用于ESD 保護(hù)的常規(guī)器件包括Diode、MOSFET, Resistor、BJT, SCR 等。其中 SCR 在相同的面積下具有最高的電流泄放能力，因此在ESD保護(hù)電路中SCR是最有效率的防護(hù) 器件之一。圖1為常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的剖面示意圖，圖2為常規(guī)SCR ESD保護(hù)電 路結(jié)構(gòu)的等效電路圖。其結(jié)構(gòu)包含一個(gè)寄生PNP三極管Q1、一個(gè)寄生NPN三極管Q2以及寄 生電阻RnW、RpW。圖1中N阱內(nèi)的P+形成Ql發(fā)射極，N阱形成Ql基極，P阱形成Ql集電 極；圖1中P阱內(nèi)的N+形成Q2發(fā)射極，P阱形成Q2基極，N阱形成Q2集電極。Rnw為N阱 寄生電阻，RpwS P阱寄生電阻。在陽極加載負(fù)向ESD脈沖電壓情況下，P阱/N阱結(jié)正偏，由于正偏PN結(jié)的電流能 力很強(qiáng)，該保護(hù)電路可以瞬間泄放很高的ESD脈沖電流。在陽極加載正向ESD脈沖電壓情況 下，由于N阱/P阱結(jié)反偏使得N阱/P阱結(jié)耗盡區(qū)展寬可以承受高壓，該保護(hù)電路結(jié)構(gòu)只有 在陽極的ESD脈沖電壓足夠高時(shí)，且N阱/P阱結(jié)發(fā)生雪崩擊穿的情況下才能泄放ESD脈沖 電流，從而起到保護(hù)作用。在陽極的ESD脈沖電壓足夠高時(shí)，N阱/P阱結(jié)發(fā)生雪崩擊穿，雪 崩產(chǎn)生的絕大部分電子通過N阱內(nèi)的N+接觸被陽極收集，并在寄生電阻Rnw上形成壓降；而 絕大部分空穴則通過P阱內(nèi)的P+接觸被陰極收集，并在寄生電阻Rpw上形成壓降。隨著雪 崩電流的增加，當(dāng)Rnw (或Rpw)上的壓降足夠大時(shí)，Ql (或Q2)的發(fā)射極正偏，從而Ql (或 Q2)導(dǎo)通。當(dāng)Ql或Q2中任意一個(gè)三極管導(dǎo)通后，其集電極電流流向另外一個(gè)三極管的發(fā)射 極寄生電阻，從而在該寄生電阻上產(chǎn)生更高壓降，以促使另一個(gè)三極管也一起開啟。當(dāng)Ql 和Q2均開啟以后，正反饋機(jī)制被建立，形成一個(gè)低阻抗通路以泄放ESD脈沖電流。圖1中所示常規(guī)橫向SCR的觸發(fā)電壓為P阱和N阱所形成PN結(jié)的雪崩擊穿電壓， 一般情況下P阱、N阱的摻雜濃度較低，因此觸發(fā)電壓一般為幾十伏甚至上百伏(依工藝和 器件具體尺寸參數(shù)而定)。在ESD電壓尚未上升到SCR觸發(fā)電壓之前，此SCR是關(guān)閉的，而 該器件所要保護(hù)的內(nèi)部電路可能早已被ESD電壓所破壞，得不到有效的保護(hù)。為避免在噪聲等因素引起的誤觸發(fā)之后，器件發(fā)生閂鎖導(dǎo)致芯片熱損毀，用于ESD 保護(hù)的器件需要有足夠高的維持電壓。對于圖1所示的SCR結(jié)構(gòu)，提高其維持電壓，需要增 加P阱包陰極N+或N阱包陽極P+的距離，而這兩個(gè)尺寸參數(shù)的增加往往會(huì)帶來更高的器件觸發(fā)電壓，不利于內(nèi)部電路的器件保護(hù)。

發(fā)明內(nèi)容
本發(fā)明提供一種二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，該保護(hù)電路 結(jié)構(gòu)比常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)由于具有更低的觸發(fā)電壓，故而更能有效保護(hù)集成電路 的內(nèi)部電路；同時(shí)，該保護(hù)電路結(jié)構(gòu)在不改變觸發(fā)電壓的前提下，通過簡單調(diào)節(jié)器件的尺寸 參數(shù)，即可獲得可調(diào)控的器件維持電壓。且該保護(hù)電路結(jié)構(gòu)在制備上與CMOS工藝兼容，也 可采用 BiCMOS、BCD (Bipolar CMOS DMOS)、SOI (Silicon on Insulator)等工藝。本發(fā)明的實(shí)質(zhì)是在常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)基礎(chǔ)上，通過集成一個(gè)擊穿電壓較 低的二極管，將常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的觸發(fā)電壓由P阱/N阱結(jié)的擊穿電壓轉(zhuǎn)變?yōu)镹+/ P阱(或N阱/P+)結(jié)的擊穿電壓，從而降低SCR ESD保護(hù)電路結(jié)構(gòu)觸發(fā)電壓，最終對芯片內(nèi) 部電路起到更好的保護(hù)作用。
本發(fā)明詳細(xì)技術(shù)方案如下一種二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，如圖3、圖5所示，包括 位于半導(dǎo)體襯底基片1上的兩種導(dǎo)電類型的阱區(qū)第一導(dǎo)電類型阱區(qū)2和第二導(dǎo)電類型阱 區(qū)3 ；位于第一個(gè)第一導(dǎo)電類型阱區(qū)2內(nèi)的兩個(gè)重?fù)诫s區(qū)第一導(dǎo)電類型重?fù)诫s區(qū)8和第二 導(dǎo)電類型重?fù)诫s區(qū)7 ；位于第二導(dǎo)電類型阱區(qū)3內(nèi)的兩個(gè)重?fù)诫s區(qū)第一導(dǎo)電類型重?fù)诫s區(qū) 6和第二導(dǎo)電類型重?fù)诫s區(qū)5 ；與第一個(gè)第一導(dǎo)電類型阱區(qū)2內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的 第一電極；與第二導(dǎo)電類型阱區(qū)3內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的第二電極。該保護(hù)電路結(jié) 構(gòu)還包括第二個(gè)第一導(dǎo)電類型阱區(qū)4，所述第二個(gè)第一導(dǎo)電類型阱區(qū)4與第一個(gè)第一導(dǎo)電 類型阱區(qū)2相連并將第二導(dǎo)電類型阱區(qū)3包圍在中間，且第二導(dǎo)電類型阱區(qū)3內(nèi)的第二導(dǎo) 電類型重?fù)诫s區(qū)5的一部分位于第二導(dǎo)電類型阱區(qū)3內(nèi)，另一部分位于第二個(gè)第一導(dǎo)電類 型阱區(qū)4內(nèi)。如圖9、圖10所示，為了避免電流的局部過于集中引起器件開啟的不均勻性，可在 第一個(gè)第一導(dǎo)電類型阱區(qū)2內(nèi)增加一個(gè)與已有的兩個(gè)重?fù)诫s區(qū)不相連的第一導(dǎo)電類型重 摻雜區(qū)9，同時(shí)在第二個(gè)第一導(dǎo)電類型阱區(qū)4內(nèi)增加一個(gè)與已有的重?fù)诫s區(qū)不相連的第一 導(dǎo)電類型重?fù)诫s區(qū)10 ；并將兩個(gè)增加的第一導(dǎo)電類型重?fù)诫s區(qū)9和10采用金屬線互連。本發(fā)明提供的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，由于集成了一 個(gè)擊穿電壓較低的二極管，將常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的觸發(fā)電壓由P阱/N阱結(jié)的擊穿 電壓轉(zhuǎn)變?yōu)镹+/P阱(或N阱/P+)結(jié)的擊穿電壓，從而比常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)由于 具有更低的觸發(fā)電壓，故而更能有效保護(hù)集成電路的內(nèi)部電路；同時(shí)，該保護(hù)電路結(jié)構(gòu)在不 改變觸發(fā)電壓的前提下，通過簡單調(diào)節(jié)器件的尺寸參數(shù)，即可獲得可調(diào)控的器件維持電壓。 且該保護(hù)電路結(jié)構(gòu)在制備上與CMOS工藝兼容，也可采用BiCM0S、BCD (Bipolar CM0SDM0S)、 SOI (Silicon on Insulator)等工藝?？蓪⒈景l(fā)明提供的保護(hù)電路結(jié)構(gòu)連接在集成電路電 源和地之間，作為電源鉗位(Power Clamp)的ESD保護(hù)，也可將其連接在集成電路輸入、輸 出端口和電源(地)之間作為輸入輸出端口的ESD保護(hù)。


圖1為常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的剖面示意圖。
圖2為常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的等效電路圖。圖3為本發(fā)明提供的第一種SCR ESD保護(hù)電路結(jié)構(gòu)的剖面示意圖。圖4為本發(fā)明提供的第一種SCR ESD保護(hù)電路結(jié)構(gòu)的等效電路圖。圖5為本發(fā)明提供的第二種SCR ESD保護(hù)電路結(jié)構(gòu)的剖面示意圖。圖6為本發(fā)明提供的第二種SCR ESD保護(hù)電路結(jié)構(gòu)的等效電路圖。圖7為本發(fā)明提供的第一種SCR ESD保護(hù)電路結(jié)構(gòu)的示意版圖。圖8為本發(fā)明提供的第三種SCR ESD保護(hù)電路結(jié)構(gòu)的剖面示意圖。圖9為本發(fā)明提供的第四種SCR ESD保護(hù)電路結(jié)構(gòu)的剖面示意圖。圖10為本發(fā)明提供的第三種SCR ESD保護(hù)電路結(jié)構(gòu)的示意版圖。
具體實(shí)施例方式為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及積極效果更加清楚明白，以下結(jié) 合附圖對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。
具體實(shí)施方式
一一種二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，如圖3所示，包括位于 半導(dǎo)體襯底基片1上的兩種導(dǎo)電類型的阱區(qū)p型阱區(qū)2和N型阱區(qū)3 ；位于第一個(gè)P型阱 區(qū)2內(nèi)的兩個(gè)重?fù)诫s區(qū)P+重?fù)诫s區(qū)8和N+重?fù)诫s區(qū)7 ；位于N型阱區(qū)3內(nèi)的兩個(gè)重?fù)诫s 區(qū)P+重?fù)诫s區(qū)6和N+重?fù)诫s區(qū)5 ；與第一個(gè)P型阱區(qū)2內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的陰 極；與N型阱區(qū)3內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的陽極。該保護(hù)電路結(jié)構(gòu)還包括第二個(gè)P型 阱區(qū)4，所述第二個(gè)P型阱區(qū)4與第一個(gè)P型阱區(qū)2相連并將N型阱區(qū)3包圍在中間，且N 型阱區(qū)3內(nèi)的N+重?fù)诫s區(qū)5的一部分位于N型阱區(qū)3內(nèi)，另一部分位于第二個(gè)P型阱區(qū)4 內(nèi)。上述靜電釋放保護(hù)電路結(jié)構(gòu)的等效電路圖如圖4所示，包含一個(gè)寄生PNP三極管 Q1、一個(gè)寄生NPN三極管Q2、一個(gè)寄生二極管Dl以及寄生電阻RnW、RPW。圖3中N型阱區(qū) 3內(nèi)的P+區(qū)6形成Ql發(fā)射區(qū)，N型阱區(qū)3形成Ql基區(qū)，第一個(gè)P型阱區(qū)2形成Ql集電區(qū)； 圖3中第一個(gè)P型阱區(qū)2內(nèi)的N+區(qū)7形成Q2發(fā)射區(qū)，第一個(gè)P型阱區(qū)2形成Q2基區(qū)，N型 阱區(qū)3形成Q2集電區(qū)。Rnw為N型阱區(qū)3的寄生電阻，&講為第一個(gè)P型阱區(qū)2的寄生電 阻。與常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)不同的是，該SCR ESD保護(hù)電路結(jié)構(gòu)含有一寄生二極管 D1，由N型阱區(qū)3內(nèi)的N+區(qū)5構(gòu)成Dl陰極，第二個(gè)P型阱區(qū)4構(gòu)成Dl陽極。Dl的擊穿電 壓由N+/P阱結(jié)擊穿電壓決定，由于N型阱區(qū)3內(nèi)的N+區(qū)5的摻雜濃度較高，使得寄生二極 管Dl具有較低的擊穿電壓。當(dāng)陽極加載負(fù)向ESD電壓脈沖時(shí)，P型阱區(qū)2、4與N型阱區(qū)3形成的P阱/N阱結(jié)正偏，N型阱區(qū)3內(nèi)的N+區(qū)5與第二個(gè)P型阱區(qū)4形成的N+/P阱結(jié)正偏，通過PN結(jié)正向?qū)?通泄放ESD脈沖電流，且增加的N+/P阱結(jié)增加了泄放ESD電流能力。當(dāng)陽極加載正向ESD 電壓脈沖時(shí)，寄生二極管Dl首先發(fā)生雪崩擊穿，電子電流主要通過N型阱區(qū)3內(nèi)的N+區(qū)5 被陽極接觸收集，空穴電流則主要通過第二個(gè)P型阱區(qū)4流向第一個(gè)P型阱區(qū)2，并被第一 個(gè)P型阱區(qū)2內(nèi)的P+區(qū)8所收集，該電流在寄生電阻Rpw上形成壓降。隨著雪崩電流的增 力口，Rp 上壓降隨之增加，直到Q2的BE結(jié)正偏，Q2開啟。Q2開啟之后，集電極電流流向Rn w并形成壓降，Ql隨之開啟。至此，正反饋機(jī)制形成，該SCR ESD保護(hù)電路結(jié)構(gòu)泄放ESD電流?？梢?，上述SCR ESD保護(hù)電路結(jié)構(gòu)的觸發(fā)電壓由寄生二極管的N+/P阱結(jié)擊穿電壓 決定，可以在較低的ESD電壓下開啟，以保護(hù)內(nèi)部電路不被高壓破壞。此外，改變第一個(gè)P 型阱區(qū)2內(nèi)的N+區(qū)7或P+區(qū)8的尺寸，可以在不改變觸發(fā)電壓的條件下，調(diào)節(jié)SCR ESD保 護(hù)電路結(jié)構(gòu)的維持電壓，以避免器件維持電壓過低而在誤觸發(fā)下出現(xiàn)閂鎖現(xiàn)象。
具體實(shí)施方式
二一種二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，如圖5所示，包括位于 半導(dǎo)體襯底基片1上的兩種導(dǎo)電類型的阱區(qū)N型阱區(qū)2和P型阱區(qū)3 ；位于第一個(gè)N型阱 區(qū)2內(nèi)的兩個(gè)重?fù)诫s區(qū)礦區(qū)8和P+曠區(qū)7 ；位于P型阱區(qū)3內(nèi)的兩個(gè)重?fù)诫s區(qū)N+區(qū)6和 P+區(qū)5 ；與第一個(gè)N型阱區(qū)2內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的陽極；與P型阱區(qū)3內(nèi)的兩個(gè)重 摻雜區(qū)表面接觸的陰極。該保護(hù)電路結(jié)構(gòu)還包括第二個(gè)N型阱區(qū)4，所述第二個(gè)N型阱區(qū)4 與第一個(gè)N型阱區(qū)2相連并將P型阱區(qū)3包圍在中間，且P型阱區(qū)3內(nèi)的P+區(qū)5的一部分 位于P型阱區(qū)3內(nèi)，另一部分位于第二個(gè)N型阱區(qū)4內(nèi)。上述靜電釋放保護(hù)電路結(jié)構(gòu)的等效電路圖如圖6所示，包含一個(gè)寄生PNP三極管 Q3、一個(gè)寄生NPN三極管Q4、一個(gè)寄生二極管D2以及寄生電阻RnW、RPW。圖5中P型阱區(qū) 3內(nèi)的N+區(qū)6形成Q4發(fā)射區(qū)，P型阱區(qū)3形成Q4基區(qū)，第一個(gè)N型阱區(qū)2形成Q4集電區(qū)； 圖3中第一個(gè)N型阱區(qū)2內(nèi)的P+區(qū)7形成Q3發(fā)射區(qū)，第一個(gè)N型阱區(qū)2形成Q3基區(qū)，P型 阱區(qū)3形成Q3集電區(qū)。Rnw為第一個(gè)N型阱區(qū)2的寄生電阻，&講為P型阱區(qū)3的寄生電 阻。與常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)不同的是，該SCR ESD保護(hù)電路結(jié)構(gòu)含有一寄生二極管 D2，由P型阱區(qū)3內(nèi)的P+區(qū)5構(gòu)成D2陽極，第二個(gè)N型阱區(qū)4構(gòu)成D2陰極。D2的擊穿電 壓由P+/N結(jié)擊穿電壓決定，由于P型阱區(qū)3內(nèi)的P+區(qū)5的摻雜濃度較高，使得寄生二極管 D2具有較低的擊穿電壓。當(dāng)陽極加載負(fù)向ESD電壓脈沖時(shí)，N型阱區(qū)2、4與P型阱區(qū)3形成的N阱/P阱結(jié) 正偏，N型阱區(qū)3內(nèi)的P+區(qū)5與第二個(gè)N型阱區(qū)4形成的N阱/P+結(jié)正偏，通過PN結(jié)正向?qū)?通泄放ESD脈沖電流，且增加的N阱/P+結(jié)增加了泄放ESD電流能力。當(dāng)陽極加載正向ESD 電壓脈沖時(shí)，寄生二極管D2首先發(fā)生雪崩擊穿，電子電流主要通過第一個(gè)N型阱區(qū)2內(nèi)的 N+區(qū)8被陽極接觸收集，空穴電流則主要通過第一個(gè)N型阱區(qū)2流向第二個(gè)N型阱區(qū)4，并 被P型阱區(qū)3內(nèi)的P+區(qū)5所收集，該電流在寄生電阻Rnw上形成壓降。隨著雪崩電流的增 力口，Rnw上壓降隨之增加，直到Q3的BE結(jié)正偏，Q3開啟。Q3開啟之后，集電極電流流向Rp w并形成壓降，Q4隨之開啟。至此，正反饋機(jī)制形成，該SCR ESD保護(hù)電路結(jié)構(gòu)泄放ESD電 流。可見，上述SCR ESD保護(hù)電路結(jié)構(gòu)的觸發(fā)電壓由寄生二極管的N阱/P+結(jié)擊穿電 壓決定，可以在較低的ESD電壓下開啟，以保護(hù)內(nèi)部電路不被高壓破壞。此外，改變第一個(gè)N 型阱區(qū)2內(nèi)的P+區(qū)7或N+區(qū)8的尺寸，可以在不改變觸發(fā)電壓的條件下，調(diào)節(jié)SCR ESD保 護(hù)電路結(jié)構(gòu)的維持電壓，以避免器件維持電壓過低而在誤觸發(fā)下出現(xiàn)閂鎖現(xiàn)象。
具體實(shí)施方式
三如圖8所示，在具體實(shí)施方式
一的技術(shù)方案的基礎(chǔ)上，在第一個(gè)P型阱區(qū)2內(nèi)增加 一個(gè)與已有的兩個(gè)重?fù)诫s區(qū)不相連的P+重?fù)诫s區(qū)9，同時(shí)在第二個(gè)P型阱區(qū)4內(nèi)增加一個(gè) 與已有的重?fù)诫s區(qū)不相連的P+重?fù)诫s區(qū)10 ；并將兩個(gè)增加的P+重?fù)诫s區(qū)9和10采用金屬線互連。當(dāng)增加了兩個(gè)P+重?fù)诫s區(qū)9和10后，在寄生二極管擊穿情況下，空穴電流主要由 P+重?fù)诫s區(qū)10，并經(jīng)由導(dǎo)線流向P+重?fù)诫s區(qū)9，再通過P型阱區(qū)2流向P型阱區(qū)2內(nèi)的N+ 重?fù)诫s區(qū)7，最終被陰極電極收集。這樣可使得孔穴電流分布更加均勻，從而在P阱上形成 均勻的壓降，以避免電流的局部集中引起器件開啟的不均勻性。
具體實(shí)施方式
四如圖9所示，在具體實(shí)施方式
三的技術(shù)方案的基礎(chǔ)上，在第一個(gè)N型阱區(qū)2內(nèi)增加 一個(gè)與已有的兩個(gè)重?fù)诫s區(qū)不相連的N+重?fù)诫s區(qū)9，同時(shí)在第二個(gè)N型阱區(qū)4內(nèi)增加一個(gè) 與已有的重?fù)诫s區(qū)不相連的N+重?fù)诫s區(qū)10 ；并將兩個(gè)增加的N+重?fù)诫s區(qū)9和10采用金屬 線互連。當(dāng)增加了兩個(gè)N+重?fù)诫s區(qū)9和10后，在寄生二極管擊穿情況下，空穴電流主要由 N+重?fù)诫s區(qū)10，并經(jīng)由導(dǎo)線流向N+重?fù)诫s區(qū)9，再通過N型阱區(qū)2流向N型阱區(qū)2內(nèi)的P+ 重?fù)诫s區(qū)7，最終被陰極電極收集。這樣可使得孔穴電流分布更加均勻，從而在N阱上形成 均勻的壓降，以避免電流的局部集中引起器件開啟的不均勻性。上述四種具體實(shí)施方式
中，所述半導(dǎo)體襯底基片1均可采用外延P型襯底、外延N 型襯底或具有SiO2埋層的襯底，即本發(fā)明提供的SCR ESD保護(hù)電路結(jié)構(gòu)適用于體硅工藝、 外延工藝和SOI工藝等。綜上所述，本發(fā)明提供的SCR ESD保護(hù)電路結(jié)構(gòu)由于集成了一個(gè)擊穿電壓較低的 二極管，將常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的觸發(fā)電壓由P阱/N阱結(jié)的擊穿電壓轉(zhuǎn)變?yōu)镹+/P阱 (或P+/N阱)結(jié)的擊穿電壓，從而降低SCR ESD保護(hù)電路結(jié)構(gòu)觸發(fā)電壓，起到更好的保護(hù)作 用。另一方面，通過改變P阱包N+或N阱包P+的距離，可在不改變器件觸發(fā)電壓的條件下， 調(diào)節(jié)器件的維持電壓，避免誤觸發(fā)弓I起的閂鎖現(xiàn)象。
權(quán)利要求
一種二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，包括位于半導(dǎo)體襯底基片(1)上的兩種導(dǎo)電類型的阱區(qū)第一導(dǎo)電類型阱區(qū)(2)和第二導(dǎo)電類型阱區(qū)(3)；位于第一個(gè)第一導(dǎo)電類型阱區(qū)(2)內(nèi)的兩個(gè)重?fù)诫s區(qū)第一導(dǎo)電類型重?fù)诫s區(qū)(8)和第二導(dǎo)電類型重?fù)诫s區(qū)(7)；位于第二導(dǎo)電類型阱區(qū)(3)內(nèi)的兩個(gè)重?fù)诫s區(qū)第一導(dǎo)電類型重?fù)诫s區(qū)(6)和第二導(dǎo)電類型重?fù)诫s區(qū)(5)；與第一個(gè)第一導(dǎo)電類型阱區(qū)(2)內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的第一電極；與第二導(dǎo)電類型阱區(qū)(3)內(nèi)的兩個(gè)重?fù)诫s區(qū)表面接觸的第二電極；其特征在于，該保護(hù)電路結(jié)構(gòu)還包括第二個(gè)第一導(dǎo)電類型阱區(qū)(4)，所述第二個(gè)第一導(dǎo)電類型阱區(qū)(4)與第一個(gè)第一導(dǎo)電類型阱區(qū)(2)相連并將第二導(dǎo)電類型阱區(qū)(3)包圍或夾在中間，且第二導(dǎo)電類型阱區(qū)(3)內(nèi)的第二導(dǎo)電類型重?fù)诫s區(qū)(5)的一部分位于第二導(dǎo)電類型阱區(qū)(3)內(nèi)，另一部分位于第二個(gè)第一導(dǎo)電類型阱區(qū)(4)內(nèi)。
2.根據(jù)權(quán)利要求1所述的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，其特征 在于，在第一個(gè)第一導(dǎo)電類型阱區(qū)(2)內(nèi)增加一個(gè)與已有的兩個(gè)重?fù)诫s區(qū)不相連的第一導(dǎo) 電類型重?fù)诫s區(qū)(9)，同時(shí)在第二個(gè)第一導(dǎo)電類型阱區(qū)(4)內(nèi)增加一個(gè)與已有的重?fù)诫s區(qū) 不相連的第一導(dǎo)電類型重?fù)诫s區(qū)(10)；并將兩個(gè)增加的第一導(dǎo)電類型重?fù)诫s區(qū)(9和10) 采用金屬線互連。
3.根據(jù)權(quán)利要求1或2所述的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，其 特征在于，所述第一導(dǎo)電類型為P型，所述第一電極為陰極，所述第二電極為陽極。
4.根據(jù)權(quán)利要求1或2所述的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，其 特征在于，所述第一導(dǎo)電類型為N型，所述第一電極為陽極，所述第二電極為陰極。
5.根據(jù)權(quán)利要求1或2所述的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，其 特征在于，所述半導(dǎo)體襯底基片(1)為外延P型襯底、外延N型襯底或具有Si02埋層的襯 底。
6.根據(jù)權(quán)利要求3所述的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，其特征 在于，所述半導(dǎo)體襯底基片(1)為外延P型襯底、外延N型襯底或具有Si02埋層的襯底。
7.根據(jù)權(quán)利要求3所述的二極管觸發(fā)的可控硅整流式靜電釋放保護(hù)電路結(jié)構(gòu)，其特征 在于，所述半導(dǎo)體襯底基片(1)為外延P型襯底、外延N型襯底或具有Si02埋層的襯底。
全文摘要
一種二極管觸發(fā)的可控硅整流式(SCR)靜電釋放(ESD)保護(hù)電路結(jié)構(gòu)，屬于電子技術(shù)領(lǐng)域。本發(fā)明通過集成一個(gè)擊穿電壓較低的二極管，將常規(guī)SCR ESD保護(hù)電路結(jié)構(gòu)的觸發(fā)電壓由P阱/N阱結(jié)的擊穿電壓轉(zhuǎn)變?yōu)镹+/P阱(或N阱/P+)結(jié)的擊穿電壓，從而降低SCR ESD保護(hù)電路結(jié)構(gòu)觸發(fā)電壓，最終對芯片內(nèi)部電路起到更好的保護(hù)作用。同時(shí)，本發(fā)明在不改變觸發(fā)電壓的前提下，通過簡單調(diào)節(jié)器件的尺寸參數(shù)，即可獲得可調(diào)控的器件維持電壓。本發(fā)明與CMOS工藝兼容，也可采用BiCMOS、BCD、SOI等工藝，可將本發(fā)明提供的保護(hù)電路結(jié)構(gòu)連接在集成電路電源和地之間，作為電源鉗位(Power Clamp)的ESD保護(hù)，也可將其連接在集成電路輸入、輸出端口和電源(地)之間作為輸入輸出端口的ESD保護(hù)。
文檔編號H01L27/06GK101840918SQ20101908704
公開日2010年9月22日 申請日期2010年4月14日 優(yōu)先權(quán)日2010年4月14日
發(fā)明者喬明, 劉娟, 張波, 樊航, 蔣苓利, 鐘昌賢, 韓山明 申請人:電子科技大學(xué)