專利名稱：芯片區(qū)打孔集成電路引線框架的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種引線框架，具體涉及一種芯片區(qū)打孔集成電路引線框架，適 宜在薄型集成電路封裝上使用的引線框架。
背景技術(shù)：
引線框架是制作生產(chǎn)半導(dǎo)體元件的基本部件，利用樹脂塑封芯片固定成一整體的 半導(dǎo)體元件?，F(xiàn)有的集成電路SSOPML引線框架如圖2所示，它由芯片區(qū)1、連桿2、和芯片區(qū)1 連成整體的管腳4，各管腳4上面的小焊點(diǎn)3組成。其塑封外形薄，當(dāng)受到外力時(shí)，容易使基 島與塑封體剝離，損傷。發(fā)明內(nèi)容本實(shí)用新型的目的在于克服上述不足，提供一種基島和塑封體的結(jié)合力強(qiáng)，不易 剝離的芯片區(qū)打孔集成電路引線框架。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種芯片區(qū)打孔集成電路引線框架，包括芯片 區(qū)、連桿、和芯片區(qū)連成整體的管腳以及各管腳上面的小焊點(diǎn)，其特征在于所述芯片區(qū)的 四個角上各設(shè)置有一個小圓孔。所述小圓孔的直徑為0. 8士0. 1 mm。與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是本實(shí)用新型芯片區(qū)打孔集成電路引線框架，在芯片區(qū)增加了四個小圓孔，當(dāng)基島 和塑封體結(jié)合時(shí)，塑封體從小圓孔中穿過，可以提高芯片區(qū)和塑封體的結(jié)合力，使其受到外 力時(shí)也不易剝離、損傷。
圖1為現(xiàn)有技術(shù)集成電路引線框架產(chǎn)品示意圖。圖2為圖1的I部放大圖。圖3為本實(shí)用新型芯片區(qū)打孔集成電路引線框架的結(jié)構(gòu)示意圖。圖4為圖3的封裝圖。其中芯片區(qū)1、連桿2、小焊點(diǎn)3、管腳4、小圓孔5、塑封體6、引線框架7。
具體實(shí)施方式
參見圖3，本實(shí)用新型涉及的一種SS0P24L芯片區(qū)打孔集成電路引線框架，所述引 線框架由芯片區(qū)1、連桿2、和芯片區(qū)1連成整體的管腳4以及各管腳4上面的小焊點(diǎn)3組 成，所述芯片區(qū)1的四個角上各設(shè)置有一個小圓孔5，所述小圓孔5的直徑為0. 8士0. 1 mm。弓丨線框架封裝時(shí)，參見圖4，塑封體6從小圓孔5中穿過，可以提高芯片區(qū)(即基島)和塑封體6的結(jié)合力，使其受到外力時(shí)也不易剝離、損傷。
權(quán)利要求1.一種芯片區(qū)打孔集成電路引線框架，包括芯片區(qū)(1)、連桿O)、和芯片區(qū)(1)連成整 體的管腳⑷以及各管腳(4)上面的小焊點(diǎn)(3)，其特征在于所述芯片區(qū)⑴的四個角上 各設(shè)置有一個小圓孔(5)。
2.根據(jù)權(quán)利要求1所述的一種芯片區(qū)打孔集成電路引線框架，其特征在于所述小圓 孔(5)的直徑為0.8士0. 1 mm。
專利摘要本實(shí)用新型涉及一種芯片區(qū)打孔集成電路引線框架，包括芯片區(qū)(1)、連桿(2)、和芯片區(qū)(1)連成整體的管腳(4)以及各管腳(4)上面的小焊點(diǎn)(3)，其特征在于所述芯片區(qū)(1)的四個角上各設(shè)置有一個小圓孔(5)。本實(shí)用新型芯片區(qū)打孔集成電路引線框架，在芯片區(qū)增加了四個小圓孔，當(dāng)基島和塑封體結(jié)合時(shí)，塑封體從小圓孔中穿過，可以提高芯片區(qū)和塑封體的結(jié)合力，使其受到外力時(shí)也不易剝離、損傷。
文檔編號H01L23/495GK201829490SQ20102058104
公開日2011年5月11日 申請日期2010年10月28日 優(yōu)先權(quán)日2010年10月28日
發(fā)明者孫華, 王曉鋼, 謝艷, 黃玉洪 申請人:江陰康強(qiáng)電子有限公司