專利名稱：一種智能功率模塊的功率封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種最優(yōu)化的智能功率模塊(IPM)功率封裝結(jié)構(gòu)，特別涉及利用最優(yōu)化的電路實(shí)現(xiàn)功率部分器件的低寄生電感、最小化的線路互感效應(yīng)，并同時在模塊內(nèi)封裝入吸收電容以發(fā)揮該電容的最大功能。
背景技術(shù)：
智能功率模塊，S卩IPMdntelligent Power Module)，不僅把功率開關(guān)器件IGBT和驅(qū)動電路集成在一起，而且還具有欠電壓、過電流和過熱等故障檢測、保護(hù)功能，并可將錯誤信號輸出至CPU。因此在系統(tǒng)發(fā)生負(fù)載事故或使用不當(dāng)情況下，也可以保證IPM自身不受損壞。IPM以其高可靠性、低損耗、低開發(fā)成本正贏得越來越大的市場，尤其適合于驅(qū)動電機(jī)的變頻器和各種逆變電源。它是變頻調(diào)速，冶金機(jī)械，電力牽引，伺服驅(qū)動，變頻家電的一種非常理想的電力電子器件。IPM發(fā)展至今，其體積在縮小，芯片損耗正在逐步減小，功能越來越完善。但與傳統(tǒng)分立模塊相比，IPM大多采用專用驅(qū)動芯片配以合適門極電阻一體式封裝入模塊之中。驅(qū)動芯片的固有觸發(fā)工作特性及一體化封裝的門極電阻無法隨意改變，因此IPM無法實(shí)現(xiàn)軟關(guān)斷功能。這使得IPM實(shí)際工作時，尤其在大電流甚至短路條件下關(guān)斷時，器件兩端承受較高的電壓過沖。現(xiàn)有封裝結(jié)構(gòu)中，在實(shí)際電路結(jié)構(gòu)上寄生電感較大，未實(shí)現(xiàn)較好的低寄生電感情況下，即使IPM模塊擁有自保護(hù)功能，但由于軟關(guān)斷無法實(shí)現(xiàn)，所以真正短路或過載條件下，功率器件關(guān)斷時電壓過沖過高，在惡劣情況下仍然會使得功率側(cè)超壓，導(dǎo)致器件失效。上述的IGBT在關(guān)斷時，由于線路寄生電感的存在，其集電極C與發(fā)射極E之間需要承受一個電壓過沖，其值為母線直流電壓Vdc與寄生電感兩端由于電流變化率產(chǎn)生的瞬間電壓Vsp之和Vrm = Vdc+Vsp顯然，降低寄生電感值，可以有效的抑制相同電流變化率的條件下所帶來的電壓過沖:Vsp = LsXdi/dt引線框直接焊接的形式，另一方面也使得功率器件的散熱更為優(yōu)異。通過引線框這一側(cè)，功率器件將工作過程中的一部分熱量傳導(dǎo)至外部連接PCB，使得功率器件實(shí)現(xiàn)多維化散熱。功率器件所生產(chǎn)的熱量，通過底板與引線框分別散熱Ptot = Pu+PdPu為通過引線框散熱之能能量，Pd為通過底板散熱之能量。當(dāng)引線框散熱而總的耗散能量恒定情況下，Pd可以有效降低。由熱阻公式可以看到Tj = Pd/Rth+Tc在相同的散熱條件下，模塊運(yùn)行最高結(jié)溫可以有效降低，進(jìn)而使得模塊工作更安全，也延長了模塊的有效工作壽命。
發(fā)明內(nèi)容本實(shí)用新型的目的是設(shè)計(jì)出一種最優(yōu)化的智能功率模塊的功率封裝結(jié)構(gòu)。[0014]本實(shí)用新型要解決的是現(xiàn)有IPM模塊無法實(shí)現(xiàn)軟關(guān)斷功能，在實(shí)際工作時，尤其是在大電流、甚至短路條件下關(guān)斷時，器件兩端承受較高的電壓過沖，導(dǎo)致器件失效的問題。本實(shí)用新型針對MOSFET型和IGBT型IPM模塊功率封裝進(jìn)行了最優(yōu)化的設(shè)計(jì)。本實(shí)用新型的技術(shù)方案是包括基板，最優(yōu)化的電路拓?fù)洳季?，功率器件和吸收電容，功率器件安裝于基板上，吸收電容封裝于電路拓?fù)洳季肿羁拷β势骷腜端和N端?；迳线€包括驅(qū)動芯片、保護(hù)和控制電路芯片。引線框直接焊接在功率器件上，以有效降低封裝線路寄生電感。基板上安裝的功率器件是P型MOSFET器件和N型MOSFET器件，P型MOSFET器件、N型MOSFET器件與輸出側(cè)連接電路連接，在P型MOSFET器件直接焊接有上橋臂源極連接引線框，電路中為直流側(cè)負(fù)極P，在N型MOSFET器件上直接焊接有下橋臂源極連接引線框，電路中為直流側(cè)正極N，上橋臂源極連接引線框與下橋臂源極引線框?yàn)槠叫性O(shè)置；吸收電容內(nèi)置于最靠近P型MOSFET器件的P端和N型MOSFET器件的N端，且直接焊接在上橋臂源極連接引線框和下橋臂源極連接引線框的的表面，使得吸收電容引腳位置最靠近P型 MOSFET器件、N型MOSFET器件。基板上安裝的功率器件或者是IGB器件，包括上管IGBT器件和下管IGBT器件，上管IGBT門極與引線框焊接連接，單相下管IGBT門極直接焊接于底層電路，上管IGBT集電極在電路中作為P極，下管IGBT發(fā)射極在電路中作為N極，P極、N極自基板上引出，為相互平行走線；吸收電容內(nèi)置且直接焊接在最靠近上管IGBT器件和下管IGBT器件上，使吸收電容引腳位置靠近上管IGBT器件和下管IGBT器件。本實(shí)用新型的優(yōu)點(diǎn)由于本實(shí)用新型所提供的一種最優(yōu)化的智能功率模塊的功率封裝結(jié)構(gòu)，在實(shí)現(xiàn)傳統(tǒng)IPM模塊驅(qū)動、保護(hù)功能的基礎(chǔ)上，進(jìn)一步優(yōu)化其功率側(cè)封裝，降低封裝中的電路寄生電感并放置吸收電容，大大降低電壓過沖過高對器件失效的潛在威脅， 也降低了系統(tǒng)設(shè)計(jì)中對功率器件裕量的要求，提高系統(tǒng)的可靠性。

圖1是本實(shí)用新型MOSFET型IPM的優(yōu)化封裝結(jié)構(gòu)三維立體示意圖。圖2是本實(shí)用新型MOSFET型IPM的優(yōu)化封裝結(jié)構(gòu)上視圖。圖3是本實(shí)用新型MOSFET型IPM的優(yōu)化封裝結(jié)構(gòu)正視圖。圖4是本實(shí)用新型MOSFET型IPM的優(yōu)化封裝結(jié)構(gòu)內(nèi)部電流回路示意圖。圖5是本實(shí)用新型IGBT型IPM的優(yōu)化封裝結(jié)構(gòu)三維立體示意圖。圖6是本實(shí)用新型IGBT型IPM的優(yōu)化封裝結(jié)構(gòu)上視圖。圖7是本實(shí)用新型IGBT型IPM的優(yōu)化封裝結(jié)構(gòu)正視圖。圖8是本實(shí)用新型IGBT型IPM的優(yōu)化封裝結(jié)構(gòu)內(nèi)部電流回路示意。圖9是本實(shí)用新型最優(yōu)化封裝結(jié)構(gòu)內(nèi)置吸收電容與線路寄生電感示意圖。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對本實(shí)用新型作進(jìn)一步的說明。如圖所示，本實(shí)用新型包括基板，最優(yōu)化的電路拓?fù)洳季?，功率器件和吸收電容?功率器件安裝于基板上，其特征在于收電容封裝于電路拓?fù)洳季肿羁拷β势骷腜端和N端?；迳线€包括驅(qū)動芯片、保護(hù)和控制電路芯片。引線框直接焊接在功率器件上，以有效降低封裝線路寄生電感。 現(xiàn)具體來說明MOSFET型和IGBT型IPM最優(yōu)化的功率封裝結(jié)構(gòu)。如圖1到圖3所示，為MOSFET型IPM的封裝結(jié)構(gòu)，采用P型和N型MOSFET分別作功率側(cè)單相電路的上、下橋臂。圖中，1表示功率模塊的基板，2表示單相功率電路的輸出側(cè)連接電路，3表示P型MOSFET器件，4表示N型MOSFET器件，5表示內(nèi)置吸收電容，6表示P 型MOSFET器件的源極連接引線框，電路中為直流側(cè)正極(P)，7表示N型MOSFET器件的源極連接引線框，電路中為直流側(cè)負(fù)極(N)。從圖2可以看到，MOSFET型IPM模塊的上橋臂源極連接引線框6與下橋臂源極引線框7為平行放置，并與功率器件直接焊接連接，不僅將線路寄生電感降至最小，且在模塊實(shí)際工作中這兩條線路帶來的互感效應(yīng)降至最低。這由圖4可以直觀看出。圖3所示，可以看到內(nèi)置的吸收電容5直接焊接在三相逆變電路上橋臂源極連接引線框6與下橋臂源極引線框7的表面，也是該相電路的P-N點(diǎn)，使得吸收電容引腳位置最靠近功率器件。如圖5所示，IGBT型IPM模塊與MOSFET型IPM模塊一致，IGBT反并聯(lián)續(xù)流二極管使用。圖5中所示，8為功率模塊的基板，9為上管IGBT集電極，即為三相逆變電路之P極， 10為下管IGBT發(fā)射極，即為三相逆變電路之N極，11為單相上管IGBT器件，12為單相下管 IGBT器件，13為單相輸出端引線框，14為吸收電容，15為上管IGBT門極焊接引線框。圖5可以看到，首先，對于單相上、下橋臂的功率器件，需要相反放置。單相上管 IGBT門極與引線框15焊接連接，下管IGBT門極直接焊接于底層電路。從圖7可以看到IGBT型IPM模塊的三相逆變拓?fù)浣Y(jié)構(gòu)之P、N極(端)自基板8 上引出，為相互平行走線形式，而輸出端與引線框焊接形式連接，與P、N走線為十字交叉形式。這樣的走線布局可以將線路的寄生電感降低，且工作時互感效應(yīng)影響也相應(yīng)減小。這在圖8中可以更為直觀的看到。圖6所示電路中，可以看到內(nèi)置的吸收電容14直接焊接在最靠近單相上管IGBT 器件11、單相下管IGBT器件12的DBC或者IMS板底部電路回路上。吸收電容14的一端為上管IGBT器件的集電極，另一端為下管IGBT器件的發(fā)射極。這兩端也是該相電路的P-N 點(diǎn)，吸收電容14引腳位置已是最靠近功率器件。圖9是最優(yōu)化封裝內(nèi)置吸收電容14與寄生電感的示意圖，可以看到，傳統(tǒng)的外置吸收電容在外部放置，雖然是在電路拓?fù)渖舷鹿苤甈-N之間，但是由于此回路中存在功率器件封裝的內(nèi)部線路寄生電感LP1、LCI、LEI、LC2、LE2、LNl，且外部功率側(cè)連接線路亦存在寄生電感LP2、LN2。因此，實(shí)際功率器件關(guān)斷時，上管集電極與下管發(fā)射極所承受的電壓過沖是非常高的。而最優(yōu)化的功率封裝是將吸收電容內(nèi)置，并且以直接引線框焊接的形式實(shí)現(xiàn)上下管芯片的電氣連接，將寄生電感LE1、LC2降至最低。而這樣的形式，可以將功率器件連接所產(chǎn)生的寄生電感LP1、LCU LEU LC2、LE2、LNl,以及外部線路連接所產(chǎn)生的寄生電感LP2、 LN2完全的隔離于吸收電容的外側(cè)。由此可以看到，該吸收電容可以最有效的發(fā)揮吸收電壓過沖的效果，有效的降低功率芯片所真正承受的電壓過沖值。這使得功率器件關(guān)斷條件下由于線路電感引起的電壓過沖得以有效抑制。降低電壓過沖使得功率器件關(guān)斷損耗得以降低的同時，更提高了其工作的安全性，也使得專用型驅(qū)動芯片無法在大電流甚至短路條件下對功率芯片進(jìn)行軟關(guān)斷的問題得到有效改善。 針對MOSFET器件和IGBT器件的不同，本實(shí)用新型針對性的對電路布局進(jìn)行優(yōu)化設(shè)計(jì)，使得模塊正常工作時線路間互感效應(yīng)有效降低。同時降低系統(tǒng)EMI、減小高頻條件下驅(qū)動IC受干擾程度。
權(quán)利要求1.一種智能功率模塊的功率封裝結(jié)構(gòu)，包括基板，電路拓?fù)洳季郑β势骷臀针娙?，功率器件安裝于基板上，其特征在于吸收電容封裝于電路拓?fù)洳季种凶羁拷β势骷腜端和N端。
2.根據(jù)權(quán)利要求1所述的智能功率模塊的功率封裝結(jié)構(gòu)，其特征在于基板上還包括驅(qū)動芯片、保護(hù)和控制電路芯片。
3.根據(jù)權(quán)利要求1所述的智能功率模塊的功率封裝結(jié)構(gòu)，其特征在于引線框直接焊接在功率器件上，以有效降低封裝線路寄生電感。
4.根據(jù)權(quán)利要求1所述的智能功率模塊的功率封裝結(jié)構(gòu)，其特征在于基板上安裝的功率器件是P型MOSFET器件和N型MOSFET器件，P型MOSFET器件、N型MOSFET器件與輸出側(cè)連接電路連接，在P型MOSFET器件直接焊接有上橋臂源極連接引線框，電路中為直流側(cè)負(fù)極P，在N型MOSFET器件上直接焊接有下橋臂源極連接引線框，電路中為直流側(cè)正極N，上橋臂源極連接引線框與下橋臂源極引線框?yàn)槠叫性O(shè)置；吸收電容內(nèi)置于最靠近P型MOSFET 器件的P端和N型MOSFET器件的N端，且直接焊接在上橋臂源極連接引線框和下橋臂源極連接引線框的的表面，使得吸收電容引腳位置最靠近P型MOSFET器件、N型MOSFET器件。
5.根據(jù)權(quán)利要求1所述的智能功率模塊的功率封裝結(jié)構(gòu)，其特征在于基板上安裝的功率器件是IGB器件，包括上管IGBT器件和下管IGBT器件，上管IGBT門極與引線框焊接連接，單相下管IGBT門極直接焊接于底層電路，上管IGBT集電極在電路中作為P極，下管 IGBT發(fā)射極在電路中作為N極，P極、N極自基板上引出，為相互平行走線；吸收電容內(nèi)置且直接焊接在最靠近上管IGBT器件和下管IGBT器件上，使吸收電容引腳位置靠近上管IGBT 器件和下管IGBT器件。
專利摘要本實(shí)用新型提供了一種智能功率模塊的功率封裝結(jié)構(gòu)，采用引線框直接焊接的形式實(shí)現(xiàn)模塊內(nèi)部電路拓?fù)浣Y(jié)構(gòu)，且在模塊內(nèi)部最靠近功率器件位置設(shè)置吸收電容。本實(shí)用新型大大降低電壓過沖過高對器件失效的潛在威脅，也降低了系統(tǒng)設(shè)計(jì)中對功率器件裕量的要求，提高系統(tǒng)的可靠性。
文檔編號H01L23/495GK202076261SQ201020602278
公開日2011年12月14日 申請日期2010年11月12日 優(yōu)先權(quán)日2010年11月12日
發(fā)明者戴志展, 汪水明 申請人:嘉興斯達(dá)微電子有限公司