專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
SiC (碳化硅硅碳化物)與Si (硅)相比絕緣破壞耐性以及熱傳導(dǎo)率等更良好。 因此，SiC例如作為適合于混合動(dòng)力汽車的逆變器(inverter)等用途中的半導(dǎo)體而受到關(guān)注。更具體而言，使用了 SiC 的 MISFET (MetaUnsulator Semiconductor Field Effect Transistor)，作為適合于混合動(dòng)力汽車的逆變器等的高耐壓設(shè)備而被期待。作為使用了SiC 的 MISFET 的一例的 MOSFET (Metal OxideSemiconductor Field Effect Transistor)具有在SiC基板上夾著由SiO2 (氧化硅)構(gòu)成的柵絕緣膜而層疊了柵電極的SiC-MOS構(gòu)造。在SiC基板的表層部形成有阱區(qū)域。在阱區(qū)域的表層部形成有彼此隔開間隔的源區(qū)域以及漏區(qū)域。柵絕緣膜形成在源區(qū)域以及漏區(qū)域之間的區(qū)域上?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 日本特開2009-16530號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明所要解決的課題SiC-MOS構(gòu)造具有在SiC基板與柵絕緣膜的界面(Si02/SiC界面)上產(chǎn)生高密度的界面態(tài)(interface state)的問題。界面態(tài)(界面缺陷)隨著由SiO2構(gòu)成的柵絕緣膜的厚度增大而增加。因此，本申請(qǐng)發(fā)明者研究了不是SiO2的單層構(gòu)造而是在比較薄的SiO2膜上層疊了 AlON(氮氧化鋁)膜的ΑΙΟΝ/SiA層疊構(gòu)造的柵絕緣膜的采用。例如在比較厚度40nm的SiO2單層的柵絕緣膜、與厚度65nm的AlON膜以及厚度 6nm的S^2膜的層疊構(gòu)造的柵絕緣膜的情況下，在AlON/Sih層疊柵絕緣膜中由于S^2膜的厚度小，因此可期待界面態(tài)密度的降低。圖11是表示常溫下的ΑΙΟΝ/SiA層疊柵絕緣膜以及SiA單層?xùn)沤^緣膜的電場(chǎng)強(qiáng)度一泄漏電流(leak current)特性(柵絕緣膜上產(chǎn)生的電場(chǎng)(Oxide Field)的強(qiáng)度與泄漏電流密度(Gate Current Density)之間的關(guān)系)的圖表。另外，圖12是表示高溫下的 A10N/Si02層疊柵絕緣膜以及SiO2單層?xùn)沤^緣膜的電場(chǎng)強(qiáng)度一泄漏電流特性的圖表。如圖11，12所示，確認(rèn)了在々1(^/5102層疊柵絕緣膜中不僅在常溫(大約25°C ) 下即使在200°C的高溫下也與SiO2單層?xùn)沤^緣膜相比降低泄漏電流的情況。該降低的效果在A10N/Si02層疊柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度在大于6MV/cm的范圍內(nèi)尤其大。圖13是表示采用了 ΑΙΟΝ/SiA層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 SW2單層?xùn)沤^緣膜的SiC-MOS構(gòu)造的界面態(tài)密度的評(píng)價(jià)結(jié)果的圖表。在該圖表中，橫軸是來自柵絕緣膜的價(jià)電子端的能量(Ec-E)，縱軸是界面態(tài)密度Dit。
針對(duì)采用了 ΑΙΟΝ/SiA層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 SW2單層?xùn)沤^緣膜的SiC-MOS構(gòu)造，分別對(duì)高頻CV特性(例如測(cè)量頻率100kHz)和低頻CV特性(準(zhǔn)靜態(tài) CV特性)進(jìn)行測(cè)量，并且通過High-Low法計(jì)算出高頻測(cè)量值與低頻測(cè)量值的差值作為界面態(tài)密度Dit。在采用了 A10N/Si02層疊柵絕緣膜的SiC-MIS構(gòu)造中，與采用了 Si02單層?xùn)沤^緣膜的SiC-MOS構(gòu)造相比，可期待SW2膜的厚度的降低而產(chǎn)生的界面態(tài)密度的降低，但是由圖13所示的結(jié)果可知，實(shí)際上界面態(tài)密度增大。在MISFET中，界面態(tài)密度的增大成為溝道 (channel)移動(dòng)度的低下的原因。本發(fā)明的目的在于提供一種碳化硅基板與氧化硅膜的界面的狀態(tài)良好的半導(dǎo)體裝置及其制造方法。用于解決課題的手段本發(fā)明的一方面所涉及的半導(dǎo)體裝置的制造方法包括在碳化硅(SiC)基板上形成氧化硅(SiO2)膜的工序；在包含氫的氣體中對(duì)所述碳化硅基板以及所述氧化硅膜進(jìn)行退火的工序；和在所述碳化硅基板以及所述氧化硅膜的退火后，在所述氧化硅膜上形成氮氧化鋁(AlON)膜的工序。在碳化硅基板上形成有氧化硅膜的原樣狀態(tài)下，在碳化硅基板與氧化硅膜的界面，存在碳(C)原子以及硅(Si)原子的不飽和鍵(dangling bond)。在氧化硅膜的形成后， 在包含氫的氣體中對(duì)碳化硅基板以及氧化硅膜進(jìn)行退火，由此氫(H)原子鍵合(結(jié)合)在碳原子以及硅原子的不飽和鍵，使碳化硅基板與氧化硅膜的界面氫終端化(水素終端化)。 其結(jié)果，減少碳化硅基板與氧化硅膜的界面的缺陷(界面態(tài)密度)，并改善界面的狀態(tài)。在碳化硅基板以及氧化硅膜的退火后，在氧化硅膜上形成氮氧化鋁膜。在氧化硅膜上存在氮氧化鋁膜，由此可防止來自碳化硅基板以及氧化硅膜的奪氫(水素拔K )。因此，可維持通過氫終端化來改善的碳化硅基板與氧化硅膜的界面的狀態(tài)。從而，根據(jù)本發(fā)明的一個(gè)方面所涉及的制造方法，能夠改善碳化硅基板與氧化硅膜的界面的狀態(tài)，并且能夠維持該改善的狀態(tài)。其結(jié)果，能夠得到碳化硅基板與氧化硅膜的界面的狀態(tài)良好的半導(dǎo)體裝置。也即， 通過本發(fā)明所涉及的制造方法，能夠制造一種半導(dǎo)體裝置，該半導(dǎo)體裝置具有碳化硅基板；在碳化硅基板上形成的氧化硅膜；和在氧化硅膜上形成的氮氧化鋁膜，其中使碳化硅基板與氧化硅膜的界面氫終端。在半導(dǎo)體裝置具備將氧化硅膜以及氮氧化鋁膜作為柵絕緣膜的MISFET的情況下，通過界面態(tài)密度的降低，能夠?qū)崿F(xiàn)溝道遷移率的提高。氮氧化鋁膜是高介電常數(shù)膜(High-k膜)。因此，在由氧化硅膜以及氮氧化鋁膜構(gòu)成的柵絕緣膜中，與僅由氧化硅膜構(gòu)成的柵絕緣膜相比，增大了氮氧化鋁膜的厚度，由此能夠確保同等以上的電氣特性的同時(shí)，降低泄漏電流。其結(jié)果，能夠提高柵絕緣膜的可靠性。另外，優(yōu)選地，在氮氧化鋁膜上形成的柵電極由包含鋁的金屬材料構(gòu)成。據(jù)此，與柵電極由多晶硅構(gòu)成的構(gòu)成相比，能夠?qū)崿F(xiàn)MISFET的動(dòng)作速度的提高以及耗電的降低。優(yōu)選地，在形成氮氧化鋁膜后對(duì)氮氧化鋁膜進(jìn)行退火(PDA =PostD印osition Annealing)。通過該退火，能夠提升氮氧化鋁膜的結(jié)晶化度，并且能夠提高氮氧化鋁膜的膜質(zhì)。
6
優(yōu)選地，碳化硅基板以及氧化硅膜的退火為FGA(Forming GasAnnealing)，在混合了氫(H2)和氮(N2)的合成氣體中在450 1000°C的溫度條件下進(jìn)行即可。合成氣體以比爆炸界限小的比例包含氫即可，更具體而言，合成氣體包含3%的氫和97%的氮即可。而且，碳化硅基板以及氧化硅膜的退火，在該合成氣體中，在1000°C的溫度下進(jìn)行30分鐘之后，在450°C的溫度下進(jìn)行30分鐘即可。據(jù)此，能夠在氧化硅膜中良好地導(dǎo)入氫原子，能夠有效地減少在碳化硅基板與氧化硅膜的界面上存在的碳原子以及硅原子的不飽和鍵。另外，優(yōu)選地，在碳化硅基板以及氧化硅膜的退火之前，向氧化硅膜照射氮等離子體。據(jù)此，在碳化硅基板與氧化硅膜的界面中，能夠切斷Si-O-C鍵以及C-C簇(cluster)， 并且產(chǎn)生碳原子以及硅原子的不飽和鍵。而且，在照射氮等離子體后進(jìn)行碳化硅基板以及氧化硅膜的退火，由此能夠使氫原子容易地鍵合在存在于碳化硅基板與氧化硅膜的界面上的碳原子以及硅原子的不飽和鍵。其結(jié)果，能夠使碳化硅基板與氧化硅膜的界面良好地氫終端化。另外，優(yōu)選地，氧化硅膜通過使用了包含氮氧化物(NOx)在內(nèi)的氣體的熱氧化法來形成。據(jù)此，能夠在氧化硅膜中導(dǎo)入氮原子，并且能夠提高氧化硅膜的相對(duì)介電常數(shù)。其結(jié)果，能夠進(jìn)一步降低泄漏電流。再有，能夠?qū)崿F(xiàn)碳化硅基板與氧化硅膜的界面的氮終端化而產(chǎn)生的界面態(tài)密度的進(jìn)一步降低，并且能夠期待溝道遷移率的進(jìn)一步提高(改善)。本發(fā)明的另一方面所涉及的半導(dǎo)體裝置，具有碳化硅層；在所述碳化硅層上形成的氮氧化硅膜；在所述氮氧化硅膜上形成的氧化硅膜；在所述氧化硅膜上形成的高介電常數(shù)絕緣膜(High-k絕緣膜)；和在所述高介電常數(shù)絕緣膜上形成的柵電極。換言之，本發(fā)明的另一局面所涉及的半導(dǎo)體裝置，具有碳化硅層；在所述碳化硅層上形成的柵絕緣膜；和在所述柵絕緣膜上形成的柵電極。而且，所述柵絕緣膜具有從所述碳化硅層側(cè)起層疊了氮氧化硅膜、氧化硅膜以及高介電常數(shù)絕緣膜的構(gòu)造。在碳化硅層與氧化硅膜之間介入氮氧化硅膜，由此與柵絕緣膜僅由氧化硅膜構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)碳化硅層與柵絕緣膜的界面中的界面態(tài)密度的降低。而且，通過界面態(tài)密度的降低，能夠?qū)崿F(xiàn)溝道遷移率的提高。另外，減小氮氧化硅膜以及氧化硅膜的合計(jì)厚度，并增大高介電常數(shù)絕緣膜的厚度，由此能夠抑制碳化硅層與柵絕緣膜的界面中的界面態(tài)密度的增大的同時(shí)，實(shí)現(xiàn)柵絕緣膜的厚度的增大而產(chǎn)生的泄漏電流的降低。從而，能夠同時(shí)達(dá)成界面態(tài)密度的降低而產(chǎn)生的溝道遷移率的提高以及泄漏電流的降低而產(chǎn)生的柵絕緣膜的可靠性的提高這雙方。在氮氧化硅膜以及氧化硅膜的合計(jì)厚度為Inm以上且IOnm以下的情況下，能夠使碳化硅層與柵絕緣膜的界面成為尤其良好的狀態(tài)。高介電常數(shù)絕緣膜也可以是氮氧化鋁膜。優(yōu)選地，柵電極由包含鋁的金屬材料構(gòu)成。據(jù)此，與柵電極由多晶硅構(gòu)成的結(jié)構(gòu)相比，能夠?qū)崿F(xiàn)MISFET的動(dòng)作速度的提高以及耗電的降低。本發(fā)明的另外其他局面所涉及的半導(dǎo)體裝置，具有由第1導(dǎo)電型的SiC構(gòu)成的半導(dǎo)體層；在所述半導(dǎo)體層的表層部形成的第2導(dǎo)電型的阱區(qū)域；在所述阱區(qū)域的表層部形成的第1導(dǎo)電型的源區(qū)域；在所述半導(dǎo)體層上形成的柵絕緣膜；和在所述柵絕緣膜上形成且夾著所述柵絕緣膜而與所述阱區(qū)域中的形成有溝道的溝道區(qū)域?qū)χ玫臇烹姌O。在所述源
7區(qū)域中，與所述溝道區(qū)域相鄰的給定寬度的第ι區(qū)域的雜質(zhì)濃度，比該第1區(qū)域以外的第2 區(qū)域的雜質(zhì)濃度低。如此，使源區(qū)域中的與溝道區(qū)域相鄰的第1區(qū)域的雜質(zhì)濃度降低，由此能夠較低地抑制第1區(qū)域的表面中的氧化膜的生長(zhǎng)的速率(氧化速率)。從而，能夠防止在除去該氧化膜后在第1區(qū)域的表面與溝道區(qū)域(阱區(qū)域)的表面之間形成較大的階梯。其結(jié)果，能夠使從源區(qū)域起在溝道區(qū)域移動(dòng)的載流子的路徑(移動(dòng)路徑)接近于直線，由此能夠達(dá)成溝道電阻的降低。由于源區(qū)域中的第1區(qū)域以外的第2區(qū)域的雜質(zhì)濃度比第1區(qū)域的雜質(zhì)濃度高， 因此在第1區(qū)域的表面與第2區(qū)域的表面之間形成第2區(qū)域的表面比第1區(qū)域的表面低一臺(tái)階的階梯。即使在第1區(qū)域的表面與第2區(qū)域的表面之間形成有階梯，該階梯也不會(huì)對(duì)溝道區(qū)域中的載流子的流動(dòng)帶來影響。從而，相對(duì)降低第1區(qū)域的雜質(zhì)濃度，并且相對(duì)提高第2區(qū)域的雜質(zhì)濃度，由此不會(huì)降低源區(qū)域的載流子濃度，能夠降低溝道電阻。在源區(qū)域以及溝道區(qū)域在沿著半導(dǎo)體層的上表面的方向上相鄰地形成的情況下， 源區(qū)域以及溝道區(qū)域的各上表面成為這些的表面，并且柵絕緣膜形成在半導(dǎo)體層的上表面。而且，在柵絕緣膜上將柵電極設(shè)置為與溝道區(qū)域的上表面對(duì)置。也即，半導(dǎo)體裝置具有平面柵型 MIS (Metal InsulatorSemiconductor)構(gòu)造。另外，在源區(qū)域以及溝道區(qū)域在與半導(dǎo)體層的上表面正交的方向上相鄰地形成的情況下，在半導(dǎo)體層形成從源區(qū)域的上表面往下挖掘的溝渠，并且柵絕緣膜形成在溝渠的內(nèi)面。溝渠貫穿源區(qū)域以及阱區(qū)域。而且，柵電極設(shè)置在柵絕緣膜的內(nèi)側(cè)，并且埋設(shè)在溝渠中。也即，半導(dǎo)體裝置具有溝渠柵型MIS構(gòu)造。通過參照附圖以及下面敘述的實(shí)施方式的說明，使本發(fā)明中的上述的或者另外其他的目的、特征以及效果更加清楚。


圖1是本發(fā)明的第1實(shí)施方式所涉及的半導(dǎo)體裝置的示意性剖面圖。圖2是以圖解的方式表示SiC基板與S^2膜的界面的構(gòu)造的剖面圖。圖3是圖1所示的半導(dǎo)體裝置的制造工序圖。圖4是表示柵電壓(Gate Voltage)與漏電流(Drain Current)的關(guān)系的圖表。圖5是表示試樣1，2中的柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate Oxide Field)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。圖6是表示試樣1的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖7是表示試樣2的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖8是表示在調(diào)查圖6，7所示的溫度依賴性時(shí)的各溫度與各溫度中的場(chǎng)效應(yīng)遷移率的極大值的關(guān)系的圖表。圖9是表示試樣1，3中的柵電壓(Gate Voltage)與漏電流(DrainCurrent)的關(guān)系的圖表。圖10是表示柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate OxideField)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。圖11是表示常溫下的ΑΙΟΝ/SiA層疊柵絕緣膜以及S^2單層?xùn)沤^緣膜的電場(chǎng)強(qiáng)度-泄漏電流特性(柵絕緣膜上產(chǎn)生的電場(chǎng)(Oxide Field)的強(qiáng)度與泄漏電流密度(柵電流密度，feite Current Density)的關(guān)系)的圖表。圖12是表示高溫下的ΑΙΟΝ/SiA層疊柵絕緣膜以及S^2單層?xùn)沤^緣膜的電場(chǎng)強(qiáng)度-泄漏電流特性(柵絕緣膜上產(chǎn)生的電場(chǎng)(Oxide Field)的強(qiáng)度與泄漏電流密度(柵電流密度，feite Current Density)的關(guān)系)的圖表。圖13是表示采用了 ΑΙΟΝ/SiA層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 SW2單層?xùn)沤^緣膜的SiC-MOS構(gòu)造的界面態(tài)密度的評(píng)價(jià)結(jié)果的圖表。圖14是本發(fā)明的第2實(shí)施方式所涉及的半導(dǎo)體裝置的示意性俯視圖。圖15是圖14所示的切斷線A-A中的半導(dǎo)體裝置的示意性剖面圖。圖16是圖15所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。圖17是以圖解的方式表示SiC基板與SiO2膜的界面的構(gòu)造的剖面圖。圖18A是表示半導(dǎo)體裝置的制造工序的示意性剖面圖。圖18B是表示圖18A的下一工序的示意性剖面圖。圖18C是表示圖18B的下一工序的示意性剖面圖。圖18D是表示圖18C的下一工序的示意性剖面圖。圖18E是表示圖18D的下一工序的示意性剖面圖。圖18F是表示圖18E的下一工序的示意性剖面圖。圖18G是表示圖18F的下一工序的示意性剖面圖。圖18H是表示圖18G的下一工序的示意性剖面圖。圖181是表示圖18H的下一工序的示意性剖面圖。圖18J是表示圖181的下一工序的示意性剖面圖。圖18K是表示圖18J的下一工序的示意性剖面圖。圖19是柵絕緣膜的制造工序圖。圖20是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖21是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖22是圖21所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。圖23是表示柵電壓(Gate Voltage)與漏電流(Drain Current)的關(guān)系的圖表。圖M是表示試樣101，102中的柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate Oxide Field)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。圖25是表示試樣101的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖沈是表示試樣102的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖27是表示在調(diào)查圖25J6所示的溫度依賴性時(shí)的各溫度與各溫度中的場(chǎng)效應(yīng)遷移率的極大值的關(guān)系的圖表。圖觀是表示試樣101，103中的柵電壓(Gate Voltage)與漏電流(DrainCurrent) 的關(guān)系的圖表。圖四是表示柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate OxideField)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。圖30是使用了 SiC的參考例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖31是圖30所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。
圖32是本發(fā)明的第3實(shí)施方式所涉及的半導(dǎo)體裝置的示意性剖面圖。圖33是柵絕緣膜的制造工序圖。圖34是表示采用了 A10N/Si02/Si0xNy層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 A10N/Si02層疊柵絕緣膜的SiC-MOS構(gòu)造的界面態(tài)密度的圖表。圖35是柵絕緣膜的其他制造工序圖。圖36是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖37是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖38是本發(fā)明的第4實(shí)施方式所涉及的半導(dǎo)體裝置的示意性俯視圖。圖39是圖38所示的切斷線B-B中的半導(dǎo)體裝置的示意性剖面圖。圖40是圖39所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。圖41A是表示半導(dǎo)體裝置的制造工序的示意性剖面圖。圖41B是表示圖41A的下一工序的示意性剖面圖。圖41C是表示圖41B的下一工序的示意性剖面圖。圖41D是表示圖41C的下一工序的示意性剖面圖。圖41E是表示圖41D的下一工序的示意性剖面圖。圖41F是表示圖41E的下一工序的示意性剖面圖。圖41G是表示圖41F的下一工序的示意性剖面圖。圖41H是表示圖41G的下一工序的示意性剖面圖。圖411是表示圖41H的下一工序的示意性剖面圖。圖41J是表示圖411的下一工序的示意性剖面圖。圖41K是表示圖41J的下一工序的示意性剖面圖。圖42是柵絕緣膜的制造工序圖。圖43是表示采用了 A10N/Si02/Si0xNy層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 A10N/Si02層疊柵絕緣膜的SiC-MOS構(gòu)造的界面態(tài)密度的圖表。圖44是柵絕緣膜的其他制造工序圖。圖45是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖46是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖47是圖46所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。圖48是另外其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖49是本發(fā)明的第5實(shí)施方式所涉及的半導(dǎo)體裝置的示意性俯視圖。圖50是圖49所示的切斷線C-C中的半導(dǎo)體裝置的示意性剖面圖。圖51是圖50所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。圖52A是表示半導(dǎo)體裝置的制造工序的示意性剖面圖。圖52B是表示圖52A的下一工序的示意性剖面圖。圖52C是表示圖52B的下一工序的示意性剖面圖。圖52D是表示圖52C的下一工序的示意性剖面圖。圖52E是表示圖52D的下一工序的示意性剖面圖。圖52F是表示圖52E的下一工序的示意性剖面圖。圖52G是表示圖52F的下一工序的示意性剖面圖。
圖52H是表示圖52G的下一工序的示意性剖面圖。圖521是表示圖52H的下一工序的示意性剖面圖。圖52J是表示圖521的下一工序的示意性剖面圖。圖51是表示圖52J的下一工序的示意性剖面圖。圖53是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖M是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖55是圖M所示的源區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。
具體實(shí)施例方式〈第1實(shí)施方式〉圖1是本發(fā)明的第1實(shí)施方式所涉及的半導(dǎo)體裝置的示意性剖面圖。半導(dǎo)體裝置1具有由摻雜了 N型雜質(zhì)的SiC(碳化硅)構(gòu)成的SiC基板2。在SiC基板2的表層部形成有P型的阱區(qū)域3。在阱區(qū)域3的表層部形成有與SiC基板2相比以高濃度來摻雜N型雜質(zhì)的N+型的源區(qū)域4以及漏區(qū)域5。源區(qū)域4以及漏區(qū)域5分別與阱區(qū)域3的周緣部之間隔開間隔、 且彼此隔開間隔地形成。另外，在阱區(qū)域3的表層部形成有與阱區(qū)域3相比以高濃度來摻雜了 P型雜質(zhì)的 P+型的接觸區(qū)域6。接觸區(qū)域6相對(duì)于源區(qū)域4在與漏區(qū)域5側(cè)的相反側(cè)相鄰地形成。在源區(qū)域4與漏區(qū)域5之間的區(qū)域(溝道區(qū)域)上形成有柵絕緣膜7。更具體而言，柵絕緣膜7與在源區(qū)域4和漏區(qū)域5之間的區(qū)域?qū)χ?，并且橫跨在源區(qū)域4的周緣部和漏區(qū)域5的周緣部。柵絕緣膜7具有ΑΙΟΝ/SiA層疊構(gòu)造，該ΑΙΟΝ/SiA層疊構(gòu)造包含 由包含N(氮)的SiO2(氧化硅)構(gòu)成的比較薄的SiO2膜8;和由AlON(氮氧化鋁)構(gòu)成且在SW2膜8上形成的AlON膜9。SiO2膜8的厚度是1 20nm。AlON膜9的厚度是30 100 μ m0在柵絕緣膜7上形成有在俯視時(shí)與柵絕緣膜7相同形狀的柵電極10。柵電極10 由包含Al (鋁)的金屬材料構(gòu)成。在源區(qū)域4以及接觸區(qū)域6上形成有源電極11。源電極11相對(duì)于源區(qū)域4以及接觸區(qū)域6的表面橫跨且與這些部分接觸。源電極11由包含Al的金屬材料構(gòu)成。在漏區(qū)域5上形成有漏電極12。漏電極12與漏區(qū)域5的表面接觸。漏電極12由包含Al的金屬材料構(gòu)成。據(jù)此，半導(dǎo)體裝置1 具有 N 溝道 MISFET(Negative-channel MetalInsulator Semiconductor Field Effect Transistor) 在源電極11被接地、且向漏電極12施加正電壓的狀態(tài)下，向柵電極10施加閾值以上的電壓，由此在阱區(qū)域3中的與柵絕緣膜的界面附近的溝道區(qū)域形成溝道，并且電流從漏電極12朝向源電極11流動(dòng)。另外，在半導(dǎo)體裝置1中，在SiC基板2的阱區(qū)域3外的區(qū)域上選擇性地形成電容膜13。電容膜13具有A10N/Si02層疊構(gòu)造，該A10N/Si02層疊構(gòu)造包含由包含N的5102構(gòu)成的SW2膜14 ；和由AlON構(gòu)成且在SW2膜14上形成的AlON膜15。SW2膜14以及AlON 膜15的厚度，分別與S^2膜8以及AlON膜9的厚度相同。 在電容膜13上形成有在俯視時(shí)與電容膜13相同形狀的電容器電極16。電容器電極16由與柵電極10相同材料構(gòu)成，具有與柵電極10相同厚度。據(jù)此，半導(dǎo)體裝置1具有MIS電容器。圖2是以圖解的方式表示SiC基板與SiO2膜的界面的構(gòu)造的剖面圖。在SiC基板2與SiO2膜8，14的界面上存在的C(碳)原子以及Si (硅)原子的不飽和鍵(dangling-bond)，很少或幾乎不存在，并且H(氫)原子鍵合在存在于SiC基板2 與SiO2膜8、14的界面上的C原子以及Si原子。也即，使SiC基板2與SW2膜8、14的界
面氫終端。圖3是半導(dǎo)體裝置的制造工序圖。在半導(dǎo)體裝置1的制造時(shí)，依次進(jìn)行S^2膜形成工序(Si)、氮等離子體照射工序(S2)、FGA (Forming Gas Annealing)工序(S3)、AlON 膜形成工序(S4)以及 PDA (Post Deposition Annealing)工序(S5)。在SiO2膜形成工序(Si)中，通過使用了包含隊(duì)0(氮氧化物)的氣體的熱氧化法， 在SiC基板2上形成由包含N的SiA構(gòu)成的SiA膜。在氮等離子體照射工序(S2)中，向S^2膜照射氮等離子體。將氮等離子體例如在SiC基板2加熱到500°C的狀態(tài)下持續(xù)照射30分鐘。另外，此時(shí)的氣壓以及RF輸出，例如分別為7. 5Torr以及50W。向SW2膜照射氮等離子體，由此在SiC基板2與SW2膜的界面中，切斷Si-O-C鍵以及C-C簇(cluster)，并且產(chǎn)生C原子以及Si原子的不飽和鍵。在FGA工序(S3)中，在包含3 %的H2 (氫氣)和97 %的N2 (氮?dú)?的合成(forming) 氣體中，對(duì)SiC基板2以及SiO2膜進(jìn)行退火。例如在1000°C的溫度下的退火進(jìn)行30分鐘之后、在450°C的溫度下的退火進(jìn)行30分鐘。據(jù)此，H原子良好地導(dǎo)入到SW2膜中，并且減少SiC基板2與SW2膜的界面上存在的C原子以及Si原子的不飽和鍵。在AlON膜形成工序(S4)中，通過使用TN2以及O2 (氧氣)的混合氣體以及Al靶 (target)的反應(yīng)性濺射法，在SW2膜上形成AlON膜。在PDA工序(S5)中，在N2中對(duì)AlON膜進(jìn)行退火。該退火，例如在900°C的溫度下進(jìn)行30分鐘。據(jù)此，提升AlON膜的結(jié)晶化度，并且提高AlON膜的膜質(zhì)。此后，在AlON膜上形成柵電極10以及電容器電極16。例如使用掩膜(mask)，在 AlON膜的表面選擇性地蒸鍍柵電極的材料(Al)，由此形成柵電極10以及電容器電極16。 而且，通過光刻法以及蝕刻法，除去AlON膜以及SiO2膜露出的部分(未與柵電極10以及電容器電極16對(duì)置的部分)，并且將AlON膜以及SW2膜分別加工成AlON膜9，15以及SW2 膜8，14。此后，如果形成源電極11以及漏電極12，則可得到圖1所示的半導(dǎo)體裝置1。在SiC基板2上形成有SW2膜的原樣狀態(tài)下，在SiC基板2與SW2膜的界面，存在C原子以及Si原子的不飽和鍵。因此，在SiO2膜的形成后，在包含吐的合成氣體中對(duì) SiC基板2以及SiO2膜進(jìn)行退火。據(jù)此，H原子鍵合在C原子以及Si原子的不飽和鍵，并且使SiC基板2與SW2膜的界面氫終端化。其結(jié)果，減少SiC基板2與SW2膜的界面的缺陷(界面態(tài)密度)，并且改善該界面的狀態(tài)。在SiC基板2以及SiO2膜的退火后，在SiO2膜上形成AlON膜。在SiO2膜上存在 AlON膜，由此防止來自SiC基板2以及SiO2膜的奪氫。因此，維持通過氫終端化來改善的 SiC基板2與SiO2膜的界面的狀態(tài)。從而，能夠改善SiC基板2與SW2膜的界面的狀態(tài)并且能夠維持該改善的狀態(tài)。
從而，在通過圖3所示的制造方法制造的半導(dǎo)體裝置1中，使SiC基板2與SW2膜 8，14的界面氫終端。因此，半導(dǎo)體裝置1與在SiC基板與S^2膜的界面具有多個(gè)不飽和鍵的構(gòu)造相比，界面態(tài)密度低，能夠發(fā)揮較高的溝道遷移率。另外，在由SW2膜8以及AlON膜9構(gòu)成的柵絕緣膜7中，與僅由SiO2膜構(gòu)成的柵絕緣膜相比，增大AlON膜9的厚度，由此能夠確保同等以上的電氣特性的同時(shí)，降低泄漏電流。從而，在半導(dǎo)體裝置1中，與采用了僅由SiO2膜構(gòu)成的柵絕緣膜的構(gòu)造相比，柵絕緣膜 7的可靠性高。另外，在AlON膜9上形成的柵電極10，由包含Al的金屬材料構(gòu)成。據(jù)此，與柵電極10由多晶硅構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)MISFET的動(dòng)作速度的提高以及耗電的降低。另外，在半導(dǎo)體裝置1的制造工序中，在形成AlON膜后，對(duì)AlON膜進(jìn)行退火。據(jù)此，能夠提升AlON膜的結(jié)晶化度，并且能夠提高AlON膜的膜質(zhì)。再有，在SiC基板2以及SiA膜的退火之前，向SiA膜照射氮等離子體。據(jù)此，在 SiC基板2與SiA膜的界面中，切斷Si-O-C鍵以及C-C簇，并且能夠產(chǎn)生碳原子以及硅原子的不飽和鍵。而且，在照射氮等離子體后進(jìn)行SiC基板2以及SiA膜的退火，由此能夠使H原子容易地鍵合在存在于SiC基板2與SiA膜的界面上的c原子以及Si原子的不飽和鍵。其結(jié)果，能夠使SiC基板2與SiO2膜的界面良好地氫終端化。另外，SiO2膜通過使用了包含氮氧化物(N2O)的氣體的熱氧化法來形成。據(jù)此，能夠在SiA膜中導(dǎo)入N原子，并且能夠提高SiO2膜的相對(duì)介電常數(shù)。其結(jié)果，能夠進(jìn)一步降低泄漏電流。(特性評(píng)價(jià))通過圖3所示的制造方法制作了具有圖1所示的構(gòu)造的MISFET的試樣1 (A10N/ SiO2)。在該試樣1中，SiO2膜8的厚度是lOnm，AlON膜9的厚度是65nm。另外，制作了具有在SiC基板上夾著由SiO2W單層構(gòu)成的柵絕緣膜而層疊了柵電極的構(gòu)造的MOSFET的試樣2 (SiO2)。在該試樣2中，柵絕緣膜的厚度是40nm。1.漏電流圖4是表示試樣1，2中的柵電壓(Gate Voltage)與漏電流(DrainCurrent)的關(guān)系的圖表。針對(duì)試樣1，2的每一個(gè)，調(diào)查了使柵電壓發(fā)生變化時(shí)的漏電流的大小。在圖4中，以曲線Cl示出試樣1中的柵電壓與漏電流的關(guān)系，并且以曲線C2示出試樣2中的柵電壓與漏電流的關(guān)系。2.場(chǎng)效應(yīng)遷移率圖5是表示柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate OxideField)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。針對(duì)試樣1，2的每一個(gè)，調(diào)查了使柵絕緣膜上產(chǎn)生的電場(chǎng)發(fā)生變化時(shí)的場(chǎng)效應(yīng)遷移率的大小。在圖5中，以曲線C3示出試樣1中的柵絕緣膜7上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系，并且以曲線C4示出試樣2中的柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。由圖4，5所示的曲線Cl C4可理解，試樣1，2的晶體管動(dòng)作特性大致相同。而
13且，由于即使在采用了由SiA膜8以及AlON膜9構(gòu)成的柵絕緣膜7的MISFET中，場(chǎng)效應(yīng)遷移率也與采用了由SiO2的單層構(gòu)成的柵絕緣膜的MOSFET大致相同，因此可認(rèn)為不會(huì)發(fā)生在S^2膜8上層疊AlON膜9而產(chǎn)生的界面態(tài)密度的增加。從而，在本申請(qǐng)發(fā)明者在之前實(shí)施的界面態(tài)密度的評(píng)價(jià)(參照?qǐng)D1 中，可認(rèn)為采用了 ΑΙΟΝ/SiA層疊柵絕緣膜的SiC-MIS構(gòu)造的界面態(tài)密度與采用了 SiA單層?xùn)沤^緣膜的SiC-MOS構(gòu)造的界面態(tài)密度相比增加的原因是，反映了對(duì)晶體管動(dòng)作特性不會(huì)帶來影響的缺陷(例如A10N/Si02界面的缺陷)的結(jié)果。該評(píng)價(jià)是指，具體而言，通過High-Low法來計(jì)算出采用了 A10N/Si02層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 S^2單層?xùn)沤^緣膜的 SiC-MOS構(gòu)造的各界面態(tài)密度，并且對(duì)這些進(jìn)行比較的評(píng)價(jià)。3.溫度特性圖6是表示試樣1的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖7是表示試樣2的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖8是表示在調(diào)查圖6，7所示的溫度依賴性時(shí)的各溫度與各溫度中的場(chǎng)效應(yīng)遷移率的極大值的關(guān)系的圖表。在圖6，7所示的圖表中，橫軸是柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度，縱軸是場(chǎng)效應(yīng)遷移率。針對(duì)試樣1，2的每一個(gè)，將SiC基板的溫度設(shè)為110K、150K、200K、250K、300K、 400Κ、500Κ以及600Κ，并調(diào)查了各溫度中的柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。在圖6中，分別以曲線C5，C6，C7，C8，C9，CIO, Cll, C12示出SiC基板的溫度為 110Κ、150Κ、200Κ、250Κ、300Κ、400Κ、500Κ 以及 600Κ 時(shí)的關(guān)系。在圖 7 中，分別以曲線 C13, C14, C15，C16，C17，C18，C19，C20 示出 SiC 基板的溫度為 110Κ、150Κ、200Κ、250Κ、300Κ、400Κ、 500Κ以及600Κ時(shí)的關(guān)系。在圖8中，以曲線C21示出試樣1中的各溫度中的柵絕緣膜7上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系，并且以曲線C22示出試樣2中的各溫度中的柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。通過對(duì)圖8所示的曲線C21，C22進(jìn)行比較，可理解試樣1的各溫度下的場(chǎng)效應(yīng)遷移率的極大值，與試樣2的各溫度下的場(chǎng)效應(yīng)遷移率的極大值相比稍微降低，但是試樣1的場(chǎng)效應(yīng)遷移率的溫度依賴性，比試樣2的場(chǎng)效應(yīng)遷移率的溫度依賴性小。另外，通過對(duì)圖6所示的曲線C12與圖7所示的曲線C20進(jìn)行比較，可理解在高溫下在柵絕緣膜形成高電場(chǎng)OMV/cm以上的電場(chǎng))的條件下，試樣1的場(chǎng)效應(yīng)遷移率比試樣2的場(chǎng)效應(yīng)遷移率大。從而，具有試樣1、也就是圖1所示的構(gòu)造的MISFET的半導(dǎo)體裝置 1，適合作為在柵絕緣膜7上產(chǎn)生3 4MV/cm的電場(chǎng)的條件下動(dòng)作的功率設(shè)備。再有，通過從圖3所示的制造工序中省略氮等離子體照射工序(S2)以及FGA工序 (S3)的方法，制作了具有圖1所示的構(gòu)造的MISFET的試樣3。在該試樣3中，SiO2膜8的厚度是10nm，AlON膜9的厚度是65nm。4.漏電流圖9是表示試樣1，3中的柵電壓(Gate Voltage)與漏電流(DrainCurrent)的關(guān)系的圖表。針對(duì)試樣1，3的每一個(gè)，調(diào)查了使柵電壓發(fā)生變化時(shí)的漏電流的大小。在圖9中，以曲線C23示出試樣1中的柵電壓與漏電流的關(guān)系，并且以曲線CM示出試樣3中的柵電壓與漏電流的關(guān)系。通過對(duì)圖9所示的曲線C23J4進(jìn)行比較，可理解以試樣1獲得的漏電流比以試樣3獲得的漏電流大。從而，可認(rèn)為氮等離子體照射工序(S》以及FGA工序(S； )對(duì)漏電流的增大化有效。5.場(chǎng)效應(yīng)遷移率圖10是表示柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate OxideField)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。針對(duì)試樣1，3的每一個(gè)，調(diào)查了使柵絕緣膜上產(chǎn)生的電場(chǎng)發(fā)生變化時(shí)的場(chǎng)效應(yīng)遷移率的大小。在圖10中，以曲線以6示出試樣1中的柵絕緣膜7上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系，并且以曲線C25示出試樣3中的柵絕緣膜7上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。通過對(duì)圖10所示的曲線C25，C26進(jìn)行比較，可理解試樣1的場(chǎng)效應(yīng)遷移率比試樣3的場(chǎng)效應(yīng)遷移率大。從而，可認(rèn)為氮等離子體照射工序(S2)以及FGA工序(S3)作為改善SiC基板2與S^2膜8，14的界面的狀態(tài)的方法而有效。此外，在前述的實(shí)施方式中，作為例子舉出了具有橫型MISFET的構(gòu)造，但是本發(fā)明還能夠適用于具有縱型MISFET的構(gòu)造?！吹?實(shí)施方式〉圖30是在完成本發(fā)明的第2實(shí)施方式的過程中發(fā)明者研究的參考例所涉及的半導(dǎo)體裝置的示意性剖面圖。半導(dǎo)體裝置201，具有N型SiC基板202。在N型SiC基板202上通過外延生長(zhǎng)形成N型SiC層203。在N型SiC層203的表層部選擇性地形成有P型的阱區(qū)域204。在阱區(qū)域204的表層部，將N+型的源區(qū)域205與阱區(qū)域204的周緣隔開間隔地形成。在各源區(qū)域205的內(nèi)側(cè)，形成有與阱區(qū)域204相比以高濃度來摻雜了 P型雜質(zhì)的 P+型的接觸區(qū)域206。將各接觸區(qū)域206在深度方向上貫穿源區(qū)域205地形成。在N型SiC基板202上形成有由氧化硅(SiO2)構(gòu)成的柵氧化膜207。在柵氧化膜207上形成有由N型多晶硅(N型Poly-Si)構(gòu)成的柵電極208。柵電極208，與在阱區(qū)域204的周緣和源區(qū)域205的周緣之間的區(qū)域(溝道區(qū)域)對(duì)置。而且，在N型SiC層203上層疊有由氧化硅構(gòu)成的層間絕緣膜209。在層間絕緣膜209，在與各接觸區(qū)域206對(duì)置的位置上形成有接觸孔210。各接觸孔210，貫穿了柵氧化膜207。在各接觸孔210內(nèi)，接觸區(qū)域206的整個(gè)區(qū)域以及源區(qū)域205 中的接觸區(qū)域206的周圍的部分處于相面對(duì)(臨〃 T 0 3 )的狀態(tài)。在層間絕緣膜209上形成有由將鋁(Al)作為主成分來包含的金屬材料構(gòu)成的源金屬211。源金屬211，進(jìn)入到形成在層間絕緣膜209的各接觸孔210，并且與源區(qū)域205以及接觸區(qū)域206連接。在N型SiC基板202的背面，從N型SiC基板202側(cè)依次形成有由鎳(Ni)等構(gòu)成的電阻性金屬(ohmic metal) 212、以及由將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬 (drain metal)213。在源金屬211被接地、并且向漏金屬213施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極 208的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域204中的與柵氧化膜207的界面附近形成溝
15道，并且電流在源金屬211與漏金屬213之間流動(dòng)。在半導(dǎo)體裝置201的制造工序中，在向用于形成源區(qū)域205的阱區(qū)域204注入N 型雜質(zhì)之后，進(jìn)行用于使該N型雜質(zhì)活性化的退火。退火后，從包含阱區(qū)域204以及源區(qū)域 205的上表面的N型SiC層203的上表面除去退火時(shí)形成的氧化膜。另外，在形成柵氧化膜 207前，為了使N型SiC層203的上表面的狀態(tài)良好，有時(shí)在N型SiC層203的上表面通過熱氧化法形成犧牲氧化膜，并且進(jìn)行除去該犧牲氧化膜的處理。源區(qū)域205，與N型SiC層203以及阱區(qū)域204相比，以高濃度來包含雜質(zhì)。因此， 在退火時(shí)和熱氧化時(shí)，在源區(qū)域205的上表面，氧化膜的生長(zhǎng)比N型SiC層203以及阱區(qū)域 204的上表面以更高速率進(jìn)行。其結(jié)果，如圖31中放大示出源區(qū)域205的周緣部附近那樣， 在除去氧化膜之后，形成源區(qū)域205的上表面比阱區(qū)域204的上表面低一臺(tái)階的階梯。如果形成這樣的階梯，則從源區(qū)域205經(jīng)由溝道區(qū)域朝向漏金屬213流動(dòng)的電子 (e_)，從源區(qū)域205移動(dòng)到阱區(qū)域204，并且朝向阱區(qū)域204的上表面上升之后、沿著阱區(qū)域 204的上表面移動(dòng)。也即，溝道區(qū)域中的電子的流動(dòng)，不是直線，而是按照在朝向阱區(qū)域204 的上表面之后、沿著阱區(qū)域204的上表面的方式彎曲的路徑。因此，溝道電阻增大的程度與電子朝向阱區(qū)域204的上表面流動(dòng)的路徑部分對(duì)應(yīng)。因此，第2實(shí)施方式提供一種能夠使溝道區(qū)域中的載流子的移動(dòng)路徑接近于直線，由此能夠降低溝道電阻的半導(dǎo)體裝置。圖14是本發(fā)明的第2實(shí)施方式所涉及的半導(dǎo)體裝置的示意性俯視圖。圖15是圖 14所示的切斷線A-A中的半導(dǎo)體裝置的示意性剖面圖。此外，在圖15中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。圖16是圖15所示的源區(qū)域的第1區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。半導(dǎo)體裝置101，如圖14所示，具有俯視四角形狀(大致正方形狀)的外形。半導(dǎo)體裝置101，如圖15所示，具有半導(dǎo)體基板102。半導(dǎo)體基板102，由摻雜了 N 型雜質(zhì)的SiC(N型SiC)構(gòu)成。在半導(dǎo)體基板102上通過外延生長(zhǎng)形成半導(dǎo)體層103。也艮口，半導(dǎo)體層103是由N型SiC構(gòu)成的外延層。在半導(dǎo)體層103的表層部形成有多個(gè)P型的阱區(qū)域104。多個(gè)阱區(qū)域104，呈俯視四角形狀(大致正方形狀)，并且以矩陣狀排列。阱區(qū)域104的深度例如為0. 5 2 μ m。 而且，阱區(qū)域104具有例如從其上表面開始的深度為0. 5 μ m以下的部分的P型雜質(zhì)濃度是 1 X IOl6 1 X IO19cm-3的雜質(zhì)濃度分布。在各阱區(qū)域104的表層部，將N型的源區(qū)域105與阱區(qū)域104的周緣隔開間隔地形成。源區(qū)域105的深度例如為0. 2 1 μ m。在源區(qū)域105中，在俯視時(shí)從其周緣起給定寬度(例如0.2 μ m)的第1區(qū)域105A， 其N型雜質(zhì)濃度比剩余的第2區(qū)域(第1區(qū)域105A的內(nèi)側(cè)的區(qū)域)105B的N型雜質(zhì)濃度低 1 3位數(shù)。也即，源區(qū)域105具有N型雜質(zhì)濃度相對(duì)高的N+型的第2區(qū)域105B ；和呈包圍第2區(qū)域105B的環(huán)狀且N型雜質(zhì)濃度相對(duì)低的N_型的第1區(qū)域105A。而且，第1區(qū)域 105A具有例如從其上表面開始的深度為0. 2 μ m以下的部分的N型雜質(zhì)濃度是5X IO17 5X IO19CnT3的雜質(zhì)濃度分布。第2區(qū)域105B具有例如從其上表面開始的深度為0. 2 μ m以下的部分的N型雜質(zhì)濃度是5X IO19 5X 102°cm_3的雜質(zhì)濃度分布。在第1區(qū)域105A的上表面與第2區(qū)域105B的上表面之間，形成有第2區(qū)域105B
16的上表面比第1區(qū)域105A的上表面低一臺(tái)階的階梯S(參照?qǐng)D16)。階梯S的大小例如為 0.2μπι。在第1區(qū)域105Α的上表面與阱區(qū)域104(溝道區(qū)域C)的上表面之間沒有形成較大的階梯，而這些面構(gòu)成大致同一面。在各源區(qū)域105的第2區(qū)域105B的中央，形成有與阱區(qū)域104相比以高濃度來摻雜了 P型雜質(zhì)的P+型的接觸區(qū)域106。各接觸區(qū)域106在深度方向上貫穿第2區(qū)域105B 地形成，并且最深部到達(dá)在源區(qū)域105的下方存在的阱區(qū)域104。在半導(dǎo)體層103上形成有柵絕緣膜107。柵絕緣膜107具有A10N/Si02層疊構(gòu)造， 該ΑΙΟΝ/SiA層疊構(gòu)造包含由包含N (氮)的SiA (氧化硅)構(gòu)成的比較薄的SiA膜107A ； 和由AlON (氮氧化鋁)構(gòu)成且在SW2膜107A上形成的AlON膜107B。SiO2膜107A的厚度是1 20nm。AlON膜107B的厚度是30 100 μ m。圖17是以圖解的方式表示SiC基板與SiO2膜的界面的構(gòu)造的剖面圖。在半導(dǎo)體層103與SW2膜107A的界面上存在的C(碳)原子以及Si (硅)原子的不飽和鍵，很少或幾乎不存在，并且H(氫)原子鍵合在半導(dǎo)體層103與SW2膜107A的界面上存在的C原子以及Si原子。也即，使半導(dǎo)體層103與SW2膜107A的界面氫終端。如圖15所示，在柵絕緣膜107(A10N膜107B)上形成有柵電極108。柵電極108， 夾著柵絕緣膜107，與在各阱區(qū)域104之間的半導(dǎo)體層103、在各阱區(qū)域104的周緣與其內(nèi)側(cè)的源區(qū)域105的周緣之間的溝道區(qū)域C以及源區(qū)域105的第1區(qū)域105A的一部分對(duì)置。 柵電極108，作為整體，如圖14所示，形成為俯視格子狀。據(jù)此，半導(dǎo)體裝置101具有平面柵型MIS構(gòu)造。柵電極108，由摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅、或包含Al(鋁)的金屬材料構(gòu)成。此外，在圖14中，透過后面敘述的層間絕緣膜109以及源金屬111示出了柵電極 108。而且，在半導(dǎo)體層103上，如圖15所示，形成有層間絕緣膜109。利用層間絕緣膜 109，一起覆蓋半導(dǎo)體層103的上表面與柵電極108。層間絕緣膜109例如由氧化硅構(gòu)成。在層間絕緣膜109，在與各接觸區(qū)域106對(duì)置的位置上形成有接觸孔110。各接觸孔110貫穿柵絕緣膜107，在各接觸孔110內(nèi)，接觸區(qū)域106的整個(gè)區(qū)域以及源區(qū)域105中的接觸區(qū)域106的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜109上形成有源金屬111。源金屬111，進(jìn)入到形成在層間絕緣膜109 的各接觸孔110，并且與源區(qū)域105以及接觸區(qū)域106連接。源金屬111，例如由將鋁(Al) 作為主成分來包含的金屬材料構(gòu)成。另外，在半導(dǎo)體裝置101的沿著一側(cè)緣的部分的中央上，選擇性地除去層間絕緣膜109以及源金屬111，由此如圖14所示，形成有使柵電極108的一部分作為用于與外部連接的柵焊盤112來露出的開口。如圖15所示，在半導(dǎo)體基板102的背面的整個(gè)面上，從半導(dǎo)體基板102側(cè)依次形成有由鎳(Ni)等構(gòu)成的電阻性金屬113、以及由將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬114。據(jù)此，半導(dǎo)體裝置101 具有 N 溝道 MISFET(Negative_channel MetalInsulator Semiconductor Field Effect Transistor)。在源金屬111被接地、且向漏金屬114施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極108的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域104中的與柵絕緣膜107的界面附近的溝道區(qū)域C形成溝道，并且電流在源金屬111與漏金屬114之間流動(dòng)。如圖16所示，在半導(dǎo)體裝置101中，源區(qū)域105中的與溝道區(qū)域C相鄰的第1區(qū)域105A的N型雜質(zhì)濃度降低，由此在第1區(qū)域105A的上表面與溝道區(qū)域C(阱區(qū)域104) 的上表面之間沒有形成較大的階梯。因此，在源金屬111與漏金屬114之間流動(dòng)的電子(e_)，從源區(qū)域105沿著第1區(qū)域105A的上表面向溝道區(qū)域C移動(dòng)，并且沿著溝道區(qū)域C的上表面在溝道區(qū)域C移動(dòng)。也艮口，溝道區(qū)域C中的電子的路徑成為沿著溝道區(qū)域C的上表面的直線路徑。從而，半導(dǎo)體裝置101的溝道電阻，比溝道區(qū)域中的電子的移動(dòng)路徑成為彎曲的路徑的圖30的半導(dǎo)體裝置的溝道電阻低。圖18A 18K是按順序表示半導(dǎo)體裝置的制造工序的示意性剖面圖。此外，在圖 18A 18K中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。 圖19是柵絕緣膜的制造工序圖。在半導(dǎo)體裝置101的制造工序中，首先通過CVD (Chemical VaporDeposition 化學(xué)氣相生長(zhǎng))法，在半導(dǎo)體層103上形成多晶硅的堆積層。而且，通過光刻法以及蝕刻法， 從半導(dǎo)體層103中的要成為阱區(qū)域104的部分上選擇性地除去該多晶硅的堆積層(未圖示)。據(jù)此，如圖18A所示，在半導(dǎo)體層103上形成由多晶硅構(gòu)成的掩膜141。此后，通過離子注入法，在半導(dǎo)體層103中的從掩膜141露出的部分中摻雜P型雜質(zhì)(例如鋁)。接著，按照將半導(dǎo)體層103以及掩膜141 一并覆蓋的方式，形成由氧化硅構(gòu)成的氧化膜(未圖示)。此后，在氧化膜上形成多晶硅的堆積層(未圖示)。而且，多晶硅的堆積層將氧化膜作為蝕刻阻擋層(etch stopper)被回蝕(etch back)，并且僅僅殘留該堆積層中的與掩膜141的側(cè)面相接的給定部分，由此如圖18B所示，形成與掩膜141成為一體的掩膜142。接下來，除去從掩膜142露出的氧化膜。而且，通過光刻法，在半導(dǎo)體層103中的要成為接觸區(qū)域106的部分上形成抗蝕圖案(resist pattern) 143。此后，通過離子注入法， 在半導(dǎo)體層103中的掩膜141，142以及從抗蝕圖案143露出的部分中摻雜N型雜質(zhì)(例如磷⑵)。在除去抗蝕圖案143之后，按照將半導(dǎo)體層103以及掩膜141，142—并覆蓋的方式，再次形成由氧化硅構(gòu)成的氧化膜(未圖示)。此后，在氧化膜上形成多晶硅的堆積層(未圖示)。而且，多晶硅的堆積層將氧化膜作為蝕刻阻擋層被回蝕，并且僅僅殘留該堆積層中的與掩膜142的側(cè)面相接觸的給定部分，由此如圖18C所示，形成與掩膜141，142成為一體的掩膜144。接下來，除去從掩膜144露出的氧化膜。而且，通過光刻法，在半導(dǎo)體層103 中的要成為接觸區(qū)域106的部分上形成抗蝕圖案145。此后，通過離子注入法，在半導(dǎo)體層 103中的掩膜141，142，144以及從抗蝕圖案145露出的部分中追加摻雜N型雜質(zhì)。在摻雜 N型雜質(zhì)后除去掩膜141，142，144以及抗蝕圖案145。此外，在圖18B，18C所示的工序中，省略抗蝕圖案143，145的形成，也可以在半導(dǎo)體層103中的要成為接觸區(qū)域106的部分中摻雜N型雜質(zhì)。通過這樣，能夠省略抗蝕圖案 143，145的形成所需的光掩膜，能夠簡(jiǎn)化半導(dǎo)體裝置101的制造工序。接下來，如圖18D所示，在半導(dǎo)體層103上形成抗蝕圖案146?？刮g圖案146，僅僅使半導(dǎo)體層103中的要成為接觸區(qū)域106的部分露出。而且，通過離子注入法，在半導(dǎo)體層103中的從抗蝕圖案146露出的部分中摻雜P型雜質(zhì)。此后，進(jìn)行用于使半導(dǎo)體層103中摻雜的P型雜質(zhì)以及N型雜質(zhì)活性化的退火，如圖18E所示，在半導(dǎo)體層103的表層部形成阱區(qū)域104、源區(qū)域105(第1區(qū)域105A、第2區(qū)域105B)以及接觸區(qū)域106。另外，在退火時(shí)，對(duì)半導(dǎo)體層103的上表面進(jìn)行熱氧化，由此形成氧化膜147。由于源區(qū)域105的第2區(qū)域105B以及接觸區(qū)域106，與半導(dǎo)體層103、阱區(qū)域104以及源區(qū)域105的第1區(qū)域105A相比，雜質(zhì)濃度高，因此氧化膜147在第2區(qū)域 105B以及接觸區(qū)域106上相對(duì)較厚地生長(zhǎng)。因此，如圖18F所示，在除去氧化膜147之后，成為第2區(qū)域105B以及接觸區(qū)域 106的上表面比半導(dǎo)體層103、阱區(qū)域104以及源區(qū)域105的第1區(qū)域105A的上表面低一臺(tái)階的狀態(tài)，在第1區(qū)域105A與第2區(qū)域105B之間形成階梯S。另外，有下述情況在除去氧化膜147后，通過熱氧化法，在半導(dǎo)體層103、阱區(qū)域 104、源區(qū)域105以及接觸區(qū)域106的上表面形成犧牲氧化膜，并且除去該犧牲氧化膜，由此改善半導(dǎo)體層103、阱區(qū)域104、源區(qū)域105以及接觸區(qū)域106的上表面的狀態(tài)。在該情況下，在除去犧牲氧化膜后，在第1區(qū)域105A與第2區(qū)域105B之間形成更大的階梯S。此后，如圖18G所示，在半導(dǎo)體層103、阱區(qū)域104、源區(qū)域105以及接觸區(qū)域106 的上表面形成柵絕緣膜107。為了形成柵絕緣膜107，如圖19所示，依次進(jìn)行SiO2膜形成工序(Sll)、氮等離子體照射工序(S 12)、FGA (Forming Gas Annealing，合成氣體退火)工序(S13)、A10N膜形成工序(S14)以及 PDA (Post DepositionAnnealing)工序(S15)。在SiO2膜形成工序(Sll)中，通過使用了包含隊(duì)0(氮氧化物)的氣體的熱氧化法， 在半導(dǎo)體層103、阱區(qū)域104、源區(qū)域105以及接觸區(qū)域106之上形成由包含N的SiO2構(gòu)成的 SiO2 膜 107A。在氮等離子體照射工序(S12)中，氮等離子體照射到SiO2膜107A。將氮等離子體例如在半導(dǎo)體基板102加熱到500°C的狀態(tài)下持續(xù)照射30分鐘。另外，此時(shí)的氣壓以及RF 輸出，例如分別為7. 5Torr以及50W。向SiO2膜107A照射氮等離子體，由此在半導(dǎo)體層103 與SW2膜107A的界面中，切斷Si-O-C鍵以及C-C簇，并且產(chǎn)生C原子以及Si原子的不飽和鍵。在FGA工序(S13)中，在包含3%的H2 (氫氣)和97%的N2 (氮?dú)?的合成氣體中， 對(duì)半導(dǎo)體基板102(半導(dǎo)體層103)以及3102膜107々進(jìn)行退火。例如在1000°C的溫度下的退火進(jìn)行30分鐘之后、在450°C的溫度下的退火進(jìn)行30分鐘。據(jù)此，在SW2膜107A中良好地導(dǎo)入H原子，并且減少在半導(dǎo)體層103與SW2膜107A的界面上存在的C原子以及Si 原子的不飽和鍵。在AlON膜形成工序(S14)中，通過使用了 N2以及O2 (氧氣)的混合氣體以及Al 靶的反應(yīng)性濺射法，在SW2膜107A上形成AlON膜107B。在PDA工序(S15)中，在N2中對(duì)AlON膜107B進(jìn)行退火。該退火例如在900°C的溫度下進(jìn)行30分鐘。據(jù)此，提升AlON膜107B的結(jié)晶化度，并且提高AlON膜107B的膜質(zhì)。通過以上方法，如圖18G所示那樣形成柵絕緣膜107。接下來，如圖18H所示，通過CVD法，在柵絕緣膜107(A10N膜107B)上形成多晶硅的堆積層148。
接下來，如圖181所示，通過光刻法以及蝕刻法，選擇性地除去堆積層148，在柵絕緣膜107上形成由多晶硅構(gòu)成的柵電極108。這里，也可以在柵絕緣膜107上形成包含 Al (鋁)的金屬材料的堆積層，并且選擇性地除去該堆積層，由此形成由金屬材料構(gòu)成的柵電極108。接下來，如圖18J所示，通過CVD法，在柵絕緣膜107以及柵電極108上形成層間絕緣膜109。而且，如圖18K所示，通過光刻法以及蝕刻法，形成貫穿層間絕緣膜109以及柵絕緣膜107的接觸孔110。此后，通過濺射法，在層間絕緣膜109上形成源金屬111。而且，通過光刻法以及蝕刻法，形成柵焊盤112。另外，通過濺射法，在半導(dǎo)體基板102的背面形成電阻性金屬113 以及漏金屬114。通過以上方法，可得到圖15所示的半導(dǎo)體裝置101。如以上所述，使源區(qū)域105中的與溝道區(qū)域C相鄰的第1區(qū)域105A的雜質(zhì)濃度降低，由此能夠較低地抑制第1區(qū)域105A的上表面中的氧化膜147的生長(zhǎng)的速率(氧化速率)。從而，能夠防止在除去該氧化膜147后在第1區(qū)域105A的上表面與溝道區(qū)域C (阱區(qū)域104)的上表面之間形成較大的階梯。其結(jié)果，能夠使從源區(qū)域105起在溝道區(qū)域C移動(dòng)的電子的路徑(移動(dòng)路徑)接近于直線，由此能夠達(dá)成溝道電阻的降低。由于源區(qū)域105中的第1區(qū)域105A以外的第2區(qū)域105B的雜質(zhì)濃度，比第1區(qū)域105A的雜質(zhì)濃度高，因此在第1區(qū)域105A的上表面與第2區(qū)域105B的上表面之間，形成第2區(qū)域105B的上表面比第1區(qū)域105A的上表面低一臺(tái)階的階梯S。即使在第1區(qū)域 105A的上表面與第2區(qū)域105B的上表面之間形成有階梯S，該階梯S也不會(huì)對(duì)溝道區(qū)域C 中的電子的流動(dòng)帶來影響。從而，使第1區(qū)域105A的雜質(zhì)濃度相對(duì)降低，并且使第2區(qū)域 105B的雜質(zhì)濃度相對(duì)提高，由此不會(huì)降低源區(qū)域105的載流子濃度，能夠降低溝道電阻。另外，關(guān)于柵絕緣膜107的制造，在半導(dǎo)體基板102(半導(dǎo)體層10 上形成有SW2 膜107A的原樣狀態(tài)下，在半導(dǎo)體基板102與SW2膜107A的界面，存在C原子以及Si原子的不飽和鍵。因此，在SW2膜107A的形成后，在包含吐的合成氣體中對(duì)半導(dǎo)體基板102以及SW2膜107A進(jìn)行退火(圖19的FGA工序S13)。據(jù)此，使H原子鍵合在C原子以及Si 原子的不飽和鍵，并且使半導(dǎo)體基板102與SW2膜107A的界面氫終端化。其結(jié)果，減少半導(dǎo)體基板102與SW2膜107A的界面的缺陷(界面態(tài)密度)，并改善該界面的狀態(tài)。在半導(dǎo)體基板102以及SiO2膜107A的退火后，在SiO2膜107A上形成AlON膜 107B (圖19的AlON膜形成工序S14)。在SW2膜107A上存在AlON膜107B，由此可防止來自半導(dǎo)體基板102以及SW2膜107A的奪氫。因此，維持通過氫終端化改善的半導(dǎo)體基板 102與SiO2膜107A的界面的狀態(tài)。從而，能夠改善半導(dǎo)體基板102與SW2膜107A的界面的狀態(tài)并且能夠維持該改善的狀態(tài)。從而，在通過圖19所示的制造方法制造柵絕緣膜107的半導(dǎo)體裝置101中，使半導(dǎo)體基板102與SiO2膜107A的界面氫終端。因此，半導(dǎo)體裝置101，與在SiC基板與SiO2 膜的界面具有多個(gè)不飽和鍵的構(gòu)造相比，界面態(tài)密度降低，并能夠發(fā)揮較高的溝道遷移率。另外，在由5丨02膜107A以及AlON膜107B構(gòu)成的柵絕緣膜107中，與僅由SiO2膜構(gòu)成的柵絕緣膜相比，增大AlON膜107B的厚度，由此能夠確保同等以上的電氣特性的同
20時(shí)，能夠降低泄漏電流。從而，在半導(dǎo)體裝置101中，與采用了僅由SiO2膜構(gòu)成的柵絕緣膜的構(gòu)造相比，柵絕緣膜107的可靠性高。另外，在AlON膜107B上形成的柵電極108，也可以由包含Al的金屬材料構(gòu)成。據(jù)此，與柵電極108由多晶硅構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)MISFET的動(dòng)作速度的提高以及耗電的降低。另外，在柵絕緣膜107的制造工序中，在AlON膜107B的形成后，對(duì)AlON膜107B 進(jìn)行退火(圖19的PDA工序S15)。據(jù)此，能夠提升AlON膜107B的結(jié)晶化度，并且能夠提高AlON膜107B的膜質(zhì)。再有，在半導(dǎo)體基板102以及SW2膜107A的退火之前，向SW2膜107A照射氮等離子體(圖19的氮等離子體照射工序S12)。據(jù)此，在半導(dǎo)體基板102與SW2膜107A的界面中，能夠切斷Si-O-C鍵以及C-C簇，并且產(chǎn)生碳原子以及硅原子的不飽和鍵。而且，在氮等離子體的照射后進(jìn)行半導(dǎo)體基板102以及SiO2膜107々的退火，由此能夠使H原子容易地鍵合在存在于半導(dǎo)體基板102與SW2膜107A的界面上的C原子以及Si原子的不飽和鍵。 其結(jié)果，能夠使半導(dǎo)體基板102與SW2膜107A的界面良好地氫終端化。另外，SiO2膜107A，通過使用了包含氮氧化物(隊(duì)0)的氣體的熱氧化法來形成。據(jù)此，能夠在SW2膜107A中導(dǎo)入N原子，并且能夠提高SW2膜107A的相對(duì)介電常數(shù)。其結(jié)果，能夠進(jìn)一步降低泄漏電流。圖20是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。在圖20中，對(duì)于相當(dāng)于圖 15所示的各部的部分，賦予了與對(duì)這些各部賦予的參照符號(hào)相同的參照符號(hào)。而且，下面針對(duì)圖20所示的構(gòu)造，僅僅說明與圖15所示的構(gòu)造的不同點(diǎn)，并且省略賦予了同一參照符號(hào)的各部的說明。另外，在圖20中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。在圖15所示的半導(dǎo)體裝置101中，源區(qū)域105的第1區(qū)域105A的深度與第2區(qū)域105B的深度大致相同，相對(duì)于此，在圖20所示的半導(dǎo)體裝置151中，源區(qū)域105的第1區(qū)域105A的深度比第2區(qū)域105B的深度小。如半導(dǎo)體裝置151那樣即使第1區(qū)域105A的深度比第2區(qū)域105B的深度小，也能夠發(fā)揮與圖15所示的半導(dǎo)體裝置101同樣的效果。圖21是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。此外，在圖21中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。圖15所示的半導(dǎo)體裝置101以及圖20所示的半導(dǎo)體裝置151具有平面柵型MIS 構(gòu)造，相對(duì)于此，圖21所示的半導(dǎo)體裝置161具有溝渠(trench)柵型MIS構(gòu)造。半導(dǎo)體裝置161具有半導(dǎo)體基板162。半導(dǎo)體基板162由摻雜了 N型雜質(zhì)的SiC (N 型SiC)構(gòu)成。在半導(dǎo)體基板162上通過外延生長(zhǎng)而形成半導(dǎo)體層163。也即，半導(dǎo)體層163 是由N型SiC構(gòu)成的外延層。半導(dǎo)體層163的基層部維持外延生長(zhǎng)后的原樣狀態(tài)，并且形成N_型的漏區(qū)域164。 半導(dǎo)體層163的表層部被摻雜P型雜質(zhì)，由此被設(shè)為P型的阱區(qū)域165。在半導(dǎo)體層163，從其表面往下挖掘來形成柵溝渠166。柵溝渠166例如與圖14 所示的柵電極108同樣地形成為俯視格子狀。柵溝渠166，貫穿阱區(qū)域165，并且其最深部到達(dá)漏區(qū)域164。在柵溝渠166的內(nèi)面形成有柵絕緣膜167。柵絕緣膜167具有A10N/Si&層疊構(gòu)造，該A10N/Si02層疊構(gòu)造包含由包含N(氮)的SiO2 (氧化硅)構(gòu)成的比較薄的3102膜 167A;和由AlON(氮氧化鋁)構(gòu)成的AlON膜167B。SiO2膜167A，接觸到柵溝渠166的內(nèi)面，并且AlON膜167B形成在SW2膜167A上。而且，以摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅來徹底埋沒柵絕緣膜167的內(nèi)側(cè)，由此在柵溝渠166內(nèi)埋設(shè)由該摻雜多晶硅構(gòu)成的柵電極168。這里，柵電極168也可以由包含 Al(鋁)的金屬材料來形成。在阱區(qū)域165的表層部形成有N型的源區(qū)域169。源區(qū)域169的深度(后面敘述的第1區(qū)域169A以及第2區(qū)域169B的合計(jì)深度)例如為0. 5 2 μ m。在源區(qū)域169中，該底部的給定深度(例如0.2 μ m)的第1區(qū)域169A，其N型雜質(zhì)濃度比剩余的第2區(qū)域(第1區(qū)域169A上的區(qū)域)169B的N型雜質(zhì)濃度低1 3位數(shù)。也艮口，源區(qū)域169具有N型雜質(zhì)濃度相對(duì)高的N+型的第2區(qū)域169B ；和在第2區(qū)域169B的下方形成且N型雜質(zhì)濃度相對(duì)低的N_型的第1區(qū)域169A。第1區(qū)域169A的N型雜質(zhì)濃度例如為5 X IO17 5 X IO1W3,第2區(qū)域169B的N型雜質(zhì)濃度例如為5 X IO19 5 X 1020cnT3。因第1區(qū)域169A以及第2區(qū)域169B的N型雜質(zhì)濃度之差，在第1區(qū)域169A的側(cè)面與第2區(qū)域169B的側(cè)面之間，形成有第2區(qū)域169B的側(cè)面比第1區(qū)域169A的側(cè)面更遠(yuǎn)離柵電極168的階梯S。階梯S的大小例如為0. 1 μ m。在第1區(qū)域169A的側(cè)面與阱區(qū)域 165(溝道區(qū)域C)的側(cè)面之間沒有形成較大的階梯，而這些面形成大致同一平面。另外，因第1區(qū)域169A以及第2區(qū)域169B的N型雜質(zhì)濃度之差，柵絕緣膜167在第2區(qū)域169B的側(cè)面上具有相對(duì)較大的厚度。另外，在阱區(qū)域165的表層部，在由柵溝渠166包圍的各區(qū)域內(nèi)，在對(duì)于柵溝渠166 隔開間隔的位置上，P+型的接觸區(qū)域170在厚度方向上貫穿源區(qū)域169地形成。在半導(dǎo)體層163上層疊有層間絕緣膜171。層間絕緣膜171例如由氧化硅構(gòu)成。在層間絕緣膜171，在與各接觸區(qū)域170對(duì)置的位置上貫穿形成接觸孔172。在各接觸孔172內(nèi)，接觸區(qū)域170的整個(gè)區(qū)域以及源區(qū)域169中的接觸區(qū)域170的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜171上形成有源金屬173。源金屬173，進(jìn)入各接觸孔172，并且與源區(qū)域169以及接觸區(qū)域170連接。源金屬173例如由將Al作為主成分來包含的金屬材料構(gòu)成。在半導(dǎo)體基板162的背面的整個(gè)面上，從半導(dǎo)體基板162側(cè)依次形成有由鎳(Ni) 等構(gòu)成的電阻性金屬174、以及由將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬175。在源金屬173被接地、且向漏金屬175施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極168 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域165中的與柵絕緣膜167的界面附近的溝道區(qū)域C形成溝道，并且電流在源金屬173與漏金屬175之間流動(dòng)。圖22是圖21所示的源區(qū)域的第1區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。在半導(dǎo)體裝置161中，使源區(qū)域169中的與溝道區(qū)域C相鄰的第1區(qū)域169A的N 型雜質(zhì)濃度降低，由此在第1區(qū)域169A的側(cè)面與溝道區(qū)域C(阱區(qū)域165)的側(cè)面之間沒有形成較大的階梯。因此，在源金屬173與漏金屬175之間流動(dòng)的電子(e_)，從源區(qū)域169沿著第1區(qū)
22域169A的側(cè)面(柵溝渠166的內(nèi)面)向溝道區(qū)域C移動(dòng)，并且沿著溝道區(qū)域C的側(cè)面在溝道區(qū)域C移動(dòng)。也即，溝道區(qū)域C中的電子的路徑成為沿著溝道區(qū)域C的側(cè)面的直線路徑。 從而，通過半導(dǎo)體裝置161的構(gòu)造，也能夠發(fā)揮與半導(dǎo)體裝置101，151同樣的作用效果，并且半導(dǎo)體裝置161的溝道電阻比溝道區(qū)域中的電子的移動(dòng)路徑成為彎曲路徑的現(xiàn)有的半導(dǎo)體裝置的溝道電阻低。另外，采取了在半導(dǎo)體基板102，162上層疊半導(dǎo)體層103，163的構(gòu)造，但是也可以省略半導(dǎo)體層103，163，并在半導(dǎo)體基板102，162的表層部形成阱區(qū)域104，165以及源區(qū)域 105，169 等。另外，各部的導(dǎo)電型也可以反轉(zhuǎn)。也即，采取了第1導(dǎo)電型是N型、且第2導(dǎo)電型是P型的情況，但是也可為第1導(dǎo)電型是P型、且第2導(dǎo)電型是N型。(特性評(píng)價(jià))通過圖18 圖19所示的制造方法來制作了具有圖15所示的構(gòu)造的MISFET的試樣101(A10N/Si02)。在該試樣101中，SiO2膜107A的厚度是10nm，且AlON膜107B的厚度是 65nm。另外，制作了具有在半導(dǎo)體基板102上夾著SW2的單層構(gòu)成的柵絕緣膜而層疊了柵電極的構(gòu)造的MOSFET的試樣102(Si02)。在該試樣102中，柵絕緣膜的厚度是40nm。1.漏電流圖23是表示試樣101，102中的柵電壓(Gate Voltage)與漏電流(DrainCurrent) 的關(guān)系的圖表。針對(duì)試樣101，102的每一個(gè)，調(diào)查了柵電壓發(fā)生變化時(shí)的漏電流的大小。在圖23中，對(duì)表示試樣101中的柵電壓與漏電流的關(guān)系的曲線賦予C101，對(duì)表示試樣102中的柵電壓與漏電流的關(guān)系的曲線賦予C102。2.場(chǎng)效應(yīng)遷移率圖M是表示柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate OxideField)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。針對(duì)試樣101，102的每一個(gè)，調(diào)查了柵絕緣膜上產(chǎn)生的電場(chǎng)發(fā)生變化時(shí)的場(chǎng)效應(yīng)遷移率的大小。在圖M中，對(duì)表示試樣101中的柵絕緣膜107上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系的曲線賦予C103，對(duì)表示試樣102中的柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系的曲線賦予C104。從圖23，M所示的曲線ClOl C104可理解試樣101，102的晶體管動(dòng)作特性大致相同。而且，可認(rèn)為即使在采用了由3102膜107A以及AlON膜107B構(gòu)成的柵絕緣膜107 的MISFET中，其場(chǎng)效應(yīng)遷移率也與采用了由SW2的單層構(gòu)成的柵絕緣膜的MOSFET大致相同，因此不會(huì)發(fā)生在SW2膜107A上層疊AlON膜107B而產(chǎn)生界面態(tài)密度的增加。從而，在本申請(qǐng)發(fā)明者在之前實(shí)施的界面態(tài)密度的評(píng)價(jià)(參照?qǐng)D1 中，可認(rèn)為采用了 ΑΙΟΝ/SiA層疊柵絕緣膜的SiC-MIS構(gòu)造的界面態(tài)密度與采用了 SiA單層?xùn)沤^緣膜的SiC-MOS構(gòu)造的界面態(tài)密度相比增加的原因是，反映了對(duì)晶體管動(dòng)作特性不會(huì)帶來影響的缺陷(例如A10N/Si02界面的缺陷)的結(jié)果。該評(píng)價(jià)是指，具體而言，通過High-Low法來計(jì)算出采用了 A10N/Si02層疊柵絕緣膜的SiC-MIS構(gòu)造以及采用了 S^2單層?xùn)沤^緣膜的SiC-MOS構(gòu)造的各界面態(tài)密度，并且對(duì)這些進(jìn)行比較的評(píng)價(jià)。3.溫度特性圖25是表示試樣101的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖沈是表示試樣102 的場(chǎng)效應(yīng)遷移率的溫度依賴性的圖表。圖27是表示在調(diào)查圖25二6所示的溫度依賴性時(shí)的各溫度與各溫度中的場(chǎng)效應(yīng)遷移率的極大值的關(guān)系的圖表。在圖25二6所示的圖表中， 橫軸是柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度，縱軸是場(chǎng)效應(yīng)遷移率。這對(duì)試樣101，102的每一個(gè)，將半導(dǎo)體基板(SiC基板)的溫度設(shè)為110K、150K、 200K、250K、300K、400K、500K以及600Κ，并調(diào)查了各溫度中的柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。在圖25中，分別以曲線C105，C106, C107, C108, C109, C110， C111，C112 示出 SiC 基板的溫度為 110K、150K、200K、250K、300K、400K、500K 以及 600Κ 時(shí)的關(guān)系。在圖 26 中，分別以曲線 C113, C114, C115, C116, C117, C118, C119, C120 示出 SiC 基板的溫度為110Κ、150Κ、200Κ、250Κ、300Κ、400Κ、500Κ以及600Κ時(shí)的關(guān)系。在圖27中，以曲線C121示出試樣101中的各溫度中的柵絕緣膜107上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系，并且以曲線C122示出試樣102中的各溫度中的柵絕緣膜上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。通過對(duì)圖27所示的曲線C121，C122進(jìn)行比較，可理解試樣101的各溫度下的場(chǎng)效應(yīng)遷移率的極大值，與試樣102的各溫度下的場(chǎng)效應(yīng)遷移率的極大值相比稍微降低，但是試樣101的場(chǎng)效應(yīng)遷移率的溫度依賴性，比試樣102的場(chǎng)效應(yīng)遷移率的溫度依賴性小。另外，通過對(duì)圖25所示的曲線C112和圖沈所示的曲線C120進(jìn)行比較，可理解 在高溫下在柵絕緣膜形成高電場(chǎng)OMV/cm以上的電場(chǎng))的條件下，試樣101的場(chǎng)效應(yīng)遷移率比試樣102的場(chǎng)效應(yīng)遷移率大。從而，試樣101、也就是具有圖15所示的構(gòu)造的MISFET 的半導(dǎo)體裝置101，適合作為在柵絕緣膜107上產(chǎn)生3 4MV/cm的電場(chǎng)的條件下動(dòng)作的功率設(shè)備。再有，通過從圖19所示的制造工序中省略氮等離子體照射工序(S12)以及FGA工序(S13)的方法，制作了具有圖15所示的構(gòu)造的MISFET的試樣103。在該試樣103中，SW2 膜107A的厚度是lOnm，AlON膜107B的厚度是65nm。4.漏電流圖28表示試樣101，103中的柵電壓(Gate Voltage)與漏電流(DrainCurrent) 的關(guān)系的圖表。針對(duì)試樣101，103的每一個(gè)，調(diào)查了柵電壓發(fā)生變化時(shí)的漏電流的大小。在圖28中，以曲線C123示出試樣101中的柵電壓與漏電流的關(guān)系，并且以曲線 ClM示出試樣103中的柵電壓與漏電流的關(guān)系。通過對(duì)圖觀所示的曲線C123，IM進(jìn)行比較，可理解以試樣101獲得的漏電流比以試樣103獲得的漏電流大。從而，可認(rèn)為氮等離子體照射工序(S12)以及FGA工序(S13) 對(duì)漏電流的增大化有效。5.場(chǎng)效應(yīng)遷移率圖四是表示柵絕緣膜上產(chǎn)生的電場(chǎng)(柵極氧化層電場(chǎng)，Gate OxideField)的強(qiáng)度與場(chǎng)效應(yīng)遷移率(Field Effect Mobility)的關(guān)系的圖表。針對(duì)試樣101，103的每一個(gè)，調(diào)查了柵絕緣膜107上產(chǎn)生的電場(chǎng)發(fā)生變化時(shí)的場(chǎng)效應(yīng)遷移率的大小。在圖四中，以曲線CU6示出試樣101中的柵絕緣膜107上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系，并且以曲線C125示出試樣103中的柵絕緣膜107上產(chǎn)生的電場(chǎng)的強(qiáng)度與場(chǎng)效應(yīng)遷移率的關(guān)系。通過對(duì)圖四所示的曲線C125，C126進(jìn)行比較，可理解試樣101的場(chǎng)效應(yīng)遷移率比試樣103的場(chǎng)效應(yīng)遷移率大。從而，氮等離子體照射工序(S12)以及FGA工序(S13)作為改善半導(dǎo)體基板102與SW2膜107A的界面的狀態(tài)的方法而有效?！吹?實(shí)施方式〉如前述，在使用了 SiC的MOSFET (SiC-MOSFET)中，在SiC基板與柵絕緣膜的界面 (Si02/SiC界面)產(chǎn)生高密度的界面態(tài)(界面缺陷)。因此，SiC-MOSFET的溝道遷移率低。通過使由SiO2構(gòu)成的柵絕緣膜變薄，能夠降低Si02/SiC界面中的界面態(tài)的密度 (界面態(tài)密度)。然而，如果使柵絕緣膜變薄，則伴隨與此使泄漏電流增加。因此，第3實(shí)施方式提供一種能夠?qū)崿F(xiàn)碳化硅層與柵絕緣膜的界面中的界面態(tài)密度以及泄漏電流這雙方的降低的半導(dǎo)體裝置。圖32是本發(fā)明的第3實(shí)施方式所涉及的半導(dǎo)體裝置的示意性剖面圖。半導(dǎo)體裝置301，具有由摻雜了 N型雜質(zhì)的SiC(NSSiC)構(gòu)成的SiC基板302。在 SiC基板302上通過外延生長(zhǎng)而形成由N型SiC構(gòu)成的SiC層303。在SiC層303的表層部形成有多個(gè)P型的阱區(qū)域304。多個(gè)阱區(qū)域304，呈俯視四角形狀(大致正方形狀)并且排列為矩陣狀。在各阱區(qū)域304的表層部，源區(qū)域305與阱區(qū)域304的周緣隔開間隔地形成。源區(qū)域305，與SiC層303相比以高濃度來摻雜N型雜質(zhì)，由此表示N+型的導(dǎo)電型。在各源區(qū)域305的中央，形成有接觸區(qū)域306。接觸區(qū)域306在深度方向上貫穿源區(qū)域305地形成，并且最深部到達(dá)在源區(qū)域305的下方存在的阱區(qū)域304。接觸區(qū)域306， 與阱區(qū)域304相比以高濃度來摻雜P型雜質(zhì)，由此表示P+型的導(dǎo)電型。在SiC層303上形成有柵絕緣膜307。柵絕緣膜307，與在各阱區(qū)域304之間的 SiC層303、在各阱區(qū)域304的周緣與該內(nèi)側(cè)的源區(qū)域305的周緣之間的區(qū)域(溝道區(qū)域) 以及源區(qū)域305的一部分對(duì)置。柵絕緣膜307，作為整體，形成為俯視格子狀。柵絕緣膜307具有A10N/Si02/Si0xNy層疊構(gòu)造，該A10N/Si02/Si0xNy層疊構(gòu)造包含由SiOxNy (氮氧化硅)構(gòu)成的SiON膜307A ；由SW2 (氧化硅)構(gòu)成且在SiON膜307A上形成的SW2膜307B ；和由作為高介電常數(shù)(High-k)絕緣材料的AlON(氮氧化鋁)構(gòu)成且在SiR膜307B上形成的AlON膜307C。SiON膜307A的厚度是1 5nm。膜307B的厚度是1 5nm。而且，SiON膜 307A以及SiA膜307B的合計(jì)厚度是2 10nm。AlON膜307C的厚度是10 200nm。各范圍中包含該下限值以及上限值。在柵絕緣膜307上形成有柵電極308。據(jù)此，半導(dǎo)體裝置301，具有平面柵型MIS 構(gòu)造。柵電極308，由將Al(鋁)作為主成分來包含的金屬材料構(gòu)成。而且，在SiC層303上形成有層間絕緣膜309。利用層間絕緣膜309，一起覆蓋SiC 層303的上表面與柵絕緣膜307以及柵電極308。層間絕緣膜309例如由SW2構(gòu)成。在層間絕緣膜309，在與各接觸區(qū)域306對(duì)置的位置上形成有接觸孔310。在各接觸孔310內(nèi)，接觸區(qū)域306的整個(gè)區(qū)域以及源區(qū)域305中的接觸區(qū)域306的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜309上形成有源金屬311。源金屬311，進(jìn)入到形成在層間絕緣膜 309的各接觸孔310，并且與源區(qū)域305以及接觸區(qū)域306連接。源金屬311，例如由將Al 作為主成分來包含的金屬材料構(gòu)成的。在SiC基板302的背面的整個(gè)面上，通過由Ni (鎳)等構(gòu)成的電阻性金屬(未圖示)，形成有由將Al作為主成分來包含的金屬材料構(gòu)成的漏金屬312。在源金屬311被接地、且向漏金屬312施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極308 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域304中的與柵絕緣膜307的界面附近的溝道區(qū)域形成溝道，電流在源金屬311與漏金屬312之間流動(dòng)。圖33是柵絕緣膜的制造工序圖。在半導(dǎo)體裝置301的制造時(shí)，通過外延生長(zhǎng)法，在SiC基板302上形成SiC層303。 而且，通過包含離子注入法等的公知的手法，在SiC層303形成阱區(qū)域304、源區(qū)域305以及接觸區(qū)域306。此后，為了形成柵絕緣膜307，依次進(jìn)行NOx熱氧化工序621)、02熱氧化工序(S22)、FGA (Forming Gas Annealing)工序(S23)、A10N膜形成工序(S24)以及 PDA (Post Deposition Annealing)工序(S25)。在NOx熱氧化工序(S21)中，通過使用了包含隊(duì)0 (氮氧化物)的氣體的熱氧化法， 在SiC層303上形成由SiOxNy構(gòu)成的SiON膜。在O2熱氧化工序(S22)中，通過使用了 O2的干燥氣體的熱氧化法，在SiON膜上形成由SiO2構(gòu)成的SiO2膜。在FGA工序(S23)中，在包含3%的H2 (氫氣)和97%的N2 (氮?dú)?的合成氣體中， 對(duì)SiA膜進(jìn)行退火。例如在1000°C的溫度下的退火進(jìn)行30分鐘之后、在450°C的溫度下的退火進(jìn)行30分鐘。據(jù)此，在SW2膜中良好地導(dǎo)入H原子，并且減少在SiC層303與SiON 膜的界面上存在的C原子以及Si原子的不飽和鍵。在AlON膜形成工序(SM)中，通過使用TN2以及O2 (氧氣)的混合氣體以及Al 靶的反應(yīng)性濺射法，在SW2膜上形成AlON膜。在PDA工序(S25)中，在N2中對(duì)AlON膜進(jìn)行退火。該退火，例如在900°C的溫度下進(jìn)行10分鐘。據(jù)此，提升AlON膜的結(jié)晶化度，并且提高AlON膜的膜質(zhì)。此后，在AlON膜上形成柵電極308。例如使用掩膜，在AlON膜的表面選擇性地蒸鍍柵電極的材料(Al)，由此形成柵電極308。而且，通過光刻法以及蝕刻法，依次除去AlON 膜、SiO2膜以及SiON膜的露出的部分(未與柵電極308對(duì)置的部分)，并且AlON膜、SiO2 膜以及SiON膜分別加工成AlON膜307C、SiO2膜307B以及SiON膜307A。此后，如果通過公知的手法，形成層間絕緣膜309、接觸孔310、源金屬311以及漏金屬312，則可得到圖32 所示的半導(dǎo)體裝置301。如以上所述，柵絕緣膜307具有從SiC層303側(cè)起層疊了 SiON膜307A、SiO2膜 307B以及AlON膜307C的構(gòu)造。在SiC層303與SW2膜307B之間介入SiON膜307A，由此與柵絕緣膜僅由氧化硅膜構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)SiC層303(SiC)與柵絕緣膜307的界面中的界面態(tài)密度Dit 的降低。而且，通過界面態(tài)密度Dit的降低，能夠?qū)崿F(xiàn)溝道遷移率的提高。
26
另外，減小SiON膜307A以及SW2膜307B的合計(jì)厚度，并且增大AlON膜307C的厚度，由此能夠抑制SiC層303與柵絕緣膜307的界面中的界面態(tài)密度的增大的同時(shí)，能夠?qū)崿F(xiàn)柵絕緣膜307的厚度的增大而產(chǎn)生的泄漏電流的降低。從而，能夠同時(shí)達(dá)成界面態(tài)密度Dit的降低而產(chǎn)生的溝道遷移率的提高以及泄漏電流的降低而產(chǎn)生的柵絕緣膜307的可靠性的提高這雙方。另外，柵電極308，由包含Al的金屬材料構(gòu)成。據(jù)此，與柵電極308由多晶硅構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)由SiC層303、柵絕緣膜307以及柵電極308等構(gòu)成的MISFET(平面柵型MIS構(gòu)造的場(chǎng)效應(yīng)晶體管)的動(dòng)作速度的提高以及耗電的降低。(界面態(tài)密度)制作了具有圖32所示的SiC-MIS構(gòu)造(在SiC上具有A10N/Si02/Si0xNy層疊柵絕緣膜的構(gòu)造)的試樣201。在該試樣201中，SiON膜307A的厚度是5nm，SiO2膜307B的厚度是5nm，AlON膜307C的厚度是80nm。另外，制作了具有采用A10N/Si02層疊柵絕緣膜(在SiC上依次層疊了由SiO2構(gòu)成的SW2膜以及由AlON構(gòu)成的AlON膜的構(gòu)造的柵絕緣膜)的SiC-MIS構(gòu)造的試樣202。 在該試樣202中，SiO2膜的厚度是lOnm，AlON膜的厚度是80nm。而且，針對(duì)試樣201，202的每一個(gè)，對(duì)高頻CV特性(例如測(cè)量頻率IOOkHz)和低頻CV特性(準(zhǔn)靜態(tài)CV特性)進(jìn)行測(cè)量，并且通過High-Low法，計(jì)算出高頻測(cè)量值與低頻測(cè)量值的差值作為界面態(tài)密度Dit。圖34表示該結(jié)果。在圖34中，橫軸是來自柵絕緣膜的價(jià)電子端的能量(Ec-E)，縱軸是界面態(tài)密度Dit。由圖34所示的結(jié)果可理解試樣201中的界面態(tài)密度Dit比試樣202的界面態(tài)密度Dit低。圖35是柵絕緣膜的其他制造工序圖。圖32所示的柵絕緣膜307，除了包含圖33所示的制造工序的手法以外，能夠通過包含圖35所示的制造工序的手法來形成。在圖35所示的制造工序中，依次進(jìn)行氮等離子體照射工序(S31)、02熱氧化工序(S32)、FGA工序(S33)、AlON膜形成工序(S34)以及PDA 工序(S35)。在氮等離子體照射工序(S31)中，向SiC層303照射氮等離子體。將氮等離子體例如在SiC層303被加熱到500°C的狀態(tài)下持續(xù)照射30分鐘。另外，此時(shí)的氣壓以及RF輸出，例如分別為9. 5Torr以及50W。據(jù)此，在SiC層303上形成SiON膜。在O2熱氧化工序(S32)中，通過使用了 O2的干燥氣體的熱氧化法，在SiON膜上形成由SiO2構(gòu)成的SiO2膜。在FGA工序(S33) ,AlON膜形成工序(S34)以及PDA工序(S35)中，分別進(jìn)行與圖 33所示的FGA工序(S23)、AlON膜形成工序(SM)以及PDA工序(S25)同樣的處理。圖36是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖32所示的半導(dǎo)體裝置301具有平面柵型MIS構(gòu)造，相對(duì)于此，圖36所示的半導(dǎo)體裝置351具有溝渠柵型MIS構(gòu)造。半導(dǎo)體裝置351，具有由N型SiC構(gòu)成的SiC基板352。在SiC基板352上通過外延生長(zhǎng)而形成由N型SiC構(gòu)成的SiC層353。SiC層353的基層部，維持外延生長(zhǎng)后的原樣狀態(tài)，并且形成N_型的漏區(qū)域354。SiC層353的表層部被摻雜P型雜質(zhì)，由此被設(shè)為P型的阱區(qū)域355。在SiC層353，從其表面往下挖掘來形成柵溝渠356。柵溝渠356，例如形成為俯視格子狀。柵溝渠356，貫穿阱區(qū)域355，并且其最深部到達(dá)漏區(qū)域354。在柵溝渠356的內(nèi)面，形成有柵絕緣膜357。柵絕緣膜357的周緣部，在柵溝渠356 外與SiC層353的上表面相接觸。柵絕緣膜357具有A10N/Si02/Si0xNy層疊構(gòu)造，該AlON/ Si02/Si0xNy層疊構(gòu)造包含由SiOxNy構(gòu)成的SiON膜357A ；由SW2構(gòu)成且在SiON膜357A 上形成的SW2膜357B ；和由作為高介電常數(shù)絕緣材料的AlON構(gòu)成且在SW2膜357B上形成的AlON膜357C。SiON膜;357A的厚度是1 5nm。膜!357B的厚度是1 5nm。而且，SiON膜 357A以及SiA膜357B的合計(jì)厚度是2 10nm。AlON膜!357C的厚度是10 200nm。各范圍中包含該下限值以及上限值。而且，柵絕緣膜357上形成有由將Al作為主成分來包含的金屬材料構(gòu)成的柵電極 358。在阱區(qū)域355的表層部形成有N型的源區(qū)域359。另外，在阱區(qū)域355的表層部，在由柵溝渠356包圍的各區(qū)域內(nèi)，在對(duì)于柵溝渠356 隔開間隔的位置上，接觸區(qū)域360在厚度方向貫穿源區(qū)域359地形成。接觸區(qū)域360，與阱區(qū)域355相比以高濃度來摻雜P型雜質(zhì)，由此表示P+型的導(dǎo)電型。在SiC層353上層疊有層間絕緣膜361。層間絕緣膜361，例如由氧化硅構(gòu)成。在層間絕緣膜361，在與各接觸區(qū)域360對(duì)置的位置上貫穿形成接觸孔362。在各接觸孔362內(nèi)，接觸區(qū)域360的整個(gè)區(qū)域以及源區(qū)域359中的接觸區(qū)域360的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜361上形成有源金屬363。源金屬363，進(jìn)入到各接觸孔362，并且與源區(qū)域359以及接觸區(qū)域360連接。源金屬363，例如由將Al作為主成分來包含的金屬材料構(gòu)成。SiC基板352的背面的整個(gè)面上，通過由Ni等構(gòu)成的電阻性金屬(未圖示)，形成有將Al作為主成分來包含的金屬材料構(gòu)成的漏金屬364。在源金屬363被接地、且向漏金屬364施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極358 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域355中的柵絕緣膜357的界面附近的溝道區(qū)域形成溝道，并且電流在源金屬363與漏金屬364之間流動(dòng)。即使在該半導(dǎo)體裝置351中，也能夠發(fā)揮與圖32所示的半導(dǎo)體裝置301同樣的作用效果。圖37是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖32所示的半導(dǎo)體裝置301以及圖36所示的半導(dǎo)體裝置351具有縱型MISFET， 相對(duì)于此，圖37所示的半導(dǎo)體裝置381具有橫型MISFET。半導(dǎo)體裝置381，具有作為由N型SiC構(gòu)成的碳化硅層的SiC基板382。在SiC基板382的表層部形成有P型的阱區(qū)域383。在阱區(qū)域383的表層部形成有源區(qū)域384以及漏區(qū)域385。源區(qū)域384以及漏區(qū)域385，分別與阱區(qū)域383的周緣部之間隔開間隔、且彼此隔開間隔地形成。源區(qū)域384以及漏區(qū)域385，與SiC基板382相比以高濃度來摻雜N型雜質(zhì)，由此表示N+型的導(dǎo)電型。
另外，在阱區(qū)域383的表層部形成有接觸區(qū)域386。接觸區(qū)域386，相對(duì)于源區(qū)域 384在與漏區(qū)域385側(cè)的相反側(cè)相鄰地形成。接觸區(qū)域386，與阱區(qū)域383相比以高濃度來摻雜P型雜質(zhì)，由此表示P+型的導(dǎo)電型。在源區(qū)域384與漏區(qū)域385之間的區(qū)域(溝道區(qū)域)上形成有柵絕緣膜387。更具體而言，柵絕緣膜387，與在源區(qū)域384與漏區(qū)域385之間的區(qū)域?qū)χ茫⑶覚M跨在源區(qū)域384的周緣部和漏區(qū)域385的周緣部。柵絕緣膜387具有A10N/Si02/Si0xNy層疊構(gòu)造，該 A10N/Si02/Si0xNy層疊構(gòu)造包含由SiOxNy構(gòu)成的SiON膜387A ；由SW2構(gòu)成且在SiON膜 387A上形成的SW2膜387B ；和由作為高介電常數(shù)絕緣材料的AlON構(gòu)成且在SW2膜387B 上形成的AlON膜387C。SiON膜387A的厚度是1 5nm。膜387B的厚度是1 5nm。而且，SiON膜 387A以及SiA膜387B的合計(jì)厚度是2 10nm。AlON膜387C的厚度是10 200nm。各范圍中包含該下限值以及上限值。在柵絕緣膜387上形成有在俯視時(shí)與柵絕緣膜387相同形狀的柵電極388。柵電極388，由包含Al的金屬材料構(gòu)成。在源區(qū)域384以及接觸區(qū)域386上形成有源電極389。源電極389，對(duì)于源區(qū)域 384以及接觸區(qū)域386的表面橫跨且與這些部分接觸。源電極389，由包含Al的金屬材料構(gòu)成。在漏區(qū)域385上形成有漏電極390。漏電極390，與漏區(qū)域385的表面接觸。漏電極390由包含Al的金屬材料構(gòu)成。在源電極389被接地、且向漏電極390施加正電壓的狀態(tài)下，向柵電極388施加閾值以上的電壓，由此在阱區(qū)域383中的柵絕緣膜的界面附近的溝道區(qū)域形成溝道，并且電流從漏電極390朝向源電極389流動(dòng)。即使在該半導(dǎo)體裝置381中，也能夠發(fā)揮與圖32所示的半導(dǎo)體裝置301同樣的作用效果。另外，采取了在SiC基板302，352上層疊SiC層303，353的構(gòu)造，但是也可以省略 SiC層303，；353，在SiC基板302，352的表層部形成阱區(qū)域304，355以及源區(qū)域305，359等。另外，也可以使半導(dǎo)體裝置301，351，381的各部的導(dǎo)電型反轉(zhuǎn)。柵電極308，358，388的材料，不限于包含Al的金屬材料，也可以是摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅。作為高介電常數(shù)絕緣膜，作為例子示出了 AlON膜307C、A10N膜357C以及AlON膜 387C，但是高介電常數(shù)絕緣膜的材料不限于A10N，也可以是Al2O3 (氧化鋁)、&0 (氧化鋯)、 HfO (氧化鉿)、AlN(氮化鋁)等的高介電常數(shù)材料。<第4實(shí)施方式>第4實(shí)施方式提供一種能夠使溝道區(qū)域中的載流子的移動(dòng)路徑接近于直線，并且能夠降低溝道電阻的半導(dǎo)體裝置。圖38是本發(fā)明的第4實(shí)施方式所涉及的半導(dǎo)體裝置的示意性俯視圖。圖39是圖 38所示的切斷線B-B中的半導(dǎo)體裝置的示意性剖面圖。此外，在圖39中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。半導(dǎo)體裝置401，如圖38所示，具有俯視四角形狀(大致正方形狀)的外形。
29
半導(dǎo)體裝置401，如圖39所示，具有半導(dǎo)體基板(SiC基板)402。半導(dǎo)體基板402， 由摻雜了 N型雜質(zhì)的SiC(NSSiC)構(gòu)成。在半導(dǎo)體基板402上通過外延生長(zhǎng)而形成半導(dǎo)體層(SiC層)403。也即，半導(dǎo)體層403是由N型SiC構(gòu)成的外延層。在半導(dǎo)體層403的表層部形成有多個(gè)P型的阱區(qū)域404。多個(gè)阱區(qū)域404，呈俯視四角形狀(大致正方形狀)并且排列為矩陣狀。阱區(qū)域404的深度例如為0. 5 2 μ m。而且，阱區(qū)域404，具有例如從其上表面開始的深度為0. 5 μ m以下的部分的P型雜質(zhì)濃度是 1 X IO16 1 X IO19CnT3的雜質(zhì)濃度分布。在各阱區(qū)域404的表層部，將源區(qū)域405與阱區(qū)域404的周緣隔開間隔地形成。源區(qū)域405，與半導(dǎo)體層403相比以高濃度來摻雜N型雜質(zhì)，由此表示N+型的導(dǎo)電型。源區(qū)域 405的深度例如為0. 2 1 μ m。在源區(qū)域405中，在俯視時(shí)從該周緣起給定寬度(例如0. 2 μ m)的第1區(qū)域405A， 其N型雜質(zhì)濃度比剩余的第2區(qū)域(第1區(qū)域405A的內(nèi)側(cè)的區(qū)域)405B的N型雜質(zhì)濃度低 1 3位數(shù)。也即，源區(qū)域405具有N型雜質(zhì)濃度相對(duì)高的N+型的第2區(qū)域405B ；和呈包圍第2區(qū)域405B的環(huán)狀且N型雜質(zhì)濃度相對(duì)低的N_型的第1區(qū)域405A。而且，第1區(qū)域 405A具有例如從其上表面開始的深度為0. 2 μ m以下的部分的N型雜質(zhì)濃度是5X IO17 5X IO19CnT3的雜質(zhì)濃度分布。第2區(qū)域405B具有例如從其上表面開始的深度為0. 2 μ m以下的部分的N型雜質(zhì)濃度是5X IO19 5X 102°cm_3的雜質(zhì)濃度分布。在第1區(qū)域405A的上表面與第2區(qū)域405B的上表面之間，形成有第2區(qū)域405B 的上表面比第1區(qū)域405A的上表面低一臺(tái)階的階梯S。階梯S的大小例如為0.2 μ m。在第1區(qū)域405A的上表面與阱區(qū)域404(溝道區(qū)域C)的上表面之間沒有形成較大的階梯，而這些面形成大致一個(gè)面。在各源區(qū)域405的第2區(qū)域405B的中央，形成有與阱區(qū)域404相比以高濃度來摻雜了 P型雜質(zhì)的P+型的接觸區(qū)域406。各接觸區(qū)域406在深度方向上貫穿第2區(qū)域405B 地形成，并且其最深部到達(dá)在源區(qū)域405的下方存在的阱區(qū)域404。在半導(dǎo)體層403上形成有柵絕緣膜407。柵絕緣膜407，與各阱區(qū)域404之間的半導(dǎo)體層403、在各阱區(qū)域404的周緣與該內(nèi)側(cè)的源區(qū)域405的周緣之間的區(qū)域(溝道區(qū)域) 以及源區(qū)域405的一部分對(duì)置。柵絕緣膜407，作為整體，形成為俯視格子狀。柵絕緣膜407具有A10N/Si02/Si0xNy層疊構(gòu)造，該A10N/Si02/Si0xNy層疊構(gòu)造包含由SiOxNy (氮氧化硅)構(gòu)成的SiON膜407A ；由SW2 (氧化硅)構(gòu)成且在SiON膜407A上形成的SW2膜407B ；和由作為高介電常數(shù)(High-k)絕緣材料的AlON(氮氧化鋁)構(gòu)成且在SiR膜407B上形成的AlON膜407C。SiON膜407A的厚度是1 5nm。SiR膜407B的厚度是1 5nm。而且，SiON膜 407A以及SiA膜407B的合計(jì)厚度是2 10nm。AlON膜407C的厚度是10 200nm。各范圍中包含該下限值以及上限值。在柵絕緣膜407上形成有柵電極408。柵電極408，夾著柵絕緣膜407，與在各阱區(qū)域404之間的半導(dǎo)體層403、在各阱區(qū)域404的周緣與該內(nèi)側(cè)的源區(qū)域405的周緣之間的溝道區(qū)域C以及源區(qū)域405的第1區(qū)域405A的一部分對(duì)置。柵電極408，作為整體，如圖38 所示，形成為俯視格子狀。據(jù)此，半導(dǎo)體裝置401具有平面柵型MIS構(gòu)造。柵電極408，由摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅、或、將Al (鋁)作為主成分來包含的金屬材料構(gòu)成。
此外，在圖38中，透過后面敘述的層間絕緣膜409以及源金屬411示出了柵電極 408。而且，在半導(dǎo)體層403上，如圖39所示，形成有層間絕緣膜409。利用層間絕緣膜 409，一起覆蓋半導(dǎo)體層403的上表面與柵絕緣膜407以及柵電極408。層間絕緣膜409，例如由氧化硅構(gòu)成。在層間絕緣膜409，在與各接觸區(qū)域406對(duì)置的位置上形成有接觸孔410。各接觸孔410，貫穿柵絕緣膜407，在各接觸孔410內(nèi)，接觸區(qū)域406的整個(gè)區(qū)域以及源區(qū)域405中的接觸區(qū)域406的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜409上形成有源金屬411。源金屬411，進(jìn)入到在層間絕緣膜409形成的各接觸孔410，并且與源區(qū)域405以及接觸區(qū)域406連接。源金屬411，例如由將鋁(Al) 作為主成分來包含的金屬材料構(gòu)成。另外，在半導(dǎo)體裝置401的沿著一側(cè)緣的部分的中央上，選擇性地除去層間絕緣膜409以及源金屬411，由此如圖38所示，形成有使柵電極408的一部分作為用于與外部連接的柵焊盤412來露出的開口。在半導(dǎo)體基板402的背面的整個(gè)面上，從半導(dǎo)體基板402側(cè)依次形成有由鎳(Ni) 等構(gòu)成的電阻性金屬413以及將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬414。在源金屬411被接地、且向漏金屬414施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極408 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域404中的柵絕緣膜407的界面附近的溝道區(qū)域 C形成溝道，并且電流在源金屬411與漏金屬414之間流動(dòng)。圖40是圖39所示的源區(qū)域的第1區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。在半導(dǎo)體裝置401中，使源區(qū)域405中的與溝道區(qū)域C相鄰的第1區(qū)域405A的N 型雜質(zhì)濃度降低，由此在第1區(qū)域405A的上表面與溝道區(qū)域C (阱區(qū)域404)的上表面之間沒有形成較大的階梯。因此，在源金屬411與漏金屬414之間流動(dòng)的電子(e_)，從源區(qū)域405沿著第1區(qū)域405A的上表面向溝道區(qū)域C移動(dòng)，并且沿著溝道區(qū)域C的上表面在溝道區(qū)域C移動(dòng)。也艮口，溝道區(qū)域C中的電子的路徑成為沿著溝道區(qū)域C的上表面的直線路徑。從而，半導(dǎo)體裝置401的溝道電阻比溝道區(qū)域中的電子的移動(dòng)路徑成為彎曲路徑的圖30的半導(dǎo)體裝置的溝道電阻低。圖41A 41K是按順序表示半導(dǎo)體裝置的制造工序的示意性剖面圖。此外，在圖 41A 41K中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。 圖42是柵絕緣膜的制造工序圖。在半導(dǎo)體裝置401的制造工序中，首先通過CVD (Chemical VaporDeposition 化學(xué)氣相生長(zhǎng))法，在半導(dǎo)體層403上形成多晶硅的堆積層。而且，通過光刻法以及蝕刻法， 從半導(dǎo)體層403中的要成為阱區(qū)域404的部分上選擇性地除去該多晶硅的堆積層(未圖示)。據(jù)此，如圖41A所示，在半導(dǎo)體層403上形成由多晶硅構(gòu)成的掩膜441。此后，通過離子注入法，在從半導(dǎo)體層403中的掩膜441露出的部分中摻雜P型雜質(zhì)(例如鋁)。接著，按照將半導(dǎo)體層403以及掩膜441 一并覆蓋的方式，形成由氧化硅構(gòu)成的氧化膜(未圖示)。此后，在氧化膜上形成多晶硅的堆積層(未圖示)。而且，多晶硅的堆積層將氧化膜作為蝕刻阻擋層被回蝕，并且僅僅殘留該堆積層中的與掩膜441的側(cè)面接觸的給定部分，由此如圖41B所示，形成與掩膜441成為一體的掩膜442。接下來，除去從掩膜 442露出的氧化膜。而且，通過光刻法，在半導(dǎo)體層403中的要成為接觸區(qū)域406的部分上形成抗蝕圖案443。此后，通過離子注入法，在半導(dǎo)體層403中的掩膜441，442以及從抗蝕圖案443露出的部分中摻雜N型雜質(zhì)(例如磷(P))。在除去抗蝕圖案443之后，按照將半導(dǎo)體層403以及掩膜441，442 —并覆蓋的方式，再次形成由氧化硅構(gòu)成的氧化膜(未圖示)。此后，在氧化膜上形成多晶硅的堆積層(未圖示)。而且，多晶硅的堆積層將氧化膜作為蝕刻阻擋層被回蝕，并且僅僅殘留該堆積層中的與掩膜442的側(cè)面相接觸的給定部分，由此如圖41C所示，形成與掩膜441，442成為一體的掩膜444。接下來，除去從掩膜444露出的氧化膜。而且，通過光刻法，在半導(dǎo)體層403 中的要成為接觸區(qū)域406的部分上形成抗蝕圖案445。此后，通過離子注入法，在半導(dǎo)體層 403中的掩膜441，442，444以及從抗蝕圖案445露出的部分中追加摻雜N型雜質(zhì)。在N型雜質(zhì)的摻雜后，除去掩膜441，442，444以及抗蝕圖案445。此外，在圖41B，41C所示的工序中，也可以省略抗蝕圖案443，445的形成，在半導(dǎo)體層403中的要成為接觸區(qū)域406的部分中摻雜N型雜質(zhì)。通過這樣，能夠省略抗蝕圖案 443，445的形成所需的光掩膜，并且能夠簡(jiǎn)化半導(dǎo)體裝置401的制造工序。接下來，如圖41D所示，在半導(dǎo)體層403上形成抗蝕圖案446。抗蝕圖案446，僅僅使半導(dǎo)體層403中的要成為接觸區(qū)域406的部分露出。而且，通過離子注入法，在半導(dǎo)體層 403中的從抗蝕圖案446露出的部分中摻雜P型雜質(zhì)。此后，進(jìn)行用于使在半導(dǎo)體層403中摻雜的P型雜質(zhì)以及N型雜質(zhì)活性化的退火， 如圖41E所示，在半導(dǎo)體層403的表層部形成阱區(qū)域404、源區(qū)域405 (第1區(qū)域405A、第2 區(qū)域405B)以及接觸區(qū)域406。另外在，退火時(shí)，半導(dǎo)體層403的上表面被熱氧化，由此形成氧化膜447。由于源區(qū)域405的第2區(qū)域405B以及接觸區(qū)域406，與半導(dǎo)體層403、阱區(qū)域 404以及源區(qū)域405的第1區(qū)域405A相比，雜質(zhì)濃度高，因此氧化膜447在第2區(qū)域405B 以及接觸區(qū)域406上相對(duì)較厚地生長(zhǎng)。因此，如圖41F所示，在除去氧化膜447之后，第2區(qū)域405B以及接觸區(qū)域406的上表面成為比半導(dǎo)體層403、阱區(qū)域404以及源區(qū)域405的第1區(qū)域405A的上表面降一臺(tái)階的狀態(tài)，并且在第1區(qū)域405A與第2區(qū)域405B之間形成階梯S。另外，有下述情況在氧化膜447的除去后，通過熱氧化法，在半導(dǎo)體層403、阱區(qū)域404、源區(qū)域405以及接觸區(qū)域406的上表面形成犧牲氧化膜，并除去該犧牲氧化膜，由此改善半導(dǎo)體層403、阱區(qū)域404、源區(qū)域405以及接觸區(qū)域406的上表面的狀態(tài)。在該情況下，在除去犧牲氧化膜后，在第1區(qū)域405A與第2區(qū)域405B之間形成更大的階梯S。此后，圖41G所示，通過熱氧化法，在半導(dǎo)體層403、阱區(qū)域404、源區(qū)域405以及接觸區(qū)域406的上表面形成柵絕緣膜407。為了形成柵絕緣膜407，如圖42所示，依次進(jìn)行NOx熱氧化工序(S41) ,O2熱氧化工序(S42)、FGA (Forming Gas Annealing)工序(S43)、A10N膜形成工序(S44)以及 PDA (Post Deposition Annealing)工序(S45)。在NOx熱氧化工序(S41)中，通過使用了包含隊(duì)0 (氮氧化物)的氣體的熱氧化法， 在半導(dǎo)體層403上形成由SiOxNy構(gòu)成的SiON膜407A。
在O2熱氧化工序(S4》中，通過使用了 O2的干燥氣體的熱氧化法，在SiON膜407A 上形成由SW2構(gòu)成的SiA膜407B。在FGA工序(S43)中，在包含3 %的H2 (氫氣)和97 %的N2 (氮?dú)?的合成氣體中，對(duì)SiO2膜407B進(jìn)行退火。例如在1000°C的溫度下的退火進(jìn)行30分鐘之后、在450°C 的溫度下的退火進(jìn)行30分鐘。據(jù)此，在SiO2膜407B中良好地導(dǎo)入H原子，并且減少在半導(dǎo)體層403與SiON膜407A的界面上存在的C原子以及Si原子的不飽和鍵。在AlON膜形成工序(S44)中，通過使用了 N2以及O2 (氧氣)的混合氣體以及Al 靶的反應(yīng)性濺射法，在SW2膜407B上形成AlON膜407C。在PDA工序(S45)中，在N2中對(duì)AlON膜407C進(jìn)行退火。該退火，例如在900°C的溫度下進(jìn)行10分鐘。據(jù)此，提升AlON膜407C的結(jié)晶化度，并且提高AlON膜407C的膜質(zhì)。通過以上方法，如圖41G所示那樣形成柵絕緣膜407。接下來，如圖41H所示，通過CVD法，在柵絕緣膜407上形成多晶硅的堆積層448。接下來，如圖411所示，通過光刻法以及蝕刻法，選擇性地除去堆積層448，并且在柵絕緣膜407上形成由多晶硅構(gòu)成的柵電極408。這里，也可以在柵絕緣膜407上形成由包含Al (鋁)的金屬材料的堆積層，并且選擇性地除去該堆積層，由此形成金屬材料構(gòu)成的柵電極408。接下來，如圖41J所示，通過CVD法，在柵絕緣膜407以及柵電極408上形成層間絕緣膜409。而且，如圖41K所示，通過光刻法以及蝕刻法，形成貫穿層間絕緣膜409以及柵絕緣膜407的接觸孔410。此后，通過濺射法，在層間絕緣膜409上形成源金屬411。而且，通過光刻法以及蝕刻法，形成柵焊盤412。另外，通過濺射法，在半導(dǎo)體基板402的背面形成電阻性金屬413 以及漏金屬414。通過以上方法，可得到圖39所示的半導(dǎo)體裝置401。如以上所述，使源區(qū)域405中的與溝道區(qū)域C相鄰的第1區(qū)域405A的雜質(zhì)濃度降低，由此能夠較低地抑制第1區(qū)域405A的上表面中的氧化膜447的生長(zhǎng)的速率(氧化速率)。從而，能夠防止在除去該氧化膜447后在第1區(qū)域405A的上表面與溝道區(qū)域C (阱區(qū)域404)的上表面之間形成較大的階梯。其結(jié)果，能夠使從源區(qū)域405起在溝道區(qū)域C移動(dòng)的電子的路徑(移動(dòng)路徑)接近于直線，由此能夠達(dá)成溝道電阻的降低。由于源區(qū)域405中的第1區(qū)域405A以外的第2區(qū)域405B的雜質(zhì)濃度，比第1區(qū)域 405A的雜質(zhì)濃度高，因此在第1區(qū)域405A的上表面與第2區(qū)域405B的上表面之間形成第 2區(qū)域405B的上表面比第1區(qū)域405A的上表面低一臺(tái)階的階梯S。即使在第1區(qū)域405A 的上表面與第2區(qū)域405B的上表面之間形成階梯S，該階梯S也不會(huì)對(duì)溝道區(qū)域C中的電子的流動(dòng)帶來影響。從而，使第1區(qū)域405A的雜質(zhì)濃度相對(duì)降低，并且使第2區(qū)域405B的雜質(zhì)濃度相對(duì)提高，由此不會(huì)降低源區(qū)域405的載流子濃度，能夠降低溝道電阻。另外，柵絕緣膜407具有從半導(dǎo)體層403側(cè)層疊SiON膜407A、SiO2膜407B以及 AlON膜407C的構(gòu)造。在半導(dǎo)體層403與SW2膜407B之間介入SiON膜407A，由此與柵絕緣膜僅由氧化硅膜構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)半導(dǎo)體層403(SiC)與柵絕緣膜407的界面中的界面態(tài)密度 Dit的降低。而且，通過界面態(tài)密度Dit的降低，能夠?qū)崿F(xiàn)溝道遷移率的提高。
另外，減小SiON膜407A以及SW2膜407B的合計(jì)厚度，并且增大AlON膜407C的厚度，由此能夠抑制半導(dǎo)體層403與柵絕緣膜407的界面中的界面態(tài)密度的增大的同時(shí)，實(shí)現(xiàn)柵絕緣膜407的厚度的增大而產(chǎn)生的泄漏電流的降低。從而，能夠達(dá)成界面態(tài)密度Dit的降低而產(chǎn)生的溝道遷移率的提高以及泄漏電流的降低而產(chǎn)生的柵絕緣膜407的可靠性的提高這雙方。另外，柵電極408也可以由包含Al的金屬材料構(gòu)成。據(jù)此，柵電極408與由多晶硅構(gòu)成的構(gòu)造相比，能夠?qū)崿F(xiàn)由半導(dǎo)體層403、柵絕緣膜407以及柵電極408等構(gòu)成的 MISFET (平面柵型MIS構(gòu)造的場(chǎng)效應(yīng)晶體管)的動(dòng)作速度的提高以及耗電的降低。(界面態(tài)密度)制作了居于圖39所示的SiC-MIS構(gòu)造(在SiC上具有A10N/Si02/Si0xNy層疊柵絕緣膜的構(gòu)造)的試樣301。在該試樣301中，SiON膜407A的厚度是5nm，SiO2膜407B的厚度是5nm，AlON膜407C的厚度是80nm。另外，制作了具有采用了 ΑΙΟΝ/SiA層疊柵絕緣膜(在SiC上依次層疊由SW2構(gòu)成的SW2膜以及由AlON構(gòu)成的AlON膜的構(gòu)造的柵絕緣膜)的SiC-MIS構(gòu)造的試樣302。 在該試樣302中，SiO2膜的厚度是lOnm，AlON膜的厚度是80nm。而且，針對(duì)試樣301、302的每一個(gè)，對(duì)高頻CV特性(例如測(cè)量頻率100kHz)和低頻CV特性(準(zhǔn)靜態(tài)CV特性)進(jìn)行測(cè)量，通過High-Low法，計(jì)算出高頻測(cè)量值與低頻測(cè)量值的差值作為界面態(tài)密度Dit。圖43表示該結(jié)果。在圖43中，橫軸是來自柵絕緣膜的價(jià)電子端的能量(Ec-E)，縱軸是界面態(tài)密度Dit。由圖43所示的結(jié)果可理解試樣301中的界面態(tài)密度Dit比試樣302的界面態(tài)密度Dit低。圖44是柵絕緣膜的其他制造工序圖。圖39所示的柵絕緣膜407，除了包含圖42所示的制造工序的方法以外，能夠通過包含圖44所示的制造工序的方法來形成。在圖44所示的制造工序中，依次進(jìn)行氮等離子體照射工序(S51)、02熱氧化工序(S52)、FGA工序(S53)、AlON膜形成工序(SM)以及PDA 工序(S55)。在氮等離子體照射工序(S51)中，向半導(dǎo)體層403照射氮等離子體。將氮等離子體例如在半導(dǎo)體層403加熱到500°C的狀態(tài)下持續(xù)照射30分鐘。另外，此時(shí)的氣壓以及RF 輸出，例如分別為9. 5Torr以及50W。據(jù)此，在半導(dǎo)體層403上形成SiON膜407A。在O2熱氧化工序(S52)中，通過使用了 &的干燥氣體的熱氧化法，在SiON膜407A 上形成由SW2構(gòu)成的SiA膜407B。在FGA工序(S53)、AlON膜形成工序(SM)以及PDA工序(S55)中，進(jìn)行分別與圖 42所示的FGA工序(S43)、AlON膜形成工序(S44)以及PDA工序(S45)同樣的處理。圖45是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。在圖45中，對(duì)于相當(dāng)于圖 39所示的各部的部分，賦予了與對(duì)這些各部賦予的參照符號(hào)相同的參照符號(hào)。而且，下面針對(duì)圖45所示的構(gòu)造，僅僅說明與圖39所示的構(gòu)造的不同點(diǎn)，并且省略賦予了同一參照符號(hào)的各部分的說明。另外，在圖45中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。在圖39所示的半導(dǎo)體裝置401中，源區(qū)域405的第1區(qū)域405A的深度與第2區(qū)
34域405B的深度大致相同，相對(duì)于此，在圖45所示的半導(dǎo)體裝置451中，源區(qū)域405的第1區(qū)域405A的深度比第2區(qū)域405B的深度小。如半導(dǎo)體裝置451那樣即使第1區(qū)域405A的深度比第2區(qū)域405B的深度小，也能夠發(fā)揮與圖39所示的半導(dǎo)體裝置401同樣的效果。圖46是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。此外，在圖46中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。圖39所示的半導(dǎo)體裝置401以及圖45所示的半導(dǎo)體裝置451具有平面柵型MIS 構(gòu)造，相對(duì)于此，圖46所示的半導(dǎo)體裝置461具有溝渠柵型MIS構(gòu)造。半導(dǎo)體裝置461具有半導(dǎo)體基板462。半導(dǎo)體基板462由摻雜了 N型雜質(zhì)的SiC (N 型SiC)構(gòu)成。在半導(dǎo)體基板462上通過外延生長(zhǎng)而形成半導(dǎo)體層463。也即，半導(dǎo)體層463 是由N型SiC構(gòu)成的外延層。半導(dǎo)體層463的基層部維持外延生長(zhǎng)后的原樣狀態(tài)，并且形成N_型的漏區(qū)域464。 半導(dǎo)體層463的表層部被摻雜P型雜質(zhì)，由此被設(shè)為P型的阱區(qū)域465。在半導(dǎo)體層463，從其表面往下挖掘來形成柵溝渠466。柵溝渠466，例如與圖38 所示的柵電極408同樣地形成為俯視格子狀。柵溝渠466，貫穿阱區(qū)域465，并且其最深部到達(dá)漏區(qū)域464。在柵溝渠466的內(nèi)面形成有柵絕緣膜467。柵絕緣膜467具有A10N/Si02/Si0xNy 層疊構(gòu)造，該A10N/Si02/Si0xNy層疊構(gòu)造包含由SiOxNy構(gòu)成的SiON膜467A ；由SW2構(gòu)成且在SiON膜467A上形成的SW2膜467B ；和由作為高介電常數(shù)絕緣材料的AlON構(gòu)成且在 SiO2膜467B上形成的AlON膜467C。SiON膜467A的厚度是1 5nm。SiR膜467B的厚度是1 5nm。而且，SiON膜 467A以及SiA膜467B的合計(jì)厚度是2 10nm。AlON膜467C的厚度是10 200nm。各范圍中包含該下限值以及上限值。而且，以摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅來徹底埋沒柵絕緣膜467的內(nèi)側(cè)，由此在柵溝渠466內(nèi)埋設(shè)由該摻雜多晶硅構(gòu)成的柵電極468。這里，柵電極468也可以由包含 Al(鋁)的金屬材料來形成。在阱區(qū)域465的表層部形成有N型的源區(qū)域469。源區(qū)域469的深度(后面敘述的第1區(qū)域469A以及第2區(qū)域469B的合計(jì)深度)，例如為0. 5 2 μ m。源區(qū)域469中，該底部的給定深度(例如0.2 μ m)的第1區(qū)域469A，其N型雜質(zhì)濃度比剩余的第2區(qū)域(第1區(qū)域469A上的區(qū)域)469B的N型雜質(zhì)濃度低1 3位數(shù)。也艮口，源區(qū)域469具有N型雜質(zhì)濃度相對(duì)高的N+型的第2區(qū)域469B ；和在第2區(qū)域469B的下方形成且N型雜質(zhì)濃度相對(duì)低的N—型的第1區(qū)域469A。第1區(qū)域469A的N型雜質(zhì)濃度例如為5 X IO17 5 X IO1W3,第2區(qū)域469B的N型雜質(zhì)濃度例如為5 X IO19 5 X 1020cnT3。因第1區(qū)域469A以及第2區(qū)域469B的N型雜質(zhì)濃度之差，在第1區(qū)域469A的側(cè)面與第2區(qū)域469B的側(cè)面之間，形成有第2區(qū)域469B的側(cè)面比第1區(qū)域469A的側(cè)面更遠(yuǎn)離柵電極468的階梯S。階梯S的大小例如為0. 1 μ m。在第1區(qū)域469A的側(cè)面與阱區(qū)域 465(溝道區(qū)域C)的側(cè)面之間沒有形成較大的階梯，而這些面構(gòu)成大致同一面。另外，因第 1區(qū)域469A以及第2區(qū)域469B的N型雜質(zhì)濃度之差，柵絕緣膜467在第2區(qū)域469B的側(cè)面上具有相對(duì)較大的厚度。另外，阱區(qū)域465的表層部，在由柵溝渠466包圍的各區(qū)域內(nèi)，在對(duì)于柵溝渠466隔開間隔的位置上，P+型的接觸區(qū)域470在厚度方向上貫穿源區(qū)域469地形成。在半導(dǎo)體層463上層疊有層間絕緣膜471。層間絕緣膜471例如由氧化硅構(gòu)成。在層間絕緣膜471，在與各接觸區(qū)域470對(duì)置的位置上貫穿形成接觸孔472。在各接觸孔472內(nèi)，接觸區(qū)域470的整個(gè)區(qū)域以及源區(qū)域469中的接觸區(qū)域470的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜471上形成有源金屬473。源金屬473，進(jìn)入到各接觸孔472，并且與源區(qū)域469以及接觸區(qū)域470連接。源金屬473例如由將Al作為主成分來包含的金屬材料構(gòu)成。在半導(dǎo)體基板462的背面的整個(gè)面上，從半導(dǎo)體基板462側(cè)依次形成由鎳(Ni)等構(gòu)成的電阻性金屬474以及由將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬475。在源金屬473被接地、且向漏金屬475施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極468 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域465中的柵絕緣膜467的界面附近的溝道區(qū)域 C形成溝道，并且電流在源金屬473與漏金屬475之間流動(dòng)。圖47是圖46所示的源區(qū)域的第1區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。在半導(dǎo)體裝置461中，使源區(qū)域469中的與溝道區(qū)域C相鄰的第1區(qū)域469A的N 型雜質(zhì)濃度降低，由此在第1區(qū)域469A的側(cè)面與溝道區(qū)域C(阱區(qū)域465)的側(cè)面之間沒有形成較大的階梯。因此，在源金屬473與漏金屬475之間流動(dòng)的電子(e_)，從源區(qū)域469沿著第1區(qū)域469A的側(cè)面(柵溝渠466的內(nèi)面)向溝道區(qū)域C移動(dòng)，并且沿著溝道區(qū)域C的側(cè)面在溝道區(qū)域C移動(dòng)。也即，溝道區(qū)域C中的電子的路徑成為沿著溝道區(qū)域C的側(cè)面的直線路徑。 從而，通過半導(dǎo)體裝置461的構(gòu)造，也能夠發(fā)揮與半導(dǎo)體裝置401，451同樣的作用效果，并且半導(dǎo)體裝置461的溝道電阻，比溝道區(qū)域中的電子的移動(dòng)路徑成為彎曲路徑的圖30的半導(dǎo)體裝置的溝道電阻低。另外，即使在該半導(dǎo)體裝置461中，與圖39所示的半導(dǎo)體裝置401同樣地也能夠達(dá)成溝道遷移率的提高以及柵絕緣膜467的可靠性的提高這雙方。圖48是另外其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。圖39所示的半導(dǎo)體裝置401以及圖45所示的半導(dǎo)體裝置451具有縱型MISFET， 相對(duì)于此，圖48所示的半導(dǎo)體裝置481具有橫型MISFET。半導(dǎo)體裝置481具有由作為N型SiC構(gòu)成的碳化硅層的SiC基板482。SiC基板482的表層部形成有P型的阱區(qū)域483。在阱區(qū)域483的表層部形成有源區(qū)域484以及漏區(qū)域485。源區(qū)域484以及漏區(qū)域485，分別與阱區(qū)域483的周緣部之間隔開間隔、且彼此隔開間隔地形成。源區(qū)域484以及漏區(qū)域485，與SiC基板482相比以高濃度來摻雜N型雜質(zhì)，由此表示N+型的導(dǎo)電型。另外，在阱區(qū)域483的表層部形成有接觸區(qū)域486。接觸區(qū)域486，對(duì)于源區(qū)域484 在與漏區(qū)域485側(cè)的相反側(cè)相鄰地形成。接觸區(qū)域486，與阱區(qū)域483相比以高濃度來摻雜 P型雜質(zhì)，由此表示P+型的導(dǎo)電型。在源區(qū)域484與漏區(qū)域485之間的區(qū)域(溝道區(qū)域)上形成有柵絕緣膜487。更具體而言，柵絕緣膜487與在源區(qū)域484與漏區(qū)域485之間的區(qū)域?qū)χ?，并且橫跨在源區(qū)域484的周緣部與漏區(qū)域485的周緣部。柵絕緣膜487具有A10N/Si02/Si0xNy層疊構(gòu)造，該 A10N/Si02/Si0xNy層疊構(gòu)造包含由SiOxNy構(gòu)成的SiON膜487A ；由SiO2構(gòu)成且在SiON膜 487A上形成的SiO2膜487B ；和由作為高介電常數(shù)絕緣材料的AlON構(gòu)成且在SiO2膜487B 上形成的AlON膜487C。SiON膜487A的厚度是1 5nm。SiO2膜487B的厚度是1 5nm。而且，SiON膜 487A以及SiO2膜487B的合計(jì)厚度是2 10nm。AlON膜487C的厚度是10 200nm。各范圍中包含該下限值以及上限值。在柵絕緣膜487上形成有在俯視時(shí)與柵絕緣膜487相同形狀的柵電極488。柵電極488由包含Al的金屬材料構(gòu)成。在源區(qū)域484以及接觸區(qū)域486上形成有源電極489。源電極489，相對(duì)于源區(qū)域 484以及接觸區(qū)域486的表面橫跨且與這些部分接觸。源電極489由包含Al的金屬材料構(gòu)成。在漏區(qū)域485上形成有漏電極490。漏電極490與漏區(qū)域485的表面相接。漏電極490由包含Al的金屬材料構(gòu)成。在源電極489被接地、且向漏電極490施加正電壓的狀態(tài)下，向柵電極488施加閾值以上的電壓，由此在阱區(qū)域483中的柵絕緣膜487的界面附近的溝道區(qū)域形成溝道，并且電流從漏電極490朝向源電極489流動(dòng)。即使在該半導(dǎo)體裝置481中，也能夠發(fā)揮與圖39所示的半導(dǎo)體裝置401同樣的作用效果。另外，采取了在半導(dǎo)體基板(SiC基板)402，462上層疊半導(dǎo)體層403，463的構(gòu)造， 但是也可以省略半導(dǎo)體層403，463，并且在SiC基板402，462的表層部形成阱區(qū)域404，465 以及源區(qū)域405，469等。另外，也可以使半導(dǎo)體裝置401，451，461，481的各部分的導(dǎo)電型反轉(zhuǎn)。也即，采取了第1導(dǎo)電型是N型，第2導(dǎo)電型是P型的情況，但是也可以是第1導(dǎo)電型是P型、第2導(dǎo)電型是N型。柵電極408，468，488的材料，不限于包含Al的金屬材料，也可以是摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅。作為高介電常數(shù)絕緣膜，作為例子示出了 AlON膜407C、A10N膜467C以及AlON膜 487C，但是高介電常數(shù)絕緣膜的材料不限于A10N，也可以是Al2O3 (氧化鋁)、&0 (氧化鋯)、 HfO (氧化鉿)、AlN(氮化鋁)等的高介電常數(shù)材料。<第5實(shí)施方式>第5實(shí)施方式提供一種能夠使溝道區(qū)域中的載流子的移動(dòng)路徑接近于直線，并且能夠降低溝道電阻的半導(dǎo)體裝置。圖49是本發(fā)明的第5實(shí)施方式所涉及的半導(dǎo)體裝置的示意性俯視圖。圖50是圖 49所示的切斷線C-C中的半導(dǎo)體裝置的示意性剖面圖。此外，在圖50中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。半導(dǎo)體裝置601，如圖49所示，具有俯視四角形狀(大致正方形狀)的外形。半導(dǎo)體裝置601，如圖50所示，具有半導(dǎo)體基板602。半導(dǎo)體基板602由摻雜了 N 型雜質(zhì)的SiC(N型SiC)構(gòu)成。在半導(dǎo)體基板602上通過外延生長(zhǎng)而形成半導(dǎo)體層603。也艮P，半導(dǎo)體層603是由N型SiC構(gòu)成的外延層。在半導(dǎo)體層603的表層部形成有多個(gè)P型的阱區(qū)域604。多個(gè)阱區(qū)域604呈俯視四角形狀(大致正方形狀)并且排列為矩陣狀。阱區(qū)域604的深度例如為0. 5 2 μ m。而且，阱區(qū)域604具有例如從其上表面開始的深度為0. 5 μ m以下的部分的P型雜質(zhì)濃度是 1 X IO16 1 X IO19CnT3的雜質(zhì)濃度分布。在各阱區(qū)域604的表層部，N型的源區(qū)域605與阱區(qū)域604的周緣隔開間隔地形成。源區(qū)域605的深度例如為0. 2 1 μ m。在源區(qū)域605中，在俯視時(shí)從該周緣起給定寬度(例如0. 2 μ m)的第1區(qū)域605A， 其N型雜質(zhì)濃度比剩余的第2區(qū)域(第1區(qū)域605A的內(nèi)側(cè)的區(qū)域)605B的N型雜質(zhì)濃度低 1 3位數(shù)。也即，源區(qū)域605具有N型雜質(zhì)濃度相對(duì)高的N+型的第2區(qū)域605B ；和呈包圍第2區(qū)域605B的環(huán)狀、且N型雜質(zhì)濃度相對(duì)低的N—型的第1區(qū)域605A。而且，第1區(qū)域 605A具有例如從其上表面開始的深度為0. 2 μ m以下的部分的N型雜質(zhì)濃度是5X IO17 5X IO19CnT3的雜質(zhì)濃度分布。第2區(qū)域605B具有例如從其上表面開始的深度為0. 2 μ m以下的部分的N型雜質(zhì)濃度是5X IO19 5X 102°cm_3的雜質(zhì)濃度分布。在第1區(qū)域605A的上表面與第2區(qū)域605B的上表面之間，形成有第2區(qū)域605B 的上表面比第1區(qū)域605A的上表面低一臺(tái)階的階梯S。階梯S的大小例如為0.2 μ m。在第1區(qū)域605A的上表面與阱區(qū)域604 (溝道區(qū)域C)的上表面之間沒有形成較大的階梯，而這些面構(gòu)成大致同一面。在各源區(qū)域605的第2區(qū)域605B的中央，形成有與阱區(qū)域604相比以高濃度來摻雜了 P型雜質(zhì)的P+型的接觸區(qū)域606。各接觸區(qū)域606在深度方向上貫穿第2區(qū)域605B 地形成，并且其最深部到達(dá)在源區(qū)域605的下方存在的阱區(qū)域604。在半導(dǎo)體層603上形成有柵絕緣膜607。柵絕緣膜607例如由氧化硅(SiO2)構(gòu)成。在柵絕緣膜607上形成有柵電極608。柵電極608，夾著柵絕緣膜607，與在各阱區(qū)域604之間的半導(dǎo)體層603、在各阱區(qū)域604的周緣與該內(nèi)側(cè)的源區(qū)域605的周緣之間的溝道區(qū)域C以及源區(qū)域605的第1區(qū)域605A的一部分對(duì)置。柵電極608，作為整體，如圖49 所示，形成為俯視格子狀。據(jù)此，半導(dǎo)體裝置601具有平面柵型MIS構(gòu)造。柵電極608由摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅構(gòu)成。此外，在圖49中，透過后面敘述的層間絕緣膜609以及源金屬611示出了柵電極 608。而且，在半導(dǎo)體層603上，如圖50所示，形成有層間絕緣膜609。利用層間絕緣膜 609，一起覆蓋半導(dǎo)體層603的上表面與柵電極608。層間絕緣膜609例如由氧化硅構(gòu)成。在層間絕緣膜609，在與各接觸區(qū)域606相對(duì)置的位置上，形成有接觸孔610。各接觸孔610，貫穿柵絕緣膜607，在各接觸孔610內(nèi)，接觸區(qū)域606的整個(gè)區(qū)域以及源區(qū)域605 中的接觸區(qū)域606的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜609上形成有源金屬611。源金屬611進(jìn)入到在層間絕緣膜609形成的各接觸孔610，并且與源區(qū)域605以及接觸區(qū)域606連接。源金屬611例如由將鋁(Al) 作為主成分來包含的金屬材料構(gòu)成。另外，在半導(dǎo)體裝置601的沿著一側(cè)緣的部分的中央上，選擇性地除去層間絕緣膜609以及源金屬611，由此如圖49所示，形成有使柵電極608的一部分作為用于與外部連接的柵焊盤612來露出的開口。如圖50所示，在半導(dǎo)體基板602的背面的整個(gè)面上，從半導(dǎo)體基板602側(cè)依次形成由鎳(Ni)等構(gòu)成的電阻性金屬613以及由將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬614。在源金屬611被接地、且向漏金屬614施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極608 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域604中的柵絕緣膜607的界面附近的溝道區(qū)域 C形成溝道，并且電流在源金屬611與漏金屬614之間流動(dòng)。圖51是圖50所示的源區(qū)域的第1區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。在半導(dǎo)體裝置601中，使源區(qū)域605中的與溝道區(qū)域C相鄰的第1區(qū)域605A的N 型雜質(zhì)濃度降低，由此在第1區(qū)域605A的上表面與溝道區(qū)域C(阱區(qū)域604)的上表面之間沒有形成較大的階梯。因此，在源金屬611與漏金屬614之間流動(dòng)的電子(e_)，從源區(qū)域605沿著第1區(qū)域605A的上表面向溝道區(qū)域C移動(dòng)，并且沿著溝道區(qū)域C的上表面在溝道區(qū)域C移動(dòng)。也艮口，溝道區(qū)域C中的電子的路徑成為沿著溝道區(qū)域C的上表面的直線路徑。從而，半導(dǎo)體裝置601的溝道電阻，比溝道區(qū)域中的電子的移動(dòng)路徑成為彎曲的路徑的圖30的半導(dǎo)體裝置的溝道電阻低。圖52A 52K是按順序表示半導(dǎo)體裝置的制造工序的示意性剖面圖。此外，在圖 52A 52K中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。在半導(dǎo)體裝置601的制造工序中，首先通過CVD (Chemical VaporDeposition 化學(xué)氣相生長(zhǎng))法，在半導(dǎo)體層603上形成多晶硅的堆積層。而且，通過光刻法以及蝕刻法， 從半導(dǎo)體層603中的要成為阱區(qū)域604的部分上選擇性地除去該多晶硅的堆積層(未圖示)。據(jù)此，如圖52A所示，在半導(dǎo)體層603上形成由多晶硅構(gòu)成的掩膜641。此后，通過離子注入法，在半導(dǎo)體層603中的從掩膜641露出的部分中摻雜P型雜質(zhì)(例如鋁)。接著，按照將半導(dǎo)體層603以及掩膜641 —并覆蓋的方式，形成由氧化硅構(gòu)成的氧化膜(未圖示)。此后，在氧化膜上形成多晶硅的堆積層(未圖示)。而且，多晶硅的堆積層將氧化膜作為蝕刻阻擋層被回蝕，并且僅僅殘留該堆積層中的與掩膜641的側(cè)面接觸的給定部分，如圖52B所示，形成與掩膜641成為一體的掩膜642。接下來，除去從掩膜642 露出的氧化膜。而且，通過光刻法，在半導(dǎo)體層603中的要成為接觸區(qū)域606的部分上形成抗蝕圖案643。此后，通過離子注入法，在半導(dǎo)體層603中的掩膜641，642以及從抗蝕圖案 643露出的部分中摻雜N型雜質(zhì)(例如磷(P))。在除去抗蝕圖案643之后，按照將半導(dǎo)體層603以及掩膜641，642 —并覆蓋的方式，再次形成由氧化硅構(gòu)成的氧化膜(未圖示)。此后，氧化膜上形成多晶硅的堆積層(未圖示)。而且，多晶硅的堆積層將氧化膜作為蝕刻阻擋層被回蝕，并且僅僅殘留該堆積層中的與掩膜642的側(cè)面相接觸的給定部分，由此如圖52C所示，形成與掩膜641，642成為一體的掩膜644。接下來，除去從掩膜644露出的氧化膜。而且，通過光刻法，在半導(dǎo)體層603 中的要成為接觸區(qū)域606的部分上形成抗蝕圖案645。此后，通過離子注入法，在半導(dǎo)體層 603中的掩膜641，642，644以及從抗蝕圖案645露出的部分中追加并摻雜N型雜質(zhì)。在摻雜N型雜質(zhì)后，除去掩膜641，642，644以及抗蝕圖案645。
39
此外，在圖52B，52C所示的工序中，也可以省略抗蝕圖案643，645的形成，并且在半導(dǎo)體層603中的要成為接觸區(qū)域606的部分中摻雜N型雜質(zhì)。通過這樣，能夠省略抗蝕圖案643，645的形成所需的光掩膜，并且能夠簡(jiǎn)化半導(dǎo)體裝置601的制造工序。接下來，如圖52D所示，在半導(dǎo)體層603上，形成抗蝕圖案646?？刮g圖案646，僅僅使半導(dǎo)體層603中的要成為接觸區(qū)域606的部分露出。而且，通過離子注入法，在半導(dǎo)體層603中的從抗蝕圖案646露出的部分中摻雜P型雜質(zhì)。此后，進(jìn)行用于使在半導(dǎo)體層603中摻雜的P型雜質(zhì)以及N型雜質(zhì)活性化的退火， 如圖52E所示，在半導(dǎo)體層603的表層部形成阱區(qū)域604、源區(qū)域605 (第1區(qū)域605A、第2 區(qū)域605B)以及接觸區(qū)域606。另外，在退火時(shí)，對(duì)半導(dǎo)體層603的上表面進(jìn)行熱氧化，由此形成氧化膜647。由于源區(qū)域605的第2區(qū)域605B以及接觸區(qū)域606，與半導(dǎo)體層603、阱區(qū)域604以及源區(qū)域605的第1區(qū)域605A相比，雜質(zhì)濃度高，因此氧化膜647在第2區(qū)域 605B以及接觸區(qū)域606上相對(duì)較厚地生長(zhǎng)。因此，如圖52F所示，在除去氧化膜647之后，第2區(qū)域605B以及接觸區(qū)域606的上表面成為比半導(dǎo)體層603、阱區(qū)域604以及源區(qū)域605的第1區(qū)域605A的上表面降一臺(tái)階的狀態(tài)，并且在第1區(qū)域605A與第2區(qū)域605B之間形成階梯S。另外，有下述情況在除去氧化膜647后，通過熱氧化法，在半導(dǎo)體層603、阱區(qū)域 604、源區(qū)域605以及接觸區(qū)域606的上表面形成犧牲氧化膜，并且除去該犧牲氧化膜，由此改善半導(dǎo)體層603、阱區(qū)域604、源區(qū)域605以及接觸區(qū)域606的上表面的狀態(tài)。在該情況下，在除去犧牲氧化膜后，在第1區(qū)域605A與第2區(qū)域605B之間形成更大的階梯S。此后，如圖52G所示，通過熱氧化法，在半導(dǎo)體層603、阱區(qū)域604、源區(qū)域605以及接觸區(qū)域606的上表面形成柵絕緣膜607。接下來，如圖52H所示，通過CVD法，在柵絕緣膜607上形成多晶硅的堆積層648。接下來，如圖521所示，通過光刻法以及蝕刻法，選擇性地除去堆積層648，在柵絕緣膜607上形成由多晶硅構(gòu)成的柵電極608。接下來，如圖52J所示，通過CVD法，在柵絕緣膜607以及柵電極608上形成層間絕緣膜609。而且，如圖52K所示，通過光刻法以及蝕刻法，形成貫穿層間絕緣膜609以及柵絕緣膜607的接觸孔610。此后，通過濺射法，在層間絕緣膜609上形成源金屬611。而且，通過光刻法以及蝕刻法，形成柵焊盤612。另外，通過濺射法，在半導(dǎo)體基板602的背面形成電阻性金屬613 以及漏金屬614。通過以上方法，可得到圖50所示的半導(dǎo)體裝置601。如以上所述，使源區(qū)域605中的與溝道區(qū)域C相鄰的第1區(qū)域605A的雜質(zhì)濃度降低，由此能夠較低地抑制第1區(qū)域605A的上表面中的氧化膜647的生長(zhǎng)的速率(氧化速率)。從而，能夠防止在除去該氧化膜647后在第1區(qū)域605A的上表面與溝道區(qū)域C (阱區(qū)域604)的上表面之間形成較大的階梯。其結(jié)果，能夠使從源區(qū)域605起在溝道區(qū)域C移動(dòng)的電子的路徑(移動(dòng)路徑)接近于直線，并且能夠達(dá)成溝道電阻的降低。由于源區(qū)域605中的第1區(qū)域605A以外的第2區(qū)域605B的雜質(zhì)濃度，比第1區(qū)域 605A的雜質(zhì)濃度高，因此在第1區(qū)域605A的上表面與第2區(qū)域605B的上表面之間，形成第 2區(qū)域605B的上表面比第1區(qū)域605A的上表面低一臺(tái)階的階梯S。即使在第1區(qū)域605A的上表面與第2區(qū)域605B的上表面之間形成階梯S，該階梯S也不會(huì)對(duì)溝道區(qū)域C中的電子的流動(dòng)帶來影響。從而，使第1區(qū)域605A的雜質(zhì)濃度相對(duì)降低，并且使第2區(qū)域605B的雜質(zhì)濃度相對(duì)提高，由此不會(huì)降低源區(qū)域605的載流子濃度，能夠降低溝道電阻。圖53是變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。在圖53中，對(duì)于相當(dāng)于圖 50所示的各部的部分，賦予了與對(duì)這些各部分賦予的參照符號(hào)相同的參照符號(hào)。而且，下面針對(duì)圖53所示的構(gòu)造，僅僅說明與圖50所示的構(gòu)造的不同點(diǎn)，并且省略賦予了同一參照符號(hào)的各部分的說明。另外，在圖53中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。在圖50所示的半導(dǎo)體裝置601中，源區(qū)域605的第1區(qū)域605A的深度與第2區(qū)域605B的深度大致相同，相對(duì)于此，在圖53所示的半導(dǎo)體裝置651中，源區(qū)域605的第1區(qū)域605A的深度比第2區(qū)域605B的深度小。如半導(dǎo)體裝置651那樣即使第1區(qū)域605A的深度比第2區(qū)域605B的深度小，也能夠發(fā)揮與圖50所示的半導(dǎo)體裝置601同樣的效果。圖54是其他變形例所涉及的半導(dǎo)體裝置的示意性剖面圖。此外，在圖54中，僅對(duì)由導(dǎo)體構(gòu)成的部分賦予陰影線，而省略了對(duì)其他部分的陰影線的賦予。圖50所示的半導(dǎo)體裝置601以及圖53所示的半導(dǎo)體裝置651具有平面柵型MIS 構(gòu)造，相對(duì)于此，圖54所示的半導(dǎo)體裝置661具有溝渠柵型MIS構(gòu)造。半導(dǎo)體裝置661具有半導(dǎo)體基板662。半導(dǎo)體基板662由摻雜了 N型雜質(zhì)的SiC (N 型SiC)構(gòu)成。在半導(dǎo)體基板662上通過外延生長(zhǎng)而形成半導(dǎo)體層663。也即，半導(dǎo)體層663 是由N型SiC構(gòu)成的外延層。半導(dǎo)體層663的基層部維持外延生長(zhǎng)后的原樣狀態(tài)，并且形成N_型的漏區(qū)域664。 半導(dǎo)體層663的表層部被摻雜P型雜質(zhì)，由此被設(shè)為P型的阱區(qū)域665。在半導(dǎo)體層663，從其表面往下挖掘來形成柵溝渠666。柵溝渠666例如與圖49 所示的柵電極608同樣地形成為俯視格子狀。柵溝渠666貫穿阱區(qū)域665，并且其最深部到達(dá)漏區(qū)域664。在柵溝渠666的內(nèi)面形成有柵絕緣膜667。柵絕緣膜667例如由氧化硅構(gòu)成。而且，以摻雜了 N型雜質(zhì)或P型雜質(zhì)的多晶硅徹底埋沒柵絕緣膜667的內(nèi)側(cè)，由此在柵溝渠666內(nèi)埋設(shè)由該摻雜多晶硅構(gòu)成的柵電極668。在阱區(qū)域665的表層部形成有N型的源區(qū)域669。源區(qū)域669的深度(后面敘述的第1區(qū)域669A以及第2區(qū)域669B的合計(jì)深度)例如為0. 5 2 μ m。在源區(qū)域669中，該底部的給定深度(例如0.2 μ m)的第1區(qū)域669A，其N型雜質(zhì)濃度比剩余的第2區(qū)域(第1區(qū)域669A上的區(qū)域)669B的N型雜質(zhì)濃度低1 3位數(shù)。也艮口，源區(qū)域669具有N型雜質(zhì)濃度相對(duì)高的N+型的第2區(qū)域669B ；和在第2區(qū)域669B的下方形成且N型雜質(zhì)濃度相對(duì)低的N_型的第1區(qū)域669A。第1區(qū)域669A的N型雜質(zhì)濃度例如為5 X IO17 5 X IO1W3,第2區(qū)域669B的N型雜質(zhì)濃度例如為5 X IO19 5 X 1020cnT3。因第1區(qū)域669A以及第2區(qū)域669B的N型雜質(zhì)濃度之差，在第1區(qū)域669A的側(cè)面與第2區(qū)域669B的側(cè)面之間，形成有第2區(qū)域669B的側(cè)面比第1區(qū)域669A的側(cè)面更遠(yuǎn)離柵電極668的階梯S。階梯S的大小例如為0. 1 μ m。在第1區(qū)域669A的側(cè)面與阱區(qū)域 665 (溝道區(qū)域C)的側(cè)面之間沒有形成較大的階梯，而這些面構(gòu)成大致同一面。另外，因第 1區(qū)域669A以及第2區(qū)域669B的N型雜質(zhì)濃度之差，柵絕緣膜667在第2區(qū)域669B的側(cè)面上具有相對(duì)較大的厚度。另外，在阱區(qū)域665的表層部，在由柵溝渠666包圍的各區(qū)域內(nèi)，在對(duì)于柵溝渠666 隔開間隔的位置上，P+型的接觸區(qū)域670在厚度方向上貫穿源區(qū)域669地形成。在半導(dǎo)體層663上層疊有層間絕緣膜671。層間絕緣膜671例如由氧化硅構(gòu)成。在層間絕緣膜671，在與各接觸區(qū)域670對(duì)置的位置上，貫穿形成接觸孔672。在各接觸孔672內(nèi)，接觸區(qū)域670的整個(gè)區(qū)域以及源區(qū)域669中的接觸區(qū)域670的周圍的部分處于相面對(duì)的狀態(tài)。在層間絕緣膜671上形成有源金屬673。源金屬673進(jìn)入到各接觸孔672，并且與源區(qū)域669以及接觸區(qū)域670連接。源金屬673例如由將Al作為主成分來包含的金屬材料構(gòu)成。在半導(dǎo)體基板662的背面的整個(gè)面上，從半導(dǎo)體基板602側(cè)依次形成由鎳(Ni)等構(gòu)成的電阻性金屬674以及由將鋁作為主成分來包含的金屬材料構(gòu)成的漏金屬675。在源金屬673被接地、且向漏金屬675施加適當(dāng)?shù)恼妷旱臓顟B(tài)下，對(duì)柵電極668 的電位(柵電壓)進(jìn)行控制，由此在阱區(qū)域665中的柵絕緣膜667的界面附近的溝道區(qū)域 C形成溝道，并且電流在源金屬673與漏金屬675之間流動(dòng)。圖55是圖54所示的源區(qū)域的第1區(qū)域以及溝道區(qū)域的附近的示意性放大剖面圖。在半導(dǎo)體裝置661中，使源區(qū)域669中的與溝道區(qū)域C相鄰的第1區(qū)域669A的N 型雜質(zhì)濃度降低，由此在第1區(qū)域669A的側(cè)面與溝道區(qū)域C(阱區(qū)域665)的側(cè)面之間沒有形成較大的階梯。因此，在源金屬673與漏金屬675之間流動(dòng)的電子(e_)，從源區(qū)域669沿著第1區(qū)域669A的側(cè)面(柵溝渠666的內(nèi)面)向溝道區(qū)域C移動(dòng)，并且沿著溝道區(qū)域C的側(cè)面在溝道區(qū)域C移動(dòng)。也即，溝道區(qū)域C中的電子的路徑成為沿著溝道區(qū)域C的側(cè)面的直線路徑。 從而，通過半導(dǎo)體裝置661的構(gòu)造，也能夠發(fā)揮與半導(dǎo)體裝置601，651同樣的作用效果，并且半導(dǎo)體裝置661的溝道電阻比溝道區(qū)域中的電子的移動(dòng)路徑成為彎曲的路徑的圖30的半導(dǎo)體裝置的溝道電阻低。在前述的實(shí)施方式中，采取了在半導(dǎo)體基板602，662上層疊半導(dǎo)體層603，663的構(gòu)造，但是也可以省略半導(dǎo)體層603，663，并且在半導(dǎo)體基板602，662的表層部形成阱區(qū)域 604,665以及源區(qū)域605,669等。另外，也可以使各部分的導(dǎo)電型反轉(zhuǎn)。也即，采取了在第1導(dǎo)電型是N型、第2導(dǎo)電型是P型的情況，但是也可以為第1導(dǎo)電型是P型、第2導(dǎo)電型是N型。對(duì)于本發(fā)明的實(shí)施方式詳細(xì)地進(jìn)行說明，但是這些只不過是為了使本發(fā)明的技術(shù)內(nèi)容更清楚而采用的具體例，本發(fā)明不應(yīng)該限定于這些具體例來進(jìn)行解釋，本發(fā)明的思想以及范圍僅由附加的權(quán)利要求書來限定。本申請(qǐng)對(duì)應(yīng)于2009年9月7日向日本專利局提出的特愿2009-206372號(hào)、特愿 2009-206373號(hào)以及特愿2009-206374號(hào)，并且這些申請(qǐng)中公開的所有內(nèi)容通過在此引用來作為編入的內(nèi)容。符號(hào)說明1 半導(dǎo)體裝置
2SiC基板(碳化硅基板)8SiO2膜(氧化硅膜)9AlON膜(氮氧化鋁膜)10柵電極14SiO2膜(氧化硅膜)15AlON膜(氮氧化鋁膜)16電容器電極101半導(dǎo)體裝置102半導(dǎo)體基板(半導(dǎo)體層、碳化硅基板)103半導(dǎo)體層(半導(dǎo)體層)104阱區(qū)域105源區(qū)域105A第 1 區(qū)域105B第 2 區(qū)域107柵絕緣膜107ASiO2 膜(氧化硅膜)107BAlON膜(氮氧化鋁膜)108柵電極151半導(dǎo)體裝置161半導(dǎo)體裝置162半導(dǎo)體基板(半導(dǎo)體層)163半導(dǎo)體層(半導(dǎo)體層)165阱區(qū)域166柵溝渠167柵絕緣膜168柵電極169源區(qū)域169A第 1 區(qū)域169B第 2 區(qū)域301半導(dǎo)體裝置303SiC層(碳化硅層)307柵絕緣膜307ASiON膜(氮氧化硅膜)307BSiO2 膜(氧化硅膜)307CAlON膜(高介電常數(shù)絕緣膜)308柵電極351半導(dǎo)體裝置353SiC層(碳化硅層)357柵絕緣膜
357ASiON膜(氮氧化硅膜)357BSiO2 膜(氧化硅膜)357CAlON膜(高介電常數(shù)絕緣膜)358柵電極381半導(dǎo)體裝置382SiC基板(碳化硅層)387柵絕緣膜387ASiON膜(氮氧化硅膜)387BSiO2 膜(氧化硅膜)387CAlON膜(高介電常數(shù)絕緣膜)388柵電極401半導(dǎo)體裝置402半導(dǎo)體基板(半導(dǎo)體層)403半導(dǎo)體層(半導(dǎo)體層、碳化硅層)404阱區(qū)域405源區(qū)域405A第 1 區(qū)域405B第 2 區(qū)域407柵絕緣膜408柵電極451半導(dǎo)體裝置453SiC層(碳化硅層)457柵絕緣膜457ASiON膜(氮氧化硅膜)457BSiO2 膜(氧化硅膜)457CAlON膜(高介電常數(shù)絕緣膜)458柵電極461半導(dǎo)體裝置462半導(dǎo)體基板(半導(dǎo)體層)463半導(dǎo)體層(半導(dǎo)體層)465阱區(qū)域466柵溝渠467柵絕緣膜468柵電極469源區(qū)域469A第 1 區(qū)域469B第 2 區(qū)域471SiON膜(氮氧化硅膜)472SiO2膜(氧化硅膜)
473AlON膜(高介電常數(shù)絕緣膜)481半導(dǎo)體裝置482SiC基板(碳化硅層)487柵絕緣膜487ASiON膜(氮氧化硅膜)487BSiO2 膜(氧化硅膜)487CAlON膜(高介電常數(shù)絕緣膜)488柵電極601半導(dǎo)體裝置602半導(dǎo)體基板(半導(dǎo)體層)603半導(dǎo)體層(半導(dǎo)體層)604阱區(qū)域605源區(qū)域605A第 1 區(qū)域605B第 2 區(qū)域607柵絕緣膜608柵電極651半導(dǎo)體裝置661半導(dǎo)體裝置662半導(dǎo)體基板(半導(dǎo)體層)663半導(dǎo)體層(半導(dǎo)體層)665阱區(qū)域666柵溝渠667柵絕緣膜668柵電極669源區(qū)域669A第 1 區(qū)域669B第 2 區(qū)域C溝道區(qū)域S階梯SlSiO2膜形成工序S2氮等離子體照射工序S3FGA 工序S4AlON膜形成工序S5PDA 工序
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，包括 在碳化硅基板上形成氧化硅膜的工序；在包含氫的氣體中對(duì)所述碳化硅基板以及所述氧化硅膜進(jìn)行退火的工序；和在所述碳化硅基板以及所述氧化硅膜的退火后，在所述氧化硅膜上形成氮氧化鋁膜的工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中還包括對(duì)所述氮氧化鋁膜進(jìn)行退火的工序。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其中所述碳化硅基板以及所述氧化硅膜的退火，在混合了氫和氮的合成氣體中在450 1000°C的溫度條件下進(jìn)行。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其中所述合成氣體以小于爆炸界限的比例來包含氫。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中所述合成氣體包含3%的氫和97%的氮，所述碳化硅基板以及所述氧化硅膜的退火，在1000°C的溫度條件下進(jìn)行30分鐘之后、 在450°C的溫度條件下進(jìn)行30分鐘。
6.根據(jù)權(quán)利要求1 5中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中還包括在所述碳化硅基板以及所述氧化硅膜的退火之前，向所述氧化硅膜照射氮等離子體的工序。
7.根據(jù)權(quán)利要求1 6中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中所述氧化硅膜是通過使用了包含氮氧化物的氣體的熱氧化法來形成的。
8.一種半導(dǎo)體裝置，包括 碳化硅基板；在所述碳化硅基板上形成的氧化硅膜；和在所述氧化硅膜上形成的氮氧化鋁膜， 使所述碳化硅基板與所述氧化硅膜的界面氫終端。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中還包括由包含鋁的金屬材料來構(gòu)成的柵電極，該柵電極形成在所述氮氧化鋁膜上。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中還包括半導(dǎo)體層，其設(shè)置在所述碳化硅基板并由第1導(dǎo)電型的SiC構(gòu)成； 第2導(dǎo)電型的阱區(qū)域，其形成在所述半導(dǎo)體層的表層部； 第1導(dǎo)電型的源區(qū)域，其形成在所述阱區(qū)域的表層部；和柵絕緣膜，其包含所述氧化硅膜以及所述氮氧化鋁膜，并形成在所述半導(dǎo)體層上， 所述柵電極，夾著所述柵絕緣膜與所述阱區(qū)域中的形成有溝道的溝道區(qū)域?qū)χ茫?在所述源區(qū)域中，與所述溝道區(qū)域相鄰的給定寬度的第1區(qū)域的雜質(zhì)濃度比該第1區(qū)域以外的第2區(qū)域的雜質(zhì)濃度低。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中在所述第1區(qū)域的表面與所述第2區(qū)域的表面之間形成有階梯。
12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體裝置，其中所述源區(qū)域以及所述溝道區(qū)域，在沿著所述半導(dǎo)體層的上表面的方向上相鄰地形成， 所述柵絕緣膜形成在所述半導(dǎo)體層的上表面。
13.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體裝置，其中所述源區(qū)域以及所述溝道區(qū)域，在與所述半導(dǎo)體層的上表面正交的方向上相鄰地形成，在所述半導(dǎo)體層，形成有從所述源區(qū)域的上表面往下挖掘而貫穿所述源區(qū)域以及所述阱區(qū)域的溝渠，所述柵絕緣膜形成在所述溝渠的內(nèi)面。
14.一種半導(dǎo)體裝置，包括 碳化硅層；氮氧化硅膜，其形成在所述碳化硅層上； 氧化硅膜，其形成在所述氮氧化硅膜上； 高介電常數(shù)絕緣膜，其形成在所述氧化硅膜上；和柵電極，其形成在所述高介電常數(shù)絕緣膜上。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中所述氮氧化硅膜以及所述氧化硅膜的合計(jì)厚度是Inm以上且IOnm以下。
16.根據(jù)權(quán)利要求14或15所述的半導(dǎo)體裝置，其中所述高介電常數(shù)絕緣膜是氮氧化鋁膜。
17.根據(jù)權(quán)利要求14 16中任一項(xiàng)所述的半導(dǎo)體裝置，其中所述柵電極由包含鋁的金屬材料構(gòu)成。
18.根據(jù)權(quán)利要求14 17中任一項(xiàng)所述的半導(dǎo)體裝置，其中所述碳化硅層是第1導(dǎo)電型，所述半導(dǎo)體裝置還包括第2導(dǎo)電型的阱區(qū)域，其形成在所述碳化硅層的表層部； 第1導(dǎo)電型的源區(qū)域，其形成在所述阱區(qū)域的表層部；和柵絕緣膜，其包含所述氮氧化硅膜、所述氧化硅膜以及所述高介電常數(shù)絕緣膜，并且形成在所述碳化硅層上，所述柵電極，夾著所述柵絕緣膜與所述阱區(qū)域中的形成有溝道的溝道區(qū)域?qū)χ茫?在所述源區(qū)域中，與所述溝道區(qū)域相鄰的給定寬度的第1區(qū)域的雜質(zhì)濃度比該第1區(qū)域以外的第2區(qū)域的雜質(zhì)濃度低。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置，其中在所述第1區(qū)域的表面與所述第2區(qū)域的表面之間形成有階梯。
20.根據(jù)權(quán)利要求18或19所述的半導(dǎo)體裝置，其中所述源區(qū)域以及所述溝道區(qū)域，在沿著所述碳化硅層的上表面的方向上相鄰地形成， 所述柵絕緣膜，形成在所述碳化硅層的上表面。
21.根據(jù)權(quán)利要求18或19所述的半導(dǎo)體裝置，其中所述源區(qū)域以及所述溝道區(qū)域，在與所述碳化硅層的上表面正交的方向上相鄰地形成，在所述碳化硅層，形成有從所述源區(qū)域的上表面往下挖掘而貫穿所述源區(qū)域以及所述阱區(qū)域的溝渠，所述柵絕緣膜形成在所述溝渠的內(nèi)面。
22.—種半導(dǎo)體裝置，包括由第1導(dǎo)電型的SiC構(gòu)成的半導(dǎo)體層； 第2導(dǎo)電型的阱區(qū)域，其形成在所述半導(dǎo)體層的表層部； 第1導(dǎo)電型的源區(qū)域，其形成在所述阱區(qū)域的表層部； 柵絕緣膜，其形成在所述半導(dǎo)體層上；和柵電極，其形成在所述柵絕緣膜上，并且夾著所述柵絕緣膜與所述阱區(qū)域中的形成有溝道的溝道區(qū)域?qū)χ茫谒鲈磪^(qū)域中，與所述溝道區(qū)域相鄰的給定寬度的第1區(qū)域的雜質(zhì)濃度比該第1區(qū)域以外的第2區(qū)域的雜質(zhì)濃度低。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，其中在所述第1區(qū)域的表面與所述第2區(qū)域的表面之間形成有階梯。
24.根據(jù)權(quán)利要求22或23所述的半導(dǎo)體裝置，其中所述源區(qū)域以及所述溝道區(qū)域，在沿著所述半導(dǎo)體層的上表面的方向上相鄰地形成， 所述柵絕緣膜形成在所述半導(dǎo)體層的上表面。
25.根據(jù)權(quán)利要求22或23所述的半導(dǎo)體裝置，其中所述源區(qū)域以及所述溝道區(qū)域，在與所述半導(dǎo)體層的上表面正交的方向上相鄰地形成，在所述半導(dǎo)體層，形成有從所述源區(qū)域的上表面往下挖掘而貫穿所述源區(qū)域以及所述阱區(qū)域的溝渠，所述柵絕緣膜形成在所述溝渠的內(nèi)面。
全文摘要
一種半導(dǎo)體裝置的制造方法，包括在碳化硅基板上形成氧化硅膜的工序；在包含氫的氣體中對(duì)碳化硅基板以及氧化硅膜進(jìn)行退火的工序；在碳化硅基板以及氧化硅膜的退火后，在氧化硅膜上形成氮氧化鋁膜的工序。
文檔編號(hào)H01L21/336GK102484069SQ20108003979
公開日2012年5月30日 申請(qǐng)日期2010年9月2日 優(yōu)先權(quán)日2009年9月7日
發(fā)明者中野佑紀(jì), 志村考功, 桐野嵩史, 渡部平司, 箕谷周平, 細(xì)井卓治 申請(qǐng)人:羅姆股份有限公司