專利名稱：半導(dǎo)體器件及制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
背景技術(shù)：
常規(guī)上，公知的是包括碳化硅(SiC)的半導(dǎo)體器件(例如，日本專利特開 No. 10-125905 (PTL 1))。PTL 1公開了通過(guò)執(zhí)行下列步驟來(lái)減小具有外延層的半導(dǎo)體襯底的翹曲。具體來(lái)講，首先，在η+型單晶SiC半導(dǎo)體襯底上順次堆疊η_型外延層和P型外延層，以形成SiC襯底。然后，用光刻法在SiC襯底的表面中形成多個(gè)溝槽。然后將SiC襯底放置在加熱器中并對(duì)其進(jìn)行熱處理。因此，根據(jù)PTL 1，在形成外延層期間產(chǎn)生的內(nèi)部應(yīng)力被釋放，并且這些溝槽有利于SiC襯底的表面的運(yùn)動(dòng)，以校正SiC襯底的翹曲。引用列表專利文獻(xiàn)PTL 1 日本專利特開 No. 10-125905

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在PTL 1中，然而，為了減小翹曲，在制造半導(dǎo)體器件的工藝之前，來(lái)形成溝槽。一般來(lái)講，在制造SiC半導(dǎo)體器件的工藝期間，當(dāng)利用雜質(zhì)對(duì)半導(dǎo)體層進(jìn)行摻雜時(shí)，在高溫下注入離子，因而要求形成厚的掩膜層。因此，盡管在PTL 1中所描述的制造半導(dǎo)體器件的方法可以校正初始的翹曲，但利用該方法卻難以減小在掩膜層形成期間產(chǎn)生的翹曲。另外，通常具有高擊穿電壓的SiC半導(dǎo)體器件還需要具有厚絕緣膜。因而，利用在 PTL 1中所描述的制造半導(dǎo)體器件的方法，難以減小在絕緣膜形成期間產(chǎn)生的翹曲。此外，如果不能減小在制造工藝期間產(chǎn)生的翹曲，則所制造的半導(dǎo)體器件的性能會(huì)由于曝光失敗、面內(nèi)變化等而下降。因此，本發(fā)明的目的是要提供一種制造半導(dǎo)體器件的同時(shí)減小在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹曲的方法。本發(fā)明的另一個(gè)目的是要提供一種具有改進(jìn)性能的半導(dǎo)體器件。解決問題的方案本發(fā)明人發(fā)現(xiàn)，制造半導(dǎo)體器件時(shí)，與半導(dǎo)體襯底的翹曲相比，在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹曲具有更大的影響。為此，本發(fā)明的制造半導(dǎo)體器件的方法包括下列步驟在SiC襯底上形成由SiC制成的半導(dǎo)體層，在該半導(dǎo)體層上形成膜，以及在該膜中形成溝槽。根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法，在半導(dǎo)體層上形成的膜中，形成溝槽。因此，可以減小由該膜導(dǎo)致的翹曲。因此，可以減小在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹
曲ο
優(yōu)選地，在上述制造半導(dǎo)體器件的方法中，在形成膜的步驟中，所述膜為掩膜層和絕緣膜中的至少一個(gè)。如果形成掩膜層用于離子注入，則可以通過(guò)在該掩膜層中形成溝槽，來(lái)減小在半導(dǎo)體層中產(chǎn)生的翹曲。如果形成絕緣膜以便實(shí)現(xiàn)具有高擊穿電壓的半導(dǎo)體器件，則可以通過(guò)在該絕緣膜中形成溝槽來(lái)減小在半導(dǎo)體層中產(chǎn)生的翹曲。優(yōu)選地，在上述制造半導(dǎo)體器件的方法中，在形成溝槽的步驟中，以格子圖案來(lái)形成溝槽。因此，可以沿劃片線來(lái)容易地形成溝槽。因此，可以抑制對(duì)芯片的損傷，并且可以在制造工藝期間減小翹曲。包括具有層間絕緣膜的芯片的本發(fā)明的半導(dǎo)體器件包括溝槽，所述溝槽被形成在層間絕緣膜中以橫跨芯片。根據(jù)本發(fā)明的半導(dǎo)體器件，形成層間絕緣膜時(shí)，在層間絕緣膜中形成的溝槽減小翹曲。因?yàn)樵跍p小了翹曲影響的情況下制造器件的，所以可以抑制半導(dǎo)體器件的性能變化。 此外，在芯片之間形成的溝槽可以抑制對(duì)芯片的損傷。因此，可以實(shí)現(xiàn)具有改進(jìn)性能的半導(dǎo)體器件。本發(fā)明的有益效果如上所述，根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法，在制造半導(dǎo)體器件的同時(shí)，減小在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹曲。此外，根據(jù)本發(fā)明的半導(dǎo)體器件，能夠?qū)崿F(xiàn)具有改進(jìn)性能的半導(dǎo)體器件。


圖1是本發(fā)明實(shí)施例中的半導(dǎo)體器件的示意性橫截面圖。圖2是示意性示出了本發(fā)明實(shí)施例中的一個(gè)芯片的、沿圖1中的II-II線截取的示意性橫截面圖。圖3是圖示出本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法的流程圖。圖4是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖5是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖6是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖7是沿圖6中的VII-VII線截取的、用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖8是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖9是沿圖8中的IX-IX線截取的、用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖10是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。
圖11是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖12是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖13是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖14是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖15是沿圖14中的XV-XV線截取的、用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖16是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖17是用于解釋本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的方法中的步驟的示意性橫截面圖。圖18是示出了本發(fā)明實(shí)施例中的半導(dǎo)體器件的溝槽和劃片線之間的關(guān)系的示意圖。圖19是示出了本發(fā)明實(shí)施例中的半導(dǎo)體器件的溝槽和劃片線之間的關(guān)系的示意圖。圖20是示出了本發(fā)明實(shí)施例中的半導(dǎo)體器件的溝槽和劃片線之間的關(guān)系的示意圖。圖21是示出了本發(fā)明實(shí)施例中的半導(dǎo)體器件的溝槽的修改例的示意圖。圖22是示出了本發(fā)明實(shí)施例中的半導(dǎo)體器件的溝槽的修改例的示意圖。圖23圖示出本發(fā)明實(shí)施例中的制造半導(dǎo)體器件的每個(gè)工序中的翹曲狀態(tài)。
具體實(shí)施例方式以下，將參照附圖來(lái)描述本發(fā)明的實(shí)施例。要注意的是，在附圖中用相同的附圖標(biāo)記來(lái)表示相同或相應(yīng)的部件，且將不重復(fù)對(duì)其的描述。參照?qǐng)D1和圖2，描述本發(fā)明實(shí)施例中的半導(dǎo)體器件1。參照?qǐng)D1和圖2，本實(shí)施例中的半導(dǎo)體器件1包括具有層間絕緣膜17的芯片10。多個(gè)芯片10通過(guò)在層間絕緣膜17 中形成的溝槽2和劃片線3而彼此分割開。例如芯片10均為垂直型MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)，如圖2所示。如圖2所示，作為一個(gè)芯片10的MOSFET包括襯底11、半導(dǎo)體層12、阱區(qū)13、源區(qū) 14、絕緣膜15、柵電極16、層間絕緣膜17、源電極18和漏電極19。例如，襯底11是η型SiC襯底。例如，形成在該襯底11上的是由rTSiC制成的半導(dǎo)體層12。在半導(dǎo)體層12的主表面上形成標(biāo)記21。該標(biāo)記21是在半導(dǎo)體層12上形成掩膜層時(shí)使用的對(duì)準(zhǔn)標(biāo)記。阱區(qū)13位于半導(dǎo)體層12的主表面的一部分上，以與半導(dǎo)體層12形成pn結(jié)。例如，阱區(qū)13由ρ型SiC制成。源區(qū)14位于阱區(qū)13的主表面的一部分上，以與阱區(qū)13形成 pn結(jié)。例如，源區(qū)14由η+型SiC制成。
半導(dǎo)體層12具有與源區(qū)14相同的導(dǎo)電類型(η)，并且具有比源區(qū)14的雜質(zhì)濃度低的雜質(zhì)濃度。例如，半導(dǎo)體層12具有10 μ m的厚度。半導(dǎo)體層12和源區(qū)14之間的雜質(zhì)濃度的較高或較低水平不受具體限制。優(yōu)選地，源區(qū)14具有比半導(dǎo)體層12的雜質(zhì)濃度高的雜質(zhì)濃度，并且例如，源區(qū)14具有IXlO18cnT3至lX102°cnT3的雜質(zhì)濃度。例如，可以使用氮(N)、磷⑵等作為η型雜質(zhì)。阱區(qū)13具有不同于半導(dǎo)體層12的第二導(dǎo)電類型(ρ)。例如，可以使用鋁(Al)、硼 (B)等作為ρ型雜質(zhì)。例如，阱區(qū)13具有5Χ IO15Cnr3至5Χ IO18CnT3的雜質(zhì)濃度。阱區(qū)13中的、夾在源區(qū)14和半導(dǎo)體層12之間的區(qū)域用作MOSFET的溝道。盡管在本實(shí)施例中將導(dǎo)電類型限定為形成η溝道，但也可以將上述第一導(dǎo)電類型和第二導(dǎo)電類型顛倒以形成P溝道。絕緣膜15 (柵氧化物膜)要使半導(dǎo)體層12與柵電極16絕緣，并且至少與夾在源區(qū)14和半導(dǎo)體層12之間的阱區(qū)13的表面形成接觸。例如，絕緣膜15具有30nm或以上且 IOOnm或以下的厚度。在絕緣膜15上形成柵電極16，以至少面對(duì)夾在源區(qū)14和半導(dǎo)體層12之間的阱區(qū) 13。還可以在另一個(gè)區(qū)域上形成柵電極16，只要被形成為面對(duì)位于源區(qū)14和半導(dǎo)體層12 之間的阱區(qū)13即可。源電極18形成在源區(qū)14上，以電連接至源區(qū)14。該源電極18通過(guò)層間絕緣膜 17而與柵電極16電隔離。如圖1所示，在層間絕緣膜17中形成溝槽2，以橫跨芯片10，以使芯片10與另一芯片10彼此電分離。優(yōu)選地，以格子圖案形成溝槽2，以圍繞半導(dǎo)體器件1中的每個(gè)芯片 10。另外，在襯底11的與半導(dǎo)體層12接觸的表面相反的表面上形成漏電極19，以電連接至襯底11?，F(xiàn)在參照?qǐng)D1至圖22，描述制造本實(shí)施例中的半導(dǎo)體器件1的方法。首先，如圖3和圖4所示，準(zhǔn)備襯底11 (步驟S 1)。在該步驟Sl中，例如，準(zhǔn)備導(dǎo)電類型為η的SiC襯底作為襯底11?？商孢x地，例如，可以使用具有比電阻為0. 02 Ω cm的 SiC襯底作為襯底11。在該步驟Sl中，當(dāng)可以執(zhí)行拋光處理等來(lái)減小襯底11本身的翹曲時(shí)，優(yōu)選的是， 不在襯底11中形成溝槽。接著，如圖3和圖4所示，在襯底11上形成由SiC制成的半導(dǎo)體層12(步驟S2)。 具體來(lái)講，如圖4所示，在襯底11上形成半導(dǎo)體層12。形成半導(dǎo)體層12的方法不受具體限制，并且例如可以采用CVD (化學(xué)氣相沉積)。例如，半導(dǎo)體層12例如由η導(dǎo)電類型的SiC制成，并且例如具有10 μ m的厚度。例如，半導(dǎo)體層12中的η型雜質(zhì)濃度可以具有1 X 1016cm_3 的值。在該步驟S2中，當(dāng)可以執(zhí)行拋光等來(lái)減小包括襯底11和半導(dǎo)體層12的堆疊體本身的翹曲時(shí)，優(yōu)選的是，不在半導(dǎo)體層12中形成溝槽。接著，如圖3和圖5所示，形成標(biāo)記21 (步驟S； )。標(biāo)記21是用于步進(jìn)機(jī)(stepper) 對(duì)準(zhǔn)的對(duì)準(zhǔn)標(biāo)記。形成標(biāo)記21的方法不受具體限制，并且例如，利用激光來(lái)照射半導(dǎo)體層 12。
6
接著，如圖3、圖6和圖7所示，在半導(dǎo)體層12上形成掩膜層22 (步驟S4)。例如， 掩膜層22是氧化物膜。當(dāng)掩膜層22被形成時(shí)，在包括襯底11、半導(dǎo)體層12和掩膜層22的堆疊體中發(fā)生翹曲。此外，當(dāng)掩膜層22被形成時(shí)，步驟S3中形成的標(biāo)記21變得不太明顯。接著，如圖3、圖8和圖9所示，在掩膜層22中形成溝槽22a(步驟S。。在該步驟 S5中，形成溝槽22a，以暴露半導(dǎo)體層12的標(biāo)記21。在本實(shí)施例中，形成溝槽22a，以分割要成為芯片的堆疊體并暴露標(biāo)記21。在該步驟S5中，如圖8所示，以格子圖案形成溝槽22a。即，從上方觀看時(shí)，溝槽 2 被形成為格子圖案。溝槽22a的形狀不受具體限制，可以采用帶狀形狀。優(yōu)選地，在芯片之間的邊界上形成溝槽22a，并且更優(yōu)選地，沿步驟S19中形成的劃片線3 (參見圖1)來(lái)形成溝槽22a。在此情況下，可以抑制對(duì)半導(dǎo)體器件的損傷。在該步驟S5中，溝槽2 將掩膜層22精細(xì)地分割成預(yù)定面積(例如，400mm2)或以下，使得可以釋放應(yīng)力。因此，通過(guò)形成溝槽22a，可以減小包括襯底11、半導(dǎo)體層12和掩膜層22的堆疊體的翹曲。接著，如圖3和圖10所示，在掩膜層22上形成圖案(步驟S6)。在該步驟S6中， 形成在要成為阱區(qū)13的區(qū)域中開口的圖案。例如，可以利用光刻法來(lái)形成該圖案。即，將具有掩膜層22的半導(dǎo)體器件12設(shè)定在被稱為步進(jìn)機(jī)的曝光設(shè)備中，并且轉(zhuǎn)移掩膜圖案，接著執(zhí)行顯影工藝，從而在掩膜層22上形成圖案。在本實(shí)施例中，在步驟S5中減小包括襯底11、半導(dǎo)體層12和掩膜層22的堆疊體的翹曲。因而，可以在步驟S6中的對(duì)準(zhǔn)期間減小翹曲的影響，從而減小變化。接著，如圖3和圖10所示，將離子注入到具有圖案的掩膜層22處開口的區(qū)域中 (步驟S7)。在該步驟S7中，將ρ導(dǎo)電類型的雜質(zhì)(例如，Al)注入到半導(dǎo)體層12中，從而形成阱區(qū)13，如圖10所示。在離子注入之后，去除掩膜層22。接著，如圖3所示，掩膜層的形成(步驟S4)、溝槽的形成(步驟S5)、構(gòu)圖(步驟 S6)和離子注入(步驟S7)被重復(fù)(步驟S8)。在本實(shí)施例中，如圖11所示，形成新的掩膜層M，以便形成源區(qū)14。為了減小翹曲，同樣也在該掩膜層M中形成溝槽。在形成溝槽之后，執(zhí)行構(gòu)圖，以形成具有圖案的掩膜層M。當(dāng)將離子注入到在具有圖案的掩膜層M處開口的區(qū)域中以便形成源區(qū)14時(shí)，將 η導(dǎo)電類型的雜質(zhì)(例如，P)注入到半導(dǎo)體層12中。在步驟S7和S8中的離子注入之后，可以執(zhí)行激活退火工藝?？梢杂脷?Ar)氣體作為氣氛氣體、在1700至1800°C的加熱溫度下持續(xù)加熱30分鐘來(lái)執(zhí)行該激活退火工藝。 該激活退火的結(jié)果是，可以激活離子注入?yún)^(qū)中的雜質(zhì)，并且可以恢復(fù)結(jié)晶性。接著，如圖3和圖12所示，形成絕緣膜15 (步驟S9)。例如，要形成的絕緣膜15具有30nm或以上且IOOnm或以下的厚度。具體來(lái)講，如圖12所示，形成絕緣膜15，以覆蓋半導(dǎo)體層12、阱區(qū)13和源區(qū)14。 例如，可以通過(guò)干法氧化(熱氧化)來(lái)形成絕緣膜15?？梢栽?200°C的加熱溫度下持續(xù)加熱30分鐘來(lái)執(zhí)行干法氧化。當(dāng)絕緣膜15在該步驟S9中被形成時(shí)，在包括襯底11、半導(dǎo)體層12和絕緣膜15的堆疊體中發(fā)生翹曲。接著，如圖3所示，在絕緣膜15中形成溝槽(未示出)(步驟S10)。結(jié)果，可以減小絕緣膜15中產(chǎn)生的翹曲。 在步驟S9或SlO中，例如，可以執(zhí)行利用作為惰性氣體的Ar氣的退火。具體來(lái)講， 可以用Ar氣作為氣氛氣體、在1100°C的加熱溫度下持續(xù)加熱60分鐘來(lái)執(zhí)行退火。隨后，可以進(jìn)一步執(zhí)行諸如有機(jī)溶劑清洗、酸清洗或RCA清洗的表面清洗。接著，如圖3和圖13所示，對(duì)絕緣膜15進(jìn)行構(gòu)圖(步驟Sll)。在該步驟Sll中， 為了在源區(qū)14上形成源電極18，去除位于源極區(qū)上的絕緣膜15。接著，如圖3和圖13所示，形成柵電極16(步驟SU)。具體來(lái)講，用CVD等在絕緣膜15上形成要成為柵電極16的由高濃度η型多晶Si等制成的層。在該層上，用光刻法形成具有圖案的抗蝕劑膜，該圖案在除了要成為柵電極16的區(qū)域以外的區(qū)域中開口。為了減小堆疊體的翹曲，同樣也可以在該抗蝕劑膜中形成溝槽。利用該抗蝕劑膜作為掩膜，利用 RIE(反應(yīng)離子蝕刻)等去除通過(guò)該圖案暴露的層。結(jié)果，可以形成柵電極16。接著，如圖3和圖13所示，部分地形成源電極18(步驟S 13)。具體來(lái)講，用光刻法形成具有在源區(qū)14中部分地開口的圖案的抗蝕劑膜。在該圖案和抗蝕劑上形成由Ni等制成的導(dǎo)體膜。然后剝離抗蝕劑，從而部分地形成在絕緣膜15處開口的、與源區(qū)14接觸的源電極18。另外，在襯底11的背面上形成漏電極19 (步驟S14)。例如，漏電極19可以由鎳 (Ni)制成。在形成源電極18和漏電極19之后，例如，執(zhí)行合金熱處理。結(jié)果，可以在襯底 11下方形成漏電極19，如圖13所示。接著，如圖3、圖14和圖15所示，形成層間絕緣膜17(步驟S 15)。具體來(lái)講，形成要成為層間絕緣膜17的、由S^2等制成的絕緣膜。形成該絕緣膜的方法不受具體限制， 并且例如，可以用CVD或等離子體CVD來(lái)沉積硅氧化物(SiO2)、硅氮化物(Si3N4)15例如，可以例如在350°C的加熱溫度下、用正硅酸乙酯(TEOS)和氧(O2)的源氣體通過(guò)等離子體CVD 來(lái)沉積1 μ m的SiO2。當(dāng)層間絕緣膜17在該步驟Sll中被形成時(shí)，在包括襯底11、半導(dǎo)體層12、絕緣膜 15和柵電極16的堆疊體中發(fā)生翹曲。接著，如圖3和圖16中所示，在層間絕緣膜17中形成溝槽1 (步驟S16)。通過(guò)在該步驟S16中形成溝槽2，可以減小包括襯底11、半導(dǎo)體層12、絕緣膜15、柵電極16、部分源電極18和層間絕緣膜17的堆疊體的翹曲。形成溝槽2的方法不受具體限制，并且可以用與步驟S5中的溝槽2 相同的方式來(lái)形成。溝槽2可以形成為穿透層間絕緣膜17，或者可以形成為未到達(dá)背面。優(yōu)選地，在層間絕緣膜17中以格子圖案形成溝槽2，以分割要成為芯片10的堆疊體。溝槽2的剩余構(gòu)造類似于溝槽22a的構(gòu)造，因而將不再重復(fù)對(duì)其的描述。接著，如圖3和圖17所示，對(duì)層間絕緣膜17進(jìn)行構(gòu)圖(步驟S17)。在該步驟S17 中，用光刻法在層間絕緣膜17上形成具有圖案的抗蝕劑膜，該圖案在除了要成為層間絕緣膜17的區(qū)域以外的區(qū)域(要形成源電極18的區(qū)域)中開口。利用該抗蝕劑膜作為掩膜， 用RIE(反應(yīng)離子蝕刻)等來(lái)去除通過(guò)該圖案暴露的層間絕緣膜17。結(jié)果，可以形成包括具有開口的層間絕緣膜17、襯底11、半導(dǎo)體層12、絕緣膜15和柵電極16的堆疊體20，如圖 17所示。接著，如圖2和圖3所示，形成源電極18(步驟S18)。具體來(lái)講，在先前形成的部
8分源電極18上形成上部源電極18。例如，可以用剝離、蝕刻等來(lái)形成上部源電極18。結(jié)果， 可以制造作為圖2所示的芯片10的M0SFET。接著，如圖1和圖3所示，形成劃片線3 (步驟S19)。劃片線3將芯片分割成多個(gè)芯片。形成劃片線3的方法不受具體限制，并且例如，可以采用機(jī)械法。通過(guò)執(zhí)行上述步驟Sl至S19，可以制造圖1所示的半導(dǎo)體器件1?，F(xiàn)在參照?qǐng)D18至圖20，描述在層間絕緣膜17中形成的溝槽2和劃片線3之間的關(guān)系。在圖18至圖21中，出于清楚示出溝槽2和劃片線3的位置的目的，未圖示從上方觀看半導(dǎo)體器件1時(shí)呈現(xiàn)的剩余構(gòu)造。如圖18所示，溝槽2可以與劃片線3重疊并且比其窄。可替選地，如圖19所示， 溝槽2可以與劃片線3重疊并且比其寬?？商孢x地，如圖20所示，溝槽2可以被形成為整個(gè)覆蓋劃片線3。可以如圖8所示的以格子圖案、或者如圖21所示的以帶狀形狀、或者如圖22所示的以形成多個(gè)矩形的形狀來(lái)形成用于減小翹曲的溝槽。盡管在本實(shí)施例中，在由層間絕緣膜17中形成的溝槽2所圍繞的區(qū)域中形成一個(gè)芯片10，但也可以在其中形成多個(gè)芯片10。盡管在本實(shí)施例中，通過(guò)示例的方式將芯片10描述為M0SFET，但芯片10不受這樣的具體限制，而是適用于JFET (結(jié)型場(chǎng)效應(yīng)晶體管)、pn 二極管、SBD (肖特基勢(shì)壘二極管)、 IGBT(絕緣柵雙極晶體管)等。如上所述，制造本實(shí)施例中的半導(dǎo)體器件1的方法包括下列步驟在SiC襯底11 上形成由SiC制成的半導(dǎo)體層12 (步驟S》、在半導(dǎo)體層12上形成膜(步驟S4、S9和S15) 以及在這些膜中形成溝槽(步驟S5、S10、S16)。根據(jù)本發(fā)明的制造半導(dǎo)體器件1的方法，在半導(dǎo)體層12上形成的膜中，而不是在襯底11或半導(dǎo)體層12中，形成溝槽。本發(fā)明人注意到翹曲是由在半導(dǎo)體器件1的制造工藝期間形成的膜導(dǎo)致的，而不是襯底11的翹曲導(dǎo)致的，來(lái)完成了本發(fā)明。因此，可以減小由膜導(dǎo)致的翹曲。因此，可以在半導(dǎo)體器件1的制造工藝?yán)^續(xù)進(jìn)行的同時(shí)，適當(dāng)?shù)販p小在該工藝期間產(chǎn)生的翹曲。此外，因?yàn)槭峭ㄟ^(guò)形成溝槽來(lái)減小翹曲，所以在不考慮膜的類型的情況下可以減小所產(chǎn)生的翹曲。因此，可以減小在半導(dǎo)體器件1的制造工藝期間產(chǎn)生的翹曲。因此，可以抑制曝光失敗和面內(nèi)變化，從而制造具有改進(jìn)性能的半導(dǎo)體器件1。具體地，因?yàn)樵跇?gòu)圖之前減小由于膜形成而導(dǎo)致的翹曲，所以可以在減小翹曲影響的情況下執(zhí)行構(gòu)圖，因此提高了構(gòu)圖精度。因此，可以抑制所制造的半導(dǎo)體器件1的性能變化，由此制造具有改進(jìn)性能的半導(dǎo)體器件。此外，因?yàn)闇喜鄄恢苯有纬稍谝r底11和半導(dǎo)體層12上，所以可以抑制對(duì)襯底11 和半導(dǎo)體層12的損傷。此外，因?yàn)榘雽?dǎo)體器件1是SiC半導(dǎo)體器件，所以離子需要在高溫下注入。為此， 掩膜需要具有很大的厚。因此，在形成掩膜時(shí)，易于發(fā)生翹曲。同樣地，要求SiC半導(dǎo)體器件具有高擊穿電壓，并且因而需要具有厚的絕緣膜。然而，在本實(shí)施例中，在形成掩膜層和絕緣膜之后，溝槽被形成用來(lái)減小翹曲。因此，如果形成厚的掩膜層和厚的絕緣膜，則工藝可以在減小了翹曲影響的情況下繼續(xù)進(jìn)行。因此，本實(shí)施例中的制造半導(dǎo)體器件1的方法適合作為形成SiC半導(dǎo)體器件的方法。
包括具有層間絕緣膜17的芯片10的本實(shí)施例中的半導(dǎo)體器件1包括溝槽2，所述溝槽2被形成在層間絕緣膜17中，以橫跨芯片10。根據(jù)本實(shí)施例的半導(dǎo)體器件1，在層間絕緣膜17中形成的溝槽減小在形成了層間絕緣膜17之后產(chǎn)生的翹曲。這樣可以在減小了翹曲影響的情況下制造半導(dǎo)體器件1，由此抑制半導(dǎo)體器件1的性能變化。此外，在芯片10之間形成的溝槽2可以抑制對(duì)芯片10的損傷，由此實(shí)現(xiàn)具有改進(jìn)性能的半導(dǎo)體器件1。示鑼 Ij在本示例中，可以檢驗(yàn)提供在半導(dǎo)體層上形成的膜中形成溝槽的步驟的效果。(樣品a 至 C)通過(guò)下列步驟制作樣品a至C。具體來(lái)講，首先，準(zhǔn)備SiC襯底。測(cè)量樣品c的SiC 襯底的翹曲。用光干涉條紋法來(lái)測(cè)量翹曲。結(jié)果被示出為圖23中的“外延生長(zhǎng)前”。在圖 23中，翹曲為0意味著所測(cè)量的表面平行于水平基準(zhǔn)表面。接著，在SiC襯底上形成由SiC制成的半導(dǎo)體層。以與上述類似的方式，測(cè)量了在形成半導(dǎo)體層之后的樣品a至c的翹曲。結(jié)果被示出為在圖23中的“外延生長(zhǎng)后”。接著，在半導(dǎo)體層上形成由SiO2制成的絕緣膜。以與上述類似的方式，測(cè)量了在形成絕緣膜之后的樣品a至c的翹曲。結(jié)果被示出為圖23中的“膜堆疊”。接著，在絕緣膜中形成具有寬度為100 μ m的格子圖案的溝槽。以與上述類似的方式，測(cè)量了在形成溝槽之后的樣品a至c的翹曲。結(jié)果被示出在圖23中的“膜分割”。(測(cè)量結(jié)果)如圖23所示，通過(guò)在絕緣膜中形成溝槽，可以使所有的樣品3至c的翹曲明顯減小。因而發(fā)現(xiàn)，可以通過(guò)在膜中形成溝槽來(lái)減小在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹曲。另外，參考樣品C，發(fā)現(xiàn)在形成絕緣膜時(shí)產(chǎn)生的翹曲比在SiC襯底上形成由SiC制成的半導(dǎo)體層時(shí)產(chǎn)生的翹曲大得多。因而發(fā)現(xiàn)，可以通過(guò)減小在形成絕緣膜時(shí)產(chǎn)生的翹曲來(lái)抑制半導(dǎo)體器件的性能劣化。基于以上發(fā)現(xiàn)，根據(jù)本實(shí)施例，證實(shí)了，通過(guò)提供在半導(dǎo)體層上形成的膜中形成溝槽的步驟，可以有效地抑制在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹曲。還證實(shí)了，對(duì)于在半導(dǎo)體器件的制造工藝期間產(chǎn)生的翹曲，在形成半導(dǎo)體層之后的制造工藝期間產(chǎn)生的翹曲比半導(dǎo)體襯底的翹曲具有更大的影響。雖然上面已經(jīng)描述了本發(fā)明的實(shí)施例和示例，但其最初也旨在適當(dāng)?shù)亟M合這些實(shí)施例和示例的特征。此外，應(yīng)該理解的是，本文中所公開的實(shí)施例和示例在每個(gè)方面是例示性而非限制性的。本發(fā)明的范圍由權(quán)利要求書而非上述說(shuō)明書來(lái)限定，并且旨在包括在與權(quán)利要求書等同的范圍和含意內(nèi)的任何修改。附圖標(biāo)記列表1半導(dǎo)體器件；2溝槽；3劃片線；10芯片；11襯底；12半導(dǎo)體層；13阱區(qū)；14源區(qū)； 15絕緣膜；16柵電極；17層間絕緣膜；18源電極；19漏電極；20堆疊體；21標(biāo)記；22、對(duì)掩膜層；2 溝槽。
10
權(quán)利要求
1.一種制造半導(dǎo)體器件(1)的方法，包括下列步驟 在碳化硅襯底(11)上形成由碳化硅制成的半導(dǎo)體層(12)； 在所述半導(dǎo)體層(1 上形成膜；以及在所述膜中形成溝槽。
2.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件(1)的方法，其中在所述形成膜的步驟中，所述膜是掩膜層(22、24)和絕緣膜(15、17)中的至少一個(gè)。
3.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件(1)的方法，其中在所述形成溝槽的步驟中，以格子圖案來(lái)形成所述溝槽。
4.一種包括具有層間絕緣膜(17)的芯片(10)的半導(dǎo)體器件(1)，包括溝槽O)，所述溝槽( 被形成在所述層間絕緣膜(17)中，以橫跨所述芯片(10)。
全文摘要
公開了一種制造半導(dǎo)體器件(1)的方法。所述方法包括下列步驟在SiC襯底上形成包括SiC的半導(dǎo)體層，在該半導(dǎo)體層上形成膜，以及在該膜中形成溝槽(2)。半導(dǎo)體器件(1)配備有芯片(10)，其具有在其上形成的層間絕緣膜。半導(dǎo)體器件的特征在于溝槽(2)被形成在所述層間絕緣膜(17)上，以橫跨所述芯片(10)。
文檔編號(hào)H01L29/12GK102484075SQ20108003980
公開日2012年5月30日 申請(qǐng)日期2010年8月24日 優(yōu)先權(quán)日2009年9月8日
發(fā)明者原田真, 增田健良, 穗永美紗子 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社