專利名稱：Fin-Fet非易失性存儲單元以及陣列和制造方法
技術領域：
本發(fā)明涉及Fin-Fet非易失性存儲單元結(jié)構以及陣列。本發(fā)明還涉及一種制造存儲陣列的方法。
背景技術：
使用浮置柵極來控制平面溝道區(qū)中的電流的傳導的非易失性存儲單元在本領域中是眾所周知的。參見例如美國專利6，747，310。隨著集成規(guī)模的增加，即用于半導體處理的平版印刷術的幾何結(jié)構在尺寸方面減小，平面溝道區(qū)的問題是溝道區(qū)變窄。這減小了源極和漏極區(qū)之間的電流流動，要求更靈敏的感測放大器等以檢測存儲單元的狀態(tài)。由于縮小平版印刷術尺寸的、從而減小溝道寬度的問題影響所有半導體器件，所以已提出了 Fin-FET型結(jié)構。在Fin-FET型結(jié)構中，半導體材料的鰭形部件將源極連接至漏極區(qū)。鰭形部件具有頂表面和兩個側(cè)表面。從源極至漏極區(qū)的電流然后能夠沿著頂表面以及兩個側(cè)表面流動。因此，增加了溝道區(qū)的寬度，從而增加了電流流動。然而，溝道區(qū)的寬度在不會由于將溝道區(qū)向兩個側(cè)表面“折疊”而犧牲更多半導體不動產(chǎn)的情況下增加的， 從而減小了溝道區(qū)的“覆蓋區(qū)”。已公開了使用此類Fin-FET的非易失性存儲單元?，F(xiàn)有技術Fin-FET非易失性存儲器結(jié)構的某些示例包括美國專利7，423，310和7，410，913。然而，到目前為止，這些現(xiàn)有技術Fin-FET結(jié)構已公開了使用浮置柵極作為疊層柵器件，或者使用俘獲材料，或者使用SRO (富硅氧化物)或使用納米晶體硅來存儲電荷。

發(fā)明內(nèi)容
因此，在本發(fā)明中，非易失性存儲單元具有襯底層，在襯底層上具有第一導電性類型的鰭形半導體部件。鰭形部件具有第二導電性類型的第一區(qū)域和與第一區(qū)域間隔開的第二導電性類型的第二區(qū)域，溝道區(qū)在第一區(qū)域與第二區(qū)域之間延伸。鰭形部件具有在第一區(qū)域與第二區(qū)域之間的兩個側(cè)表面和頂表面。字線鄰近于第一區(qū)域并被電容地耦合至溝道區(qū)的第一部分的兩個側(cè)表面。浮置柵極鄰近于字線且被電容地耦合到溝道區(qū)的第二部分。 耦合柵極被電容地耦合到浮置柵極。擦除柵極與第二區(qū)域絕緣且鄰近于浮置柵極和耦合柵極。本發(fā)明還涉及具有前述存儲單元的存儲器件和前述類型的存儲單元的陣列。


圖1是本發(fā)明的存儲器陣列的透視圖。圖2是圖1所示的存儲器陣列的頂視平面圖。圖3 (A-D)分別是沿著線A-A、B-B、C_C和D-D截取的圖2所示的存儲器陣列的橫截面圖。圖 4A (1-16),4B (1-16),4C (1-16)和 4D (1-16)分別是沿著線 A-A、B_B、C_C 禾口 D-D截取的圖2所示的存儲器陣列的橫截面圖，示出產(chǎn)生圖1所示的存儲器陣列的處理步驟(1-16)。
具體實施例方式參考圖1，示出了本發(fā)明的Fin-FET非易失性存儲單元50的陣列10的透視圖。在功能上，存儲單元50是在美國專利6，747’ 310中公開的類型，其公開被整體地通過引用結(jié)合到本文中。陣列50包括襯底12。襯底12可以是絕緣體或者其可以是半導體襯底12。多個鰭形部件20被相互間隔開地定位于襯底12上。每個鰭形部件20由諸如硅的單晶材料制成。因此，在襯底12也為半導體材料的情況下，則鰭形部件將與襯底12的晶體結(jié)構晶格匹配。此外，絕緣體14可以將每個鰭形部件20從襯底12分離。絕緣體14可以由二氧化硅制成。因此，鰭形部件20在襯底12上的二氧化硅層14上，并且是在本領域中眾所周知的SOS型結(jié)構的。然而，那是不必要的且如將看到的，下文將討論用于在沒有絕緣體14的情況下產(chǎn)生陣列10的方法的優(yōu)選示例。每個鰭形部件20被基本上縱向地成形并從一端延伸至另一端，沿著第一方向(稱為列方向)，所有鰭形部件20相互平行且被沿著垂直于第一方向的第二方向(稱為行方向) 相互間隔開。每個鰭形部件20具有頂表面22和兩個側(cè)表面( 和沈)，并被以第一導電性 (諸如P型)輕摻雜。此外，每個鰭形部件20在一端處具有第二導電性類型(諸如N型)的第一區(qū)域30，在另一端處具有第二導電性類型的第二區(qū)域32，在其之間具有溝道區(qū)。位線31 與第一區(qū)域30進行電接觸并連接沿同一列方向的同一鰭形部件20的所有第一區(qū)域30。第二區(qū)域32沿行方向?qū)⒉煌兄械牟煌捫尾考?0的所有第二區(qū)域32電連接。直接鄰近于第一區(qū)域30且在第一區(qū)域30與第二區(qū)域32之間的是字線40。字線 40被約200埃的一層緩沖多晶硅60與鰭形部件20電絕緣，在該緩沖多晶硅層60上具有約450埃的一層墊氮化物62。字線40被字線氧化物層80通過“側(cè)表面”電容地耦合到鰭形部件20的溝道區(qū)。字線40沿行方向延伸并將不同行中的鰭形部件20的所有字線相連。直接鄰近于每個鰭形部件20的字線40的是浮置柵極44。浮置柵極44具有相互分離的兩段4 和44b，每段被定位為鄰近于每個鰭形部件20的側(cè)表面( 和沈)。每個浮置柵極44被電容地耦合到鰭形部件20的側(cè)表面M和26。耦合柵極46被電容地耦合至浮置柵極44且在浮置柵極44 “之上”。耦合柵極46 也沿行方向延伸并連接到同一行中的鰭形部件20的所有耦合柵極46。最后，擦除柵極48在第二區(qū)域32“之上”，并與第二區(qū)域32絕緣。擦除柵極48也沿行方向延伸并連接到同一行中的鰭形部件20的所有擦除柵極48。如上文所討論的，在美國專利6，747，310中完全公開了存儲單元50的操作，其公開被整體地通過引用結(jié)合到本文中。參考圖2，示出了圖1所示的存儲器陣列50的頂視平面圖。在圖3A中示出了沿著線A-A截取的存儲器陣列50的橫截面圖。在圖:3B中示出了沿著線B-B截取的存儲器陣列 50的橫截面圖。在圖3C中示出了沿著線C-C截取的存儲器陣列50的橫截面圖。在圖3D 中示出了沿著線D-D截取的存儲器陣列50的橫截面圖。參考圖4A-1，示出了產(chǎn)生本發(fā)明的陣列50的第一步驟中的沿著線A-A截取的存儲器陣列50的橫截面圖。在襯底12上形成約170埃的墊氧化物13。然后在墊氧化物13上沉積約200埃的緩沖多晶硅60。其后，在緩沖多晶硅層60上沉積約450埃的一層墊氮化物62。用掩膜64來形成掩蔽步驟。沿A-A和B-B的行方向在掩膜64中產(chǎn)生開口(參見圖4Α-2和4Β-2)。通過掩膜中的開口，蝕刻墊氮化物62和多晶硅60直至到達墊氧化物13。 然而，在第二區(qū)域32之上的區(qū)域中不蝕刻掩膜，如圖4C-2所示，在有源區(qū)之上的沿列方向也不蝕刻，如圖4D-2所示。結(jié)果得到的結(jié)構在圖4 (A-D)-2中示出。然后使用掩膜64中的開口來進一步蝕刻墊氧化物13并至襯底12中。然后去除掩膜64。然后使該結(jié)構經(jīng)受促使沿著溝槽的側(cè)邊形成二氧化硅(約200埃)的氧化步驟。二氧化硅70然后填充溝槽。結(jié)果得到的結(jié)構在圖4 (A - D)-3中示出。執(zhí)行部分二氧化硅蝕刻以從溝槽部分地去除二氧化硅70，在溝槽中留下約500 埃。執(zhí)行另一二氧化硅沉積步驟以在多晶硅60和氮化硅62周圍形成一層二氧化硅。結(jié)果得到的結(jié)構在圖4 (A-D)-4中示出。到處沉積多晶硅66。所沉積的多晶硅的量為約800埃。結(jié)果得到的結(jié)構在圖4 (A-D) -5中示出。多晶硅66經(jīng)受平面化步驟，直至到達墊氮化物62。結(jié)果得到的結(jié)構在圖4(A_D)_6 中示出。然后執(zhí)行第二掩蔽步驟。如圖4A-7和4B-7所示，沿列方向在溝槽之上的區(qū)域中對掩膜68進行開口。通過該溝槽，然后蝕刻暴露的多晶硅66直至到達二氧化硅70。這導致沿著溝槽的側(cè)邊形成多晶硅66且其充當浮置柵極。結(jié)果得到的結(jié)構在圖4 (A-D)-7中示出。到處沉積一層ONO (二氧化硅/氮化硅/ 二氧化硅)復合材料。ONO層72為約150 埃。到處沉積約1000埃的多晶硅74。多晶硅74形成耦合柵極46。到處沉積約200埃的二氧化硅層76。然后在二氧化硅76上沉積氮化硅層78。結(jié)果得到的結(jié)構在圖4 (A-D)-S 中示出。執(zhí)行另一掩蔽步驟。然而，掩膜被定位于耦合柵極46之上(如圖4B-9和4D_9所示)，并且到處產(chǎn)生開口(如圖4A-9和4C-9所示。在形成開口之后，蝕刻二氧化硅層76和氮化硅層78，多晶硅74形成蝕刻終止層。去除掩膜。蝕刻多晶硅74。然后蝕刻ONO的復合層72，直至到達多晶硅66。結(jié)果得到的結(jié)構在圖4 (A-D)-10中示出。形成另一掩蔽步驟。沿著線C-C產(chǎn)生在擦除柵極48之上的開口，擦除柵極48在第二區(qū)域32 “之上”。然后到處執(zhí)行離子注入，并且通過未被掩膜覆蓋的結(jié)構的“較薄”部分，離子注入形成第二區(qū)域32。結(jié)果得到的結(jié)構在圖4 (A-D)-Il中示出。執(zhí)行反向掩蔽步驟，即其中在圖4 (A-D)-11所示的結(jié)構中產(chǎn)生開口，現(xiàn)在對其進行填充(基本上沿著線C-C，并且在存在掩膜的情況下，其現(xiàn)在被去除)。從鄰近于鰭形部件 20的溝槽去除在溝槽中暴露的浮置柵極66和多晶硅74。結(jié)果得到的結(jié)構在圖4(A-D)-12 中示出。然后到處沉積作為二氧化硅80的字線氧化物80至約30-65埃之間的厚度。然后沉積多晶硅82至約1500埃的深度。結(jié)果得到的結(jié)構在圖4 (A-D) -13中示出。然后用CMP (化學機械拋光)來對多晶硅82進行回蝕，直至到達氧化物層76。執(zhí)行掩蔽步驟。除沿著A-A、B-B和C-C的行方向之外，在所有區(qū)域中在掩膜中產(chǎn)生開口。結(jié)
6果得到的結(jié)構在圖4 (A-D)-14中示出。執(zhí)行形成第一區(qū)域30的離子注入。結(jié)果得到的結(jié)構在圖4 (A-D)-15中示出。然后沉積層間電介質(zhì)并進行平面化。然后進行到區(qū)域30的位線接觸。結(jié)果得到的結(jié)構在圖4 (A-D)-16中示出。從前述內(nèi)容，能夠看到通過使用Fin FET形成了成比例的非易失性存儲單元和陣列。
權利要求
1.一種非易失性存儲單元，包括 襯底層；在所述襯底層上的第一導電性類型的鰭形半導體部件，具有第二導電性類型的第一區(qū)域和與第一區(qū)域間隔開的第二導電性類型的第二區(qū)域，溝道區(qū)在第一區(qū)域與第二區(qū)域之間延伸；所述鰭形部件具有在第一區(qū)域與第二區(qū)域之間的兩個側(cè)表面和頂表面； 字線，其鄰近于第一區(qū)域并被電容地耦合至溝道區(qū)的第一部分； 浮置柵極，其鄰近于字線，被電容地耦合到溝道區(qū)的第二部分； 耦合柵極，其被電容地耦合到浮置柵極；以及擦除柵極，其與第二區(qū)域絕緣且鄰近于浮置柵極和耦合柵極。
2.權利要求1的非易失性存儲單元，其中，所述字線被電容地耦合到鰭形半導體部件的第一部分的兩個側(cè)表面。
3.權利要求1的非易失性存儲單元，其中，所述耦合柵極在字線與擦除柵極之間，并與之絕緣。
4.權利要求1的非易失性存儲單元，其中，所述浮置柵極包括兩段，每段被電容地耦合到鰭形部件的側(cè)表面。
5.權利要求4的非易失性存儲單元，其中，所述耦合柵極與鰭形部件的頂表面絕緣，并被電容地耦合至沿著鰭形部件的兩個側(cè)表面定位的浮置柵極的兩段。
6.一種非易失性存儲器件，包括 襯底層；在所述層上的第一導電性類型的鰭形半導體部件，具有第二導電性類型的第一區(qū)域和與第一區(qū)域間隔開的第二導電性類型的第二區(qū)域，第二導電性類型的第三區(qū)域基本上位于第一和第二區(qū)域之間的中點；所述鰭形部件具有頂表面和兩個側(cè)表面且在第一區(qū)域與第二區(qū)域之間縱向地延伸；一對字線，分別鄰近于第一區(qū)域和第二區(qū)域，并且分別地在第一區(qū)域與第三區(qū)域之間以及在第二區(qū)域和第三區(qū)域之間，并被電容地耦合到鰭形部件；一對浮置柵極，每個鄰近于字線且在字線與第三區(qū)域之間，并被電容地耦合到鰭形部件；一對耦合柵極，每個被電容地耦合到浮置柵極；以及擦除柵極，其與第三區(qū)域絕緣。
7.權利要求6的非易失性存儲器件，其中，所述一對耦合柵極中的每一個被定位于字線與擦除柵極之間并與之絕緣。
8.權利要求6的非易失性存儲器件，其中，每個字線被電容地耦合到鰭形部件的兩個側(cè)表面。
9.權利要求6的非易失性存儲器件，其中，每個浮置柵極具有兩段，每段被定位為鄰近于鰭形部件的側(cè)表面并被電容地與之耦合。
10.權利要求9的非易失性存儲器件，其中，所述一對耦合柵極中的每一個被電容地耦合到鄰近于鰭形部件的側(cè)表面定位的浮置柵極的每段。
11.權利要求6的非易失性存儲器件，其中，所述擦除柵極被電容地耦合到鰭形半導體部件的第三區(qū)域部分的頂表面。
12.—種非易失性存儲單元陣列，包括 襯底層；在所述襯底層上的第一導電性類型的多個鰭形半導體部件，所述鰭形半導體部件中的每一個被相互間隔開并基本上相互平行，每個具有第二導電性類型的第一區(qū)域和與第一區(qū)域間隔開的第二導電性類型的第二區(qū)域，溝道區(qū)沿第一方向在第一區(qū)域與第二區(qū)域之間延伸；所述鰭形部件具有在第一區(qū)域與第二區(qū)域之間的兩個側(cè)表面和頂表面；字線，其鄰近于第一區(qū)域且被電容地耦合到每個鰭形部件的溝道區(qū)的第一部分，并跨越多個鰭形部件沿基本上垂直于第一方向的第二方向延伸；浮置柵極，其鄰近于字線，被電容地耦合到每個鰭形部件中的溝道區(qū)的第二部分； 耦合柵極，其被電容地耦合到浮置柵極；以及跨越多個鰭形部件沿第二方向延伸； 擦除柵極，其與第二區(qū)域絕緣并鄰近于浮置柵極和耦合柵極，并跨越多個鰭形部件沿第二方向延伸；以及其中，每個鰭形部件的第二區(qū)域被沿第二方向連接到其它鰭形部件的第二區(qū)域。
13.權利要求12的陣列，其中，所述耦合柵極被定位為鄰近于字線和每個鰭形部件中的擦除柵極。
14.權利要求12的陣列，其中，每個鰭形部件具有多個間隔開的第一區(qū)域，位線連接到所述多個第一區(qū)域。
15.權利要求12的陣列，其中，所述襯底層是絕緣體。
16.權利要求12的陣列，其中，所述襯底層是與所述鰭形部件相同的材料。
全文摘要
一種非易失性存儲單元具有襯底層，在襯底層上具有第一導電性類型的鰭形半導體部件。鰭形部件具有第二導電性類型的第一區(qū)域和與第一區(qū)域間隔開的第二導電性類型的第二區(qū)域，溝道區(qū)在第一區(qū)域與第二區(qū)域之間延伸。鰭形部件具有在第一區(qū)域與第二區(qū)域之間的兩個側(cè)表面和頂表面。字線鄰近于第一區(qū)域且被電容地耦合到溝道區(qū)的第一部分的頂表面和兩個側(cè)表面。浮置柵極鄰近于字線且被與頂表面絕緣，并被電容地耦合到溝道區(qū)的第二部分的兩個側(cè)表面。
文檔編號H01L29/76GK102484133SQ201080039988
公開日2012年5月30日 申請日期2010年8月31日 優(yōu)先權日2009年9月8日
發(fā)明者滕塔蘇德 P., W. 胡 Y. 申請人:硅存儲技術公司