專利名稱：基于在淺溝槽隔離(sti)邊緣局部引入的注入種類的場效應(yīng)晶體管的漏電流控制的制作方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明涉及集成電路，尤其涉及包括存儲器區(qū)域例如中央處理單元(CPU)的緩存的復(fù)雜電路中場效應(yīng)晶體管的制造。
背景技術(shù)：
集成電路包括依據(jù)特定電路布局形成于給定芯片面積上的大量電路組件，其中，晶體管組件是集成電路中的主要半導(dǎo)體組件之一。因此，各晶體管的特性顯著影響完整集成電路的總體性能。一般而言，目前可實施多種エ藝技術(shù)，其中，對于例如微處理器、儲存芯片、專用集成電路(ASIC !application specific integrated circuit)等復(fù)雜電路，CMOS (互補金屬氧化半導(dǎo)體)技術(shù)因其在操作速度和/或功耗和/或成本效益方面的優(yōu)越特性而成為當(dāng)前最有前景的技術(shù)之一。在利用CMOS技術(shù)制造復(fù)雜集成電路期間，可在包括結(jié)晶半導(dǎo)體層的基板上形成數(shù)百萬個互補晶體管，亦即N溝道晶體管及P溝道晶體管。MOS晶體管，不論是N溝道晶體管還是P溝道晶體管，通常都包括PN結(jié)，其由高摻雜漏和源區(qū)與位于該漏區(qū)和該源區(qū)之間的反型摻雜或弱摻雜的溝道區(qū)之間的接ロ形成。該溝道區(qū)的電導(dǎo)率，亦即導(dǎo)電溝道的驅(qū)動電流能力，由形成于該溝道區(qū)上方并通過薄絕緣層與該溝道區(qū)隔離的柵極電極控制。在該柵極電極施加合適的控制電壓而形成導(dǎo)電溝道時，該溝道區(qū)的電導(dǎo)率取決于摻雜濃度、多數(shù)載流子的遷移率以及-針對該溝道區(qū)沿晶體管寬度方向的給定延伸-源和漏區(qū)之間的距離，亦即溝道長度。另ー方面，MOS晶體管的驅(qū)動電流能力還取決于晶體管寬度，亦即晶體管沿垂直于電流流動方向的延伸程度，因此，柵極長度和溝道長度以及晶體管寬度是主要的幾何參數(shù)，其結(jié)合“晶體管內(nèi)部的”參數(shù)，例如總體載流子遷移率、閾值電壓，亦即在柵極電極施加控制信號時在柵極絕緣層下方形成導(dǎo)電溝道的電壓等，基本決定總體的晶體管性能?；趫鲂?yīng)晶體管，例如N溝道晶體管及P溝道晶體管，依據(jù)總體電路布局可設(shè)計更復(fù)雜的電路部件。例如，寄存器形式及靜態(tài)隨機存取存儲器(RAM ;random access memory)單元形式的儲存組件是復(fù)雜邏輯電路的重要部件。例如，在復(fù)雜CPU內(nèi)核操作期間，需要暫時儲存和擷取大量數(shù)據(jù)，其中，儲存組件的操作速度及容量顯著影響該CPU的總體性能。依據(jù)復(fù)雜集成電路中使用的存儲器階層架構(gòu)，可使用不同類型的存儲器組件。例如，寄存器和靜態(tài)RAM単元因其優(yōu)越的存取時間而通常用于CPU內(nèi)核中，而動態(tài)RAM組件因其相較寄存器或靜態(tài)RAM單元具有增加的位密度而優(yōu)先用作工作存儲器。通常,動態(tài)RAM單元包括儲存電容及單個晶體管，不過，其中，需要復(fù)雜存儲器管理系統(tǒng)周期性刷新該儲存電容中儲存的電荷，否則該電荷可因不可避免的漏電流而丟失。盡管動態(tài)RAM裝置可具有很高的位密度，但必須結(jié)合周期性的刷新脈沖向儲存電容充放電荷，從而使該些裝置在速度和功耗方面的效率低于靜態(tài)RAM単元。因此，靜態(tài)RAM單元適合用作具有適度高功耗的高速存儲器，不過需要多個晶體管組件以便能夠可靠地儲存信息位。因此，進一歩增加靜態(tài)存儲器區(qū)域的位密度要求場效應(yīng)晶體管的尺寸縮、小，并在操作速度、驅(qū)動電流能力等方面具有合適的晶體管性能。為此目的，通常提供半導(dǎo)體裝置的密集存儲器區(qū)域作為塊狀組態(tài)，亦即，使用阱區(qū)而非如絕緣體上硅(silicon-on-insulator ；S0I)組態(tài)那樣的絕緣埋層垂直限制晶體管裝置的主動區(qū)，同時基于溝槽隔離實現(xiàn)主動區(qū)的橫向界定。原則上，盡管SOI晶體管因其降低的結(jié)電容而在操作速度方面具有性能優(yōu)勢，從而適合作為速度關(guān)鍵信號路徑中的晶體管，但靜態(tài)存儲器區(qū)域中的晶體管可能必須基于穩(wěn)定的閾值電壓條件來操作，而基于SOI組態(tài)可能無法有效滿足該穩(wěn)定的閾值電壓條件，除非適當(dāng)增加總體的晶體管尺寸以考慮浮體效應(yīng)引起的任意閾值變動。由于“塊狀”晶體管可提供優(yōu)越的內(nèi)在閾值穩(wěn)定性，而開關(guān)速度與復(fù)雜半導(dǎo)體裝置的邏輯部分中的速度關(guān)鍵信號路徑相比不太重要，因此可基于該塊狀組態(tài)實現(xiàn)晶體管密度及位密度的增加。除了為獲得高的位密度而縮小晶體管尺寸外，還需使該些密集裝置區(qū)域中的線路網(wǎng)絡(luò)適應(yīng)該縮小的尺寸。通?；诮饘倩瘜拥亩训峁└靼雽?dǎo)體組件例如晶體管組件之間的大部分電性互連，因此需要復(fù)雜的金屬化系統(tǒng)，其最終通過使用接觸結(jié)構(gòu)連接各電路組件，其中，可將該接觸結(jié)構(gòu)理解為例如晶體管、電容等實際半導(dǎo)體組件與復(fù)雜線路系統(tǒng)之間 的接ロ。相應(yīng)的接觸結(jié)構(gòu)包括形成于層間介電材料中的多個接觸組件，該層間介電材料包圍并鈍化該些半導(dǎo)體組件。該些接觸組件可由任意適當(dāng)?shù)膶?dǎo)電材料形成，例如鎢、鋁等，可結(jié)合適當(dāng)?shù)淖钃醪牧?，并連接電路組件的特定接觸區(qū)域，例如晶體管的柵極電極結(jié)構(gòu)、源和漏區(qū)等。由于縮小的晶體管尺寸，尤其是在密集靜態(tài)存儲器區(qū)域中，接觸組件的尺寸及位置需適應(yīng)密集晶體管的組態(tài)，同時使各電路組件實現(xiàn)節(jié)省空間的互連。為此目的，ー些接觸組件可經(jīng)適當(dāng)組態(tài)以“直接”連接不同的電路組件，而無需額外連接ー個或多個上方的金屬化層。下面參照圖Ia至Id詳細描述先進半導(dǎo)體裝置中靜態(tài)存儲器單元的典型設(shè)計及相應(yīng)制造技木，以描述與復(fù)雜接觸結(jié)構(gòu)相關(guān)的特定問題，該些問題可最終導(dǎo)致顯著的良率損失。圖Ia示意通常用于當(dāng)今集成電路中的靜態(tài)RAM單元150的電路圖。存儲器單元150包括儲存組件151，其包括兩個反向耦接的反相器152A、152B,各反相器包括由P溝道晶體管100P和N溝道晶體管100N構(gòu)成的互補晶體管對。晶體管100P還可稱作“上拉”晶體管，而晶體管100N可稱作“下拉”晶體管。而且，存儲器単元150包括通道晶體管100A，以使存儲器単元151分別連接位線BL及反相位線BL。因此，可將通道晶體管100A的柵極電極看作字線，將其致能以對存儲器單元151執(zhí)行讀寫操作。從圖Ia明顯看出，除六個晶體管100P、100N、100Aタト，在晶體管組件之間還需多個互連，以實現(xiàn)如圖Ia所示的電路設(shè)計。圖Ib示意實際半導(dǎo)體裝置或其布局的頂視圖，其中實施存儲器單元150，亦即六個晶體管及部分相關(guān)電性互連。如圖所示，多個主動區(qū)102A、102B、102C、102D由隔離結(jié)構(gòu)103橫向界定，該隔離結(jié)構(gòu)103通常為淺溝槽隔離，由任意適當(dāng)?shù)慕^緣材料組成，例如ニ氧化硅等。另ー方面，可將主動區(qū)102A、102B、102C、102D理解為硅基半導(dǎo)體區(qū)域，其中依據(jù)所需晶體管特性形成適當(dāng)?shù)膿诫s分布以獲得PN結(jié)。例如，主動區(qū)102A可容納一通道晶體管100A及一下拉晶體管100N，二者均為N溝道晶體管。類似地，主動區(qū)102D可容納另一通道晶體管100A及另ー下拉晶體管100N。另ー方面，主動區(qū)102BU02C可表示P溝道晶體管100P的主動區(qū)，其中，可適當(dāng)選擇晶體管特性，例如主動區(qū)102A、102B、102C、102D的寬度，以獲得理想的電路行為。亦即，通常，例如相較通道晶體管100A，下拉晶體管IOON具有增加的晶體管寬度，以提供增強的開關(guān)時間及驅(qū)動電流能力。而且，相較晶體管100N，上拉晶體管100P因其為P溝道晶體管并且主動區(qū)102BU02C的寬度小于主動區(qū)102A、102D而具有降低的驅(qū)動電流。而且，依據(jù)晶體管要求，柵極電極結(jié)構(gòu)110形成于主動區(qū)102AU02B、102CU02D上方及部分隔離結(jié)構(gòu)103上方。為降低金屬化系統(tǒng)中額外金屬線的數(shù)量，各下拉晶體管100N分別與相應(yīng)的上拉晶體管100P共享ー柵極電極結(jié)構(gòu)110，以提供圖Ia的電路圖所需的電性連接。而且，提供多個接觸組件121AU21B以接觸晶體管100N、100P、100A，亦即主動區(qū)102A、102B、102C、102D和/或相應(yīng)的柵極電極結(jié)構(gòu)110。例如，提供“常規(guī)”接觸組件121A以連接晶體管的主動區(qū)，亦即該些晶體管的源區(qū)和/或漏區(qū)；而接觸組件121B具有特定設(shè)計，以連接其中一上拉晶體管100P的主動區(qū)與另ー上拉晶體管100P以及相關(guān)聯(lián)的下拉晶體管100N的柵極電極結(jié)構(gòu)。因此，接觸組件121B可形成于隔離結(jié)構(gòu)103及相應(yīng)主動區(qū)上方，但其可能導(dǎo)致良率損失增加，尤其是考慮復(fù)雜晶體管架構(gòu)時，下面將參照圖Ic至Id作詳細描述。
圖Ic示意沿圖Ib的線Ic的剖視圖。如圖所示，包括存儲器單元150(圖Ib)的半導(dǎo)體裝置100包括基板101，例如硅基板，其上半部分可為結(jié)晶硅基半導(dǎo)體材料102。隔離結(jié)構(gòu)103橫向界定半導(dǎo)體材料102中的主動區(qū)102C，而主動區(qū)102C的垂直延伸由阱摻雜種類定義，例如，如前所述，當(dāng)上拉晶體管100P代表P溝道晶體管時，主動區(qū)102C的垂直延伸由N型摻雜種類定義。在該所示制造階段中，晶體管100P包括源漏區(qū)104，亦即P型重摻雜區(qū)，其與主動區(qū)102C的其余部分分別形成PN結(jié)。而且，溝道區(qū)107位于源漏區(qū)104之間。另外，柵極電極結(jié)構(gòu)110形成于主動區(qū)102C上方，其中，通過柵極介電材料112隔離柵極電極材料111與溝道區(qū)107。應(yīng)當(dāng)了解，柵極電極材料111與柵極介電材料112可為任意理想的材料或材料組成，取決于總體的裝置要求。例如，柵極介電材料112可包括高k介電材料，亦即，具有約10. O及更高介電常數(shù)的介電材料，并且柵極電極材料111可包括含金屬材料。在其它情況下，柵極電極結(jié)構(gòu)110具有較傳統(tǒng)的組態(tài)，亦即，柵極介電材料112可由ニ氧化硅、氮化硅等組成，并結(jié)合多晶硅材料等。而且，可在柵極電極材料111的側(cè)壁上形成隙壁結(jié)構(gòu)113，其可由任意適當(dāng)?shù)牟牧辖M成，例如氮化硅，并可結(jié)合ニ氧化硅等形式的蝕刻停止材料。另外，在該制造階段中，可至少在該源漏區(qū)104中形成金屬硅化物區(qū)106，以降低晶體管100P的總體串聯(lián)電阻，并為后續(xù)制造階段中要形成的任意接觸組件提供低接觸 電阻率。如圖所示，該金屬硅化物106還可形成于柵極電極結(jié)構(gòu)110中。應(yīng)當(dāng)了解，如前所述，柵極電極結(jié)構(gòu)110還形成于延伸進入主動區(qū)102B及102A的隔離結(jié)構(gòu)103的上方(見圖 lb)。在一些示例中，可基于約50納米及更小的關(guān)鍵尺寸形成晶體管100P，亦即柵極電極材料111的長度為50納米及更小，以提供高密度存儲器単元150 (見圖Ib)。而且，通常，可在溝道區(qū)107中引入特定類型的應(yīng)變分量以增強總體晶體管性能，其可通過在源漏區(qū)104中納入硅/鍺合金105而有效實施于P溝道晶體管中。亦即，由于硅/鍺晶格與硅晶格之間的晶格失配，因而材料105具有應(yīng)變狀態(tài)，相應(yīng)在溝道區(qū)107中誘發(fā)壓縮應(yīng)變分量，得以增加載流子遷移率，從而相應(yīng)直接轉(zhuǎn)換為増加的驅(qū)動電流能力及更高的開關(guān)速度。而且，柵極電極結(jié)構(gòu)110嵌埋于層間介電材料120中，該層間介電材料120可包括例如氮化硅等蝕刻停止層122結(jié)合ニ氧化硅材料123等。應(yīng)當(dāng)了解，還可通過提供例如由高應(yīng)カ介電材料形成的層122，以將該層間介電材料120的部分用作應(yīng)變誘導(dǎo)源。半導(dǎo)體裝置100可基于任意適當(dāng)?shù)闹圃旆桨感纬?，該制造方案可包括?fù)雜光刻及蝕刻技術(shù)以形成隔離溝槽，隨后利用絕緣材料填充該隔離溝槽，以獲得隔離結(jié)構(gòu)103。接著，可通過離子注入結(jié)合適當(dāng)形成的注入掩模定義主動區(qū)102C以及任意其它主動區(qū)的基本摻雜濃度。然后，利用先進光刻及蝕刻技術(shù)形成柵極電極結(jié)構(gòu)110，接著基于選擇性外延生長技術(shù)執(zhí)行適當(dāng)?shù)磨ㄋ囆蛄幸约{入硅/鍺合金105。接著，形成源漏區(qū)104以及側(cè)間隙壁結(jié)構(gòu)113，隨后執(zhí)行硅化序列以形成區(qū)域106。接著，可基于任意適當(dāng)?shù)某练e技術(shù)沉積層間介電材料120，其中，可應(yīng)用成熟的エ藝，例如針對層120中的介電材料的內(nèi)部應(yīng)カ水平，以獲得理想的組態(tài)。應(yīng)當(dāng)了解，由于總體降低的裝置尺寸及復(fù)雜的制造序列，因此必須滿足嚴(yán)格設(shè)定的エ藝容差以獲得所需的裝置特性。例如，用以向P溝道晶體管100P中納入硅/鍺合金105的エ藝序列可能需要額外的エ藝，其可導(dǎo)致隔離結(jié)構(gòu)103與主動區(qū)102C之間的形貌顯著不同。另外，該硅化工藝可導(dǎo)致金屬硅化物區(qū)106具有一定程度的不均勻性，尤其當(dāng)要形成硅化鎳時，相較其它金屬硅化物材料，硅化鎳因具有優(yōu)越的電導(dǎo)率而經(jīng)常被使用。因此， 可能需要在極復(fù)雜的條件下執(zhí)行進一歩的エ藝，亦即在層間介電材料120中形成接觸組件以連接源漏區(qū)104及隔離結(jié)構(gòu)103上方的柵極電極110。在該些情況下，尤其是在沿主動區(qū)102C的長度方向L界定主動區(qū)102C的接ロ 103S處，當(dāng)形成連接主動區(qū)102C，亦即區(qū)域104的其中一者，與隔離結(jié)構(gòu)103上方的柵極電極110的接觸組件121B (見圖Ib)時發(fā)生接觸失效的概率增加。圖Id示意半導(dǎo)體裝置100，其中，在層間介電材料120上方形成有蝕刻掩模125，以定義接觸開ロ 120AU20B的橫向尺寸及位置，該接觸開ロ 120AU20B基于蝕刻エ藝126形成，該蝕刻エ藝126基于適當(dāng)?shù)牡入x子輔助蝕刻化學(xué)而執(zhí)行以蝕刻穿過材料123并利用材料122作為蝕刻停止層。接著，適當(dāng)選擇蝕刻化學(xué)以蝕刻穿過材料122，同時利用金屬硅化物區(qū)106作為蝕刻停止層。而且，在接觸開ロ 120B中，隔離結(jié)構(gòu)103可能部分暴露于蝕刻環(huán)境中，并可導(dǎo)致不當(dāng)?shù)牟牧弦瞥?，尤其在接?103S處，取決于先前形成的表面形貌及裝置特性，例如就金屬硅化物106等而言。而且，可能或多或少地腐蝕隔離結(jié)構(gòu)103上方的隙壁結(jié)構(gòu)113，從而進一歩暴露區(qū)域103，導(dǎo)致蝕刻エ藝126期間不當(dāng)?shù)牟牧舷?。因此，可能在隔離結(jié)構(gòu)103中和/或主動區(qū)102C的蝕刻區(qū)域形成額外的開ロ 120C，其中，開ロ 120C的深度強烈依賴于先前形成的裝置組態(tài)。在許多情況下，開ロ 120C可能延伸超出源漏區(qū)104，從而在利用導(dǎo)電材料填充接觸開ロ 120BU20A后最終形成額外的漏電流路徑。在ー些情況下，因填充有接觸材料的開ロ 120C造成源漏區(qū)104與其余N摻雜阱區(qū)102C之間的短路，可能發(fā)生晶體管100P總體失效。因此，當(dāng)進ー步増加靜態(tài)存儲器單元中的總體裝置密度時，在復(fù)雜接觸蝕刻步驟期間可能形成更復(fù)雜的條件，從而導(dǎo)致額外的良率損失，使得傳統(tǒng)エ藝技術(shù)不利于進ー步縮小裝置尺寸。本發(fā)明針對可避免或至少減輕上述一個或多個問題的影響的各種方法及裝置。

發(fā)明內(nèi)容
下面提供本發(fā)明的簡要總結(jié)，以提供本發(fā)明的其中一些態(tài)樣的基本理解。本發(fā)明內(nèi)容并非詳盡概述本發(fā)明。其并非意圖識別本發(fā)明的關(guān)鍵或重要組件或界定本發(fā)明的范圍。其唯一目的在于提供一些簡化的概念，作為后面所討論的更詳細說明的前序。一般而言，本發(fā)明涉及方法及半導(dǎo)體裝置，其中，通過在存儲器單元的接觸層中形成接觸開ロ時增加“容差(error tolerance) ”可減少密集存儲器單元中的接觸失效。如前所述，人們已經(jīng)意識到，尤其隔離結(jié)構(gòu)與存儲器単元的上拉晶體管的主動區(qū)之間的接ロ是形成直接連接該主動區(qū)，亦即該上拉晶體管的源區(qū)或漏區(qū)，與該隔離溝槽上方的部分柵極電極結(jié)構(gòu)的接觸組件時的失效易發(fā)區(qū)。亦即，尤其，該上拉晶體管的該主動區(qū)沿長度方向的“端部”被認(rèn)為是接觸失效的主要來源。依據(jù)這里所揭露的原理，可專門改變該裝置區(qū)域，以增強接觸蝕刻エ藝期間該區(qū)域的失效公差，其可通過透過隔離溝槽的側(cè)壁向該主動區(qū)內(nèi)納入適當(dāng)?shù)姆N類來實現(xiàn)，而基本不影響該主動區(qū)的任意其它區(qū)域。為此，依據(jù)這里所揭露的ー實施例，納入摻雜種類以局部増加該隔離結(jié)構(gòu)與該主動區(qū)之間的接ロ附近的源漏區(qū)的深度。在這里所揭露的另ー些實施例中，納入種類以局部改變該主動區(qū)的材料特性，例如顯著降低電導(dǎo)率和/或増加在接觸蝕刻エ藝期間的抗蝕刻性。這里所揭露的ー種方法包括在半導(dǎo)體裝置的半導(dǎo)體材料中形成隔離溝槽，其中，該隔離溝槽具有側(cè)壁，其連接該半導(dǎo)體裝置的存儲器単元的第一晶體管的主動區(qū)。該側(cè)壁沿長度方向界定該主動區(qū)。該方法進ー步包括透過該側(cè)壁的至少其中部分向該主動區(qū)的部 分引入注入種類，其中，該注入種類自該側(cè)壁向該主動區(qū)內(nèi)沿該長度方向延伸特定距離。另夕卜，引入該注入種類后，利用絕緣材料填充該隔離溝槽，以形成隔離結(jié)構(gòu)。該方法進ー步包括在該主動區(qū)之中及其上方形成該第一晶體管，以及在該隔離結(jié)構(gòu)上方形成該存儲器単元的第二晶體管的柵極電極的部分。另外，提供介電材料以包圍該第一晶體管及該第二晶體管。而且，在該介電材料中形成接觸組件，其中，該接觸組件連接該主動區(qū)與該第二晶體管的該柵極電極的該部分。這里所揭露的另ー種方法包括在半導(dǎo)體材料中以及形成于該半導(dǎo)體材料上的絕緣材料中形成隔離溝槽，其中，該隔離溝槽橫向界定ー個或多個P溝道晶體管的第一主動區(qū)以及ー個或多個N溝道晶體管的第二主動區(qū)，以及其中，該隔離溝槽具有連接該第一主動區(qū)的部分的側(cè)壁。該方法進ー步包括形成掩模以暴露該第一主動區(qū)及至少該側(cè)壁，井覆蓋該第二主動區(qū)及該隔離溝槽的部分。該方法還包括基于非零傾斜角度執(zhí)行注入エ藝并利用該掩模及該絕緣材料作為注入掩模，以透過該側(cè)壁向該第一主動區(qū)中注入種類。另外，利用絕緣材料填充該隔離溝槽以形成隔離結(jié)構(gòu)。而且，在該第一主動區(qū)之中及其上方形成該ー個或多個P溝道晶體管，以及在該第二主動區(qū)之中及其上方形成該ー個或多個N溝道晶體管。另外，該方法包括形成接觸組件以連接該第一主動區(qū)與該ー個或多個N溝道晶體管的至少其中一者的柵極電扱。這里所揭露的一種半導(dǎo)體裝置包括形成于第一主動區(qū)之中及其上方的第一 P溝道晶體管，以及形成于第二主動區(qū)之中及其上方的第二 P溝道晶體管，其中，各該第一及第ニP溝道晶體管包括具有三種不同深度的源漏區(qū)。該半導(dǎo)體裝置進ー步包括N溝道晶體管，其形成于第三主動區(qū)之中及其上方并包括具有兩種不同深度的源漏區(qū)，其中，該第二 P溝道晶體管及該N溝道晶體管共享ー柵極電極結(jié)構(gòu)，該柵極電極結(jié)構(gòu)包括形成于隔離結(jié)構(gòu)上方的電極部分。另外，該半導(dǎo)體裝置包括接觸組件，其形成于覆蓋該第一及第ニP溝道晶體管及該N溝道晶體管的層間介電材料中，其中，該接觸組件連接該電極部分與該第一主動區(qū)。


結(jié)合附圖參照下面的說明可理解本發(fā)明，該些附圖中類似的附圖標(biāo)記代表類似的組件。圖Ia示意靜態(tài)RAM單元的電路圖；圖Ib示意實施圖Ia的電路圖的典型布局或半導(dǎo)體裝置；圖Ic和Id示意依據(jù)傳統(tǒng)技術(shù)形成復(fù)雜接觸組件的各制造階段期間該存儲器單元的部分剖視圖；圖2a示意具有與圖Ib基本相同的組態(tài)的存儲器單元的部分頂視圖或布局；圖2b和2c示意依據(jù)本發(fā)明實施例在形成隔離溝槽并使主動區(qū)的端部具有優(yōu)越材 料特性的各制造階段期間該存儲器單元的部分剖視圖；圖2d示意依據(jù)本發(fā)明實施例在覆蓋其它裝置區(qū)域的同時基于非零傾斜角度納入注入種類的注入序列期間該半導(dǎo)體裝置的頂視圖；圖2e至2g示意依據(jù)本發(fā)明實施例在形成晶體管及接觸組件的各制造階段期間該半導(dǎo)體裝置的剖視圖；圖2h和2i示意依據(jù)本發(fā)明另ー些實施例在填充隔離溝槽之前局部増加該主動區(qū)的“端部”的抗蝕刻性時該半導(dǎo)體裝置的剖視圖；以及圖2j和2m示意依據(jù)本發(fā)明另ー些實施例在各制造階段期間該半導(dǎo)體裝置的剖視圖。盡管這里所揭露的發(fā)明主題容許各種修改及替代形式，但附圖中以示例形式顯示其特定的實施例，并在此進行詳細描述。不過，應(yīng)當(dāng)理解，這里對特定實施例的說明并非意圖將本發(fā)明限于所揭露的特定形式，相反，意圖涵蓋落入由所附權(quán)利要求定義的精神及范圍內(nèi)的所有修改、等同及替代。
具體實施例方式下面描述本發(fā)明的各實施例。出于清楚目的，并非實際實施中的全部特征都描述于本說明書中。當(dāng)然，應(yīng)當(dāng)了解，在任意此類實際實施例的開發(fā)中，必須作大量的特定實施決定以滿足開發(fā)者的特定目標(biāo)，例如符合與系統(tǒng)相關(guān)及與商業(yè)相關(guān)的約束條件，該些約束條件因不同實施而異。而且，應(yīng)當(dāng)了解，此類開發(fā)努力可能復(fù)雜而耗時，但其仍然是本領(lǐng)域技術(shù)人員借助本說明書所執(zhí)行的常規(guī)程序。下面參照附圖描述本發(fā)明主題。附圖中示意各種結(jié)構(gòu)、系統(tǒng)及裝置僅是出于解釋目的以及避免模糊本發(fā)明與本領(lǐng)域技術(shù)人員已知的細節(jié)。但是，本發(fā)明包括該些附圖以描述并解釋實施例。這里所用的詞語和詞組的意思應(yīng)當(dāng)解釋為與相關(guān)領(lǐng)域技術(shù)人員對該些詞語及詞組的理解一致。這里的術(shù)語或詞組的連貫使用并不意圖暗含特別的定義，亦即與本領(lǐng)域技術(shù)人員所理解的通常慣用意思不同的定義。若木語或詞組意圖具有特定意義，亦即不同于本領(lǐng)域技術(shù)人員所理解的意思，則此類特別定義會以直接明確地提供該術(shù)語或詞組的特定定義的定義方式明確表示于說明書中。一般而言，本發(fā)明涉及制造技術(shù)及半導(dǎo)體裝置，其中，通過在早期制造階段中納入適當(dāng)?shù)淖⑷敕N類增加形成接觸組件的容差，其中，該接觸組件直接連接上拉晶體管的主動區(qū)與存儲器単元的另ー上拉晶體管及下拉晶體管的柵極電極結(jié)構(gòu)。為此，在半導(dǎo)體材料中蝕刻隔離溝槽后，透過該沿長度方向界定主動區(qū)的隔離溝槽的側(cè)壁向至少部分該主動區(qū)中選擇性引入注入種類。一般而言，將主動區(qū)的長度方向理解為即將形成于該主動區(qū)之中及上方的一個或多個晶體管的基本電流流動方向。因此，局部改變該主動區(qū)“端部”或沿長度方向界定該主動區(qū)的接ロ處的材料特性時，由于該被修改部分遠離相應(yīng)晶體管的溝道區(qū)，因此對總體晶體管特性的影響程度可以忽略。在一些實施例中，為了在復(fù)雜接觸蝕刻エ藝期間實現(xiàn)有效的改變，從而増加失效容差，可納入與源漏區(qū)摻雜的導(dǎo)電類型相同的摻雜種類，由于通過在注入エ藝期間施加適當(dāng)?shù)膬A斜角度可透過該溝槽側(cè)壁納入摻雜種類至任意理想的深度，因而可局部增加該接ロ處的源漏區(qū)的深度。在其它實施例中，除納入對應(yīng)源漏區(qū)摻雜種類的導(dǎo)電類型的摻雜種類外，還可納入其它注入種類，或者以其它注入種類替代上述摻雜種類，以局部増加該主動區(qū)的抗蝕刻性和/或降低其電導(dǎo)率。例如，引入例如氮、碳、氧等適當(dāng)?shù)姆N類可局部改變抗蝕刻性，這樣即使在半導(dǎo)體裝置的進ー步處理期間主動區(qū)與隔離結(jié)構(gòu)之間的高度形成顯著差別，仍可降低復(fù)雜接觸蝕刻エ藝期間材料腐蝕的程度。由于可能難以進一步優(yōu)化該復(fù)雜接觸蝕刻エ藝，因此本發(fā)明顯著放寬對該蝕刻エ藝的 嚴(yán)格要求，從而能夠基于現(xiàn)有蝕刻技術(shù)進ー步縮小裝置尺寸。另ー方面，可保持總體的晶體管特性，從而無需對總體晶體管組態(tài)作任何顯著的修改。下面參照圖2a至2m描述詳細實施例，其中可適當(dāng)參照圖Ia至Id。圖2a示意半導(dǎo)體裝置200或其相應(yīng)電路布局的頂視圖，其中顯示存儲器單元250的部分。該存儲器單元250的該部分可包括多個主動區(qū)202A、202B、202C，其由隔離結(jié)構(gòu)203橫向界定。應(yīng)當(dāng)了解，存儲器単元250的布局或組態(tài)可基本對應(yīng)圖Ib所示的組態(tài)，以實現(xiàn)圖Ia所示的電路。例如，主動區(qū)202A對應(yīng)主動區(qū)102A,并容納通道晶體管200A及下拉晶體管200N，該些晶體管可為N溝道晶體管，如前所述。類似地，主動區(qū)202B、202C可對應(yīng)主動區(qū)102B、102C，如前參照圖Ib所述。應(yīng)當(dāng)了解，主動區(qū)200A、202B、202C可適當(dāng)連續(xù)以形成相鄰存儲器単元，其中，出于方便，僅顯示主動區(qū)202E的一部分。而且，如前所述，存儲器單元250可包括柵極電極結(jié)構(gòu)，以分別構(gòu)成晶體管200A、200N、200P，并提供其中一些晶體管的電性連接。例如，柵極電極結(jié)構(gòu)210A可形成于主動區(qū)202A、202B上方以及隔離結(jié)構(gòu)203上方，而柵極電極結(jié)構(gòu)210B可形成于主動區(qū)202C及隔離結(jié)構(gòu)203上方。因此，當(dāng)形成連接?xùn)艠O電極結(jié)構(gòu)210A及主動區(qū)202C的接觸組件時，可依據(jù)圖Ia的電路圖獲得有效的接觸方案，如前所述。針對所述部件的任意其它態(tài)樣，適用前面參照圖Ia和Ib的存儲器単元150所述的相同標(biāo)準(zhǔn)。圖2b示意半導(dǎo)體裝置200沿圖2a所示的線IIb的剖視圖。所示裝置200處于早期制造階段中，亦即在半導(dǎo)體材料202中形成隔離溝槽203T，該半導(dǎo)體材料202可形成于基板201上方或者其可代表結(jié)晶基板材料的上半部分。應(yīng)當(dāng)了解，材料202可定義塊狀組態(tài)，如前所述。應(yīng)當(dāng)理解，基于摻雜種類而非絕緣埋層材料定義形成于或?qū)⒁纬捎谠摪雽?dǎo)體材料202中的主動區(qū)的深度。例如一些實施例中，該絕緣埋層材料可在SOI架構(gòu)被認(rèn)為具有優(yōu)勢的其它裝置區(qū)域中提供。在該所示實施例中，隔離溝槽203T可具有適當(dāng)?shù)纳疃龋詸M向隔離相應(yīng)的主動區(qū)。而且，掩?？捎山殡姴牧?30構(gòu)成。該介電材料230通常為第一層231的形式，例如ニ氧化硅材料，接著設(shè)有另一介電材料232，例如氮化硅材料。材料230可用作硬掩模材料，并可結(jié)合抗蝕劑掩模，以基于成熟的エ藝技術(shù)形成溝槽203T。亦即，可例如通過氧化和沉積在半導(dǎo)體材料202上形成材料231及232，隨后執(zhí)行復(fù)雜的光刻技術(shù)以提供適當(dāng)?shù)目刮g劑掩模(未圖示)。接著，可利用適當(dāng)?shù)奈g刻技術(shù)圖案化材料230，接著執(zhí)行進ー步的エ藝步驟以蝕刻進入半導(dǎo)體材料202，從而形成隔離溝槽203T，以定義各主動區(qū)的橫向位置及尺寸，例如如圖2a所示。在形成隔離溝槽203T之前或之后，可通過注入等エ藝結(jié)合適當(dāng)?shù)难谀７桨敢脍鍝诫s種類圖2c示意下一制造階段中的半導(dǎo)體裝置200。如圖所示，以虛線表示由隔離溝槽203T橫向隔離的主動區(qū)202C、202E，而不論該些區(qū)域是否實際形成于該制造階段中或?qū)⒁纬捎诶眠m當(dāng)絕緣材料填充該隔離溝槽203T之后的后期制造階段中。因此，在該制造階段中，側(cè)壁203S代表主動區(qū)202C沿長度方向L的邊界，如前所述。而且，可對半導(dǎo)體裝置200執(zhí)行離子注入エ藝240。在該エ藝期間，可透過側(cè)壁203S的部分向該主動區(qū)202C中引入注入種類241。為此目的，可以適當(dāng)選擇的傾斜角度〈執(zhí)行注入エ藝240，可將該傾斜角度〈理解為エ藝240的平行離子光束相對層230的表面法線230N的入射角度。因此，如需要，可將傾斜角度〈視為正角，以透過側(cè)壁230S納入種類241，而以負傾斜角度-く向主動區(qū) 202E中引入摻雜種類。在一些實施例中，注入種類241可代表P型摻雜種類，例如硼等，以在側(cè)壁203S處及其附近提供較高的P型摻雜濃度，不過，其中，將種類241的深度限制為低于主動區(qū)202C的深度，亦即，形成于半導(dǎo)體材料202或?qū)⒁纬捎诎雽?dǎo)體材料202中的相應(yīng)阱摻雜種類的深度。為此目的，可依據(jù)溝槽203T的縱橫比及總體形狀選擇傾斜角度く，以保持注入?yún)^(qū)241與主動區(qū)202C在深度層面的差距241D。亦即，若縱橫比約為1，可選擇使傾斜角度〈> 45°，其中，如圖2c所示，對于溝槽203T的頂部的給定縱橫比，溝槽203T的底部溝槽寬度的縮小可導(dǎo)致偏移241D増加。因此，通過適當(dāng)選擇傾斜角度〈獲得理想的偏移241D，可避免主動區(qū)202C短路進而橋接主動區(qū)202C與202E。而且，基于適當(dāng)?shù)淖⑷敕N類，可選擇另ー些注入?yún)?shù)，例如劑量，尤其能量，以避免透過主動區(qū)202C的表面202S發(fā)生不期望的種類241的納入。為此目的，使注入エ藝240期間的能量適應(yīng)層230的材料組成及厚度，以使該些材料提供足夠的離子停止功能，從而抑制滲入主動區(qū)202C及其它主動區(qū)，例如主動區(qū)202E?？紤]理想傾斜角度〈后，基于實驗和/或模擬可方便地確定適當(dāng)?shù)淖⑷肽芰俊Ｒ嗉?，通常，停止功能與傾斜角度〈成反比?；谙鄳?yīng)的能量，可獲得特定的滲透距離或?qū)挾?41W，其依賴于主動區(qū)202C的溝道效應(yīng)的程度及材料組成。在一些情況下，如認(rèn)為相應(yīng)的溝道行為不適當(dāng)，注入エ藝240可包括額外的注入步驟，以破壞或非晶化主動區(qū)202C的部分。而且，在一些實施例中，如后面詳細描述，可在P型摻雜之外納入其它注入種類，或以其它注入種類替代P型摻雜，以適當(dāng)改變注入?yún)^(qū)域241中材料的特性。圖2d示意依據(jù)進ー步實施例的裝置200的頂視圖。如圖所示，可提供注入掩模242以覆蓋不希望納入注入種類241 (見圖2c)的區(qū)域。例如，如前所述，容納N溝道晶體管的主動區(qū)202A可由掩模242覆蓋，同時由于上拉晶體管的主動區(qū)202C、202B需要形成關(guān)鍵接觸，因此暴露該些主動區(qū)。因此，在一些實施例中，可調(diào)整基于傾斜角度〈執(zhí)行的注入エ藝240，以獲得光束240的基本平行的分量。亦即，光束240相對長度方向的入射角度約為O?；?80°，取決于總體的方位，以基本避免注入種類滲透穿過主動區(qū)202B、202C的側(cè)壁2026。應(yīng)當(dāng)了解，較佳地，依據(jù)低于1°并較佳地低于0.1°的入射角度的差別，光束240平行于長度方向。
可基于現(xiàn)有光刻掩模獲得例如由抗蝕劑掩模構(gòu)成的注入掩模242，其通常用于專門調(diào)整存儲器區(qū)域中P溝道晶體管的特性，同時覆蓋其它晶體管及其它裝置區(qū)域。在其它情況下，可使用專門設(shè)計的光刻掩模。圖2e示意下一制造階段中的半導(dǎo)體裝置200。在該實施例中，可將主動區(qū)202C設(shè)置為N摻雜區(qū)，并由隔離結(jié)構(gòu)203界定。而且，可在主動區(qū)202C中形成應(yīng)變誘導(dǎo)半導(dǎo)體合金205，例如硅/鍺合金。另外，柵極電極結(jié)構(gòu)210B、210A可分別形成于主動區(qū)202C及隔離結(jié)構(gòu)203的上方。而且，注入?yún)^(qū)241的部分仍設(shè)于隔離結(jié)構(gòu)203與主動區(qū)202C之間的部分接ロ處。關(guān)于形成如圖2e所示的半導(dǎo)體裝置200的任意エ藝技術(shù)，可參照裝置100的相應(yīng)制造技木。亦即，如前所述，在納入注入種類241后，可依據(jù)任意適當(dāng)?shù)磨ㄋ嚰夹g(shù)形成隔離結(jié)構(gòu)203、合金205 (如需要)以及柵極電極結(jié)構(gòu)210A、210B。應(yīng)當(dāng)了解，在形成隔離結(jié)構(gòu)203期間，例如氧化工藝等可能導(dǎo)致消耗主動區(qū)202C的部分。圖2f示意下一制造階段中的半導(dǎo)體裝置200，其中，可在主動區(qū)202C之中及其上方形成晶體管200P。亦即，可設(shè)置源漏區(qū)204，其中，沿長度方向由隔離結(jié)構(gòu)203界定的一區(qū)域204因存在注入?yún)^(qū)域241 (圖2e)而具有増加的結(jié)深度。因此，在關(guān)鍵側(cè)壁203S處，可提供增加的結(jié)深度，以在隨后形成連接區(qū)域204與隔離結(jié)構(gòu)203上方的柵極電極結(jié)構(gòu)210A的接觸組件的エ藝期間降低源漏區(qū)204的短路概率。而且，如前所述，晶體管200P可包括金屬硅化物區(qū)206。另外，可提供層間介電材料220，例如由材料層222及223構(gòu)成，以包圍晶體管200P及柵極電極結(jié)構(gòu)210A。關(guān)于形成如圖2f所示裝置200的任意エ藝技術(shù)，適用如前面參照裝置100所述的相同標(biāo)準(zhǔn)。圖2g示意下一制造階段中的半導(dǎo)體裝置200，其中，在層間介電材料中形成接觸組件22IA及22IB。如前所述，接觸組件22IA可連接主動區(qū)202C，亦即源漏區(qū)204的其中一者，而接觸組件221B可連接?xùn)艠O電極結(jié)構(gòu)210A及源漏區(qū)204的其中另ー者。如圖所示，即使接觸組件221B延伸進入隔離結(jié)構(gòu)203，通過注入?yún)^(qū)241實現(xiàn)的源漏區(qū)204的額外深度不會導(dǎo)致區(qū)域204相對其余主動區(qū)202C發(fā)生漏電流路徑增加或短路的情況。因此，對于形成如前所述各接觸開ロ以及利用任意適當(dāng)?shù)慕佑|材料例如阻擋材料226及接觸金屬227填充該開ロ的給定制造技術(shù)，接觸組件221B的接觸失效概率顯著降低。圖2h示意依據(jù)另ー些實施例的半導(dǎo)體裝置200的剖視圖，其中，可在摻雜種類以外透過側(cè)壁203S納入其它注入種類241A，或以注入種類241A作為替代。例如，可納入非摻雜種類，亦即不會增加半導(dǎo)體材料202的電導(dǎo)率的種類，以改變側(cè)壁203S附近的材料特性。例如，通過納入碳、氮、氧等，可相較即將基于溝槽203T形成的隔離結(jié)構(gòu)的傳統(tǒng)絕緣材料増加裝置200的下一エ藝期間的總體抗蝕刻性。以此方式，可局部増加沿溝槽203T的長度方向的尺寸，取決于種類241A的滲透深度。以此方式，不會影響其它裝置區(qū)域中隔離溝槽203T的其余組態(tài)，例如基本不會影響主動區(qū)的側(cè)壁，如前參照圖2d所述。而且，若沿長 度方向的相應(yīng)改變限于特定的主動區(qū)，則可施加相應(yīng)的注入掩模242，如前參照圖2d所述。而且，由于在溝槽203T的底部或其附近納入種類241A可能不重要，因此種類241A的納入相對選擇適當(dāng)?shù)膬A斜角度而言不太重要，從而允許增加傾斜角度〈i-〈2的范圍。亦即，對于高縱橫比的溝槽，亦即對于具有較大深度及縮小寬度的溝槽，可能需要小傾斜角度く’以將該注入種類置于所需深度，從而允許下ーエ藝期間的蝕刻容差。因此，由注入エ藝240A及熱處理等后續(xù)エ藝導(dǎo)致的注入種類241A的分布不太重要。圖2i示意下一制造階段中，亦即形成柵極電極結(jié)構(gòu)210A、210B后的半導(dǎo)體裝置200，其中，針對如前所述通常導(dǎo)致隔離結(jié)構(gòu)203的顯著材料腐蝕的清洗エ藝，蝕刻エ藝等エ藝，注入種類241A可至少降低側(cè)壁203S附近的材料腐蝕。例如，納入氮種類和/或氧種類和/或碳種類可顯著增加區(qū)域241A的抗蝕刻性或電阻。例如，當(dāng)抗蝕刻性増加吋，除降低前述エ藝期間的材料腐蝕外，在關(guān)鍵接觸蝕刻エ藝期間，最終的材料腐蝕顯著降低，從而降低接觸失效的概率。在其它情況下，當(dāng)區(qū)域241A因隔離結(jié)構(gòu)203的顯著材料侵蝕而被接觸組件接觸時，提供電阻增加區(qū)域可顯著降低漏電流。因此，在此情況下，對于用以提供連接主動區(qū)202C與柵極電極結(jié)構(gòu)210A的接觸組件的關(guān)鍵接觸蝕刻エ藝，失效容差增加。圖2j示意依據(jù)另ー實施例的半導(dǎo)體裝置200，其中，裝置200可暴露于蝕刻環(huán)境233A，以在層232、231及半導(dǎo)體材料202中形成隔離溝槽203T至第一深度203D，該深度適于納入摻雜種類。圖2k示意用以納入摻雜種類241的注入エ藝240期間的半導(dǎo)體裝置200，其中，可 透過溝槽203T的整體深度引入該種類241，以增加選擇適當(dāng)注入?yún)?shù)的靈活度。圖21示意暴露于下ー蝕刻步驟233B的半導(dǎo)體裝置200，該蝕刻步驟用以形成溝槽203T的最終深度。因此，可將注入種類241可靠地限制于溝槽203T的上半部分，而不論例如就摻雜擴散等而言執(zhí)行的進ー步エ藝。應(yīng)當(dāng)了解，可在無需任意額外掩模的情況下執(zhí)行蝕刻エ藝233A、233B，以便在任意類型的主動區(qū)部分提供注入種類241。應(yīng)當(dāng)了解，在其它實施例中，如圖21所示的溝槽203T可基于單個蝕刻エ藝及隨后的注入エ藝形成，如前所述，其中，如前所述，可基于エ藝參數(shù)的適當(dāng)選擇將注入種類241限制于溝槽203T的上半部分。在此情況下，除材料231及232タト，該注入エ藝還可作為無掩模注入エ藝執(zhí)行，以避免額外的光刻步驟。圖2m示意下一制造階段中的半導(dǎo)體裝置200。在該實施例中，晶體管200P，亦即P溝道上拉晶體管，以及N溝道晶體管200N可在隔離結(jié)構(gòu)203的相應(yīng)接ロ 203S處具有注入種類241。應(yīng)當(dāng)了解，圖2m代表穿過主動區(qū)202C及主動區(qū)202A的部分的剖面(見圖2a)。因此，由于P型摻雜種類241的納入，鄰近晶體管200P的接ロ 203S的區(qū)域204的深度増加，而另一方面，在晶體管200N中，種類241可導(dǎo)致區(qū)域204中總體N摻雜降低，而增加的P型摻雜濃度可垂直連接區(qū)域204，從而基本不影響裝置200N的總體晶體管行為。因此，如前所述，可針對晶體管200P實現(xiàn)優(yōu)越的エ藝容差，而基本不影響晶體管200N，同時因避免額外的光刻步驟而提供優(yōu)越的エ藝效率。因此，本發(fā)明提供半導(dǎo)體裝置及制造技術(shù)，其中，通過在上拉晶體管的主動區(qū)與隔離結(jié)構(gòu)的接ロ處選擇性納入注入種類增加存儲器単元中接觸組件的失效容差。因此，在該上拉晶體管的主動區(qū)與該隔離結(jié)構(gòu)上方的柵極電極結(jié)構(gòu)之間提供直接電性連接的接觸組件可具有顯著降低的接觸失效概率，以便能夠基于現(xiàn)有蝕刻技術(shù)進ー步縮小裝置尺寸。由于本領(lǐng)域技術(shù)人員可借助這里的教導(dǎo)很容易地以不同但等同的方式修改并實施本發(fā)明，因此上述特定的實施例僅為說明性質(zhì)。例如，可以不同的順序執(zhí)行上述エ藝步驟。而且，本發(fā)明并不限于這里所示架構(gòu)或設(shè)計的細節(jié)，而是如下面的權(quán)利要求所述。因此，顯然，可對上面揭露的特定實施例進行修改或變更，所有此類變更落入本發(fā)明的范圍及精神內(nèi)。因此，下面的權(quán)利要求規(guī)定本發(fā)明的保護范圍。
權(quán)利要求
1.ー種方法，包括 在半導(dǎo)體裝置的半導(dǎo)體材料(202)中形成隔離溝槽(203T)，該隔離溝槽(203T)具有側(cè)壁(203S)，其連接該半導(dǎo)體裝置的存儲器単元的第一晶體管的主動區(qū)(202C)，該側(cè)壁(203S)沿長度方向界定該主動區(qū)(202C)； 透過該側(cè)壁(203S)的至少其中部分向該主動區(qū)(202C)的部分引入注入種類，該注入種類自該側(cè)壁(203S)向該主動區(qū)(202C)內(nèi)沿該長度方向延伸特定距離； 引入該注入種類后，利用絕緣材料填充該隔離溝槽(203T)，以形成隔離結(jié)構(gòu)(203)； 在該主動區(qū)(202C)之中及其上方形成該第一晶體管； 在該隔離結(jié)構(gòu)(203)上方形成該存儲器單元的第二晶體管的柵極電極(210A)的部分； 形成介電材料(220)以包圍該第一晶體管及該第二晶體管；以及在該介電材料(220)中形成接觸組件(221B)，該接觸組件(221B)連接該主動區(qū)(202C)與該第二晶體管的該柵極電極(210A)的該部分。
2.如權(quán)利要求I所述的方法，其中，引入該注入種類包括利用離子束執(zhí)行注入エ藝，該粒子束具有平行于該長度方向的第一方位以及與該主動區(qū)的表面呈非零角度的第二方位。
3.如權(quán)利要求I所述的方法，其中，引入該注入種類進一歩包括將該注入種類沿深度方向的延伸限制為小于該第一晶體管的阱區(qū)的延伸。
4.如權(quán)利要求I所述的方法，進ー步包括透過形成于該半導(dǎo)體材料(202)上的兩個或多個絕緣層形成該隔離溝槽(203)，以及利用該兩個或多個絕緣層作為注入掩模以阻止該注入種類納入該主動區(qū)(202C)的表面。
5.如權(quán)利要求I所述的方法，其中，引入該注入種類包括引入蝕刻速率降低種類，其使鄰近該側(cè)壁的該主動區(qū)的部分的抗蝕刻性增加。
6.如權(quán)利要求9所述的方法，其中，該蝕刻速率降低種類包括氧、氮以及碳的至少其中一者。
7.ー種方法，包括 在半導(dǎo)體材料(202)中以及形成于該半導(dǎo)體材料(202)上的絕緣材料中形成隔離溝槽(203T)，該隔離溝槽(203T)橫向界定ー個或多個P溝道晶體管(200P)的第一主動區(qū)(202C)以及ー個或多個N溝道晶體管(200N)的第二主動區(qū)(202A)，該隔離溝槽(203T)具有側(cè)壁(203S)，其連接該第一主動區(qū)(202C)的部分； 形成掩模以暴露該第一主動區(qū)(202C)及至少該側(cè)壁(203S)，井覆蓋該第二主動區(qū)(202A)及該隔離溝槽(203T)的部分； 基于非零傾斜角度執(zhí)行注入エ藝并利用該掩模及該絕緣材料作為注入掩模，以透過該側(cè)壁(203S)向該第一主動區(qū)(202C)中注入種類； 利用絕緣材料填充該隔離溝槽(203T)，以形成隔離結(jié)構(gòu)(203)； 在該第一主動區(qū)(202C)之中及其上方形成該ー個或多個P溝道晶體管(200P)，以及在該第二主動區(qū)(202A)之中及其上方形成該ー個或多個N溝道晶體管(200N);以及 形成接觸組件(221B)以連接該第一主動區(qū)(202C)與該ー個或多個N溝道晶體管的至少其中一者的柵極電極(210A)。
8.如權(quán)利要求7所述的方法，其中，該種類經(jīng)選擇以局部降低該第一主動區(qū)的電導(dǎo)率。
9.如權(quán)利要求7所述的方法，其中，該種類經(jīng)選擇以局部改變該主動區(qū)及該隔離結(jié)構(gòu)的至少其中一者的抗蝕刻性。
10.如權(quán)利要求7所述的方法，其中，以基本平行于該第一主動區(qū)的長度方向執(zhí)行該注入ェ藝。
11.如權(quán)利要求7所述的方法，進ー步包括在該半導(dǎo)體材料中形成阱區(qū)以垂直界定該第一主動區(qū)，以及其中，該阱區(qū)的深度大于由該種類定義的注入?yún)^(qū)域的深度。
12.如權(quán)利要求7所述的方法，進ー步包括在該半導(dǎo)體材料中形成阱區(qū)以垂直界定該第一主動區(qū)，以及其中，該阱區(qū)的深度小于由該種類定義的注入?yún)^(qū)域的深度。
13.一種半導(dǎo)體裝置，包括 第一 P溝道晶體管(200P)，形成于第一主動區(qū)(202C)之中及其上方；、 第二 P溝道晶體管，形成于第二主動區(qū)(202A)之中及其上方，各該第一及第ニ P溝道晶體管包括具有三種不同等級深度的源區(qū)和漏區(qū)的至少其中一者； N溝道晶體管(200N)，形成于第三主動區(qū)之中及其上方并包括具有兩種不同等級深度的源和漏區(qū)，該第二 P溝道晶體管及該N溝道晶體管共享ー柵極電極結(jié)構(gòu)，該柵極電極結(jié)構(gòu)包括形成于隔離結(jié)構(gòu)(203)上方的電極部分；以及 接觸組件，形成于覆蓋該第一及第ニ P溝道晶體管及該N溝道晶體管(200N)的層間介電材料中，該接觸組件連接該電極部分與該第一主動區(qū)(202C)。
14.如權(quán)利要求12所述的半導(dǎo)體裝置，其中，該第一及第ニP溝道晶體管及該N溝道晶體管為存儲器単元的部件。
全文摘要
在靜態(tài)存儲器單元中，在利用絕緣材料填充隔離溝槽(203T)之前，透過該隔離溝槽(203T)的側(cè)壁(203S)在主動區(qū)(202C)的端部納入注入種類可顯著降低形成連接該主動區(qū)(202C)與該隔離區(qū)(203)上方的柵極電極結(jié)構(gòu)(210A)的接觸組件時的失效率。該注入種類可為P型摻雜種類和/或惰性種類，以顯著改變該主動區(qū)(202C)的該端部的材料特性。
文檔編號H01L21/768GK102687265SQ201080043865
公開日2012年9月19日 申請日期2010年7月28日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者M·維爾特, P·亞沃爾卡, R·博施克, T·卡姆勒 申請人:格羅方德半導(dǎo)體公司