專利名稱：用于低emi電路的封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
描述了用于各種電路應(yīng)用的半導(dǎo)體器件的封裝構(gòu)造。
背景技術(shù)：
當(dāng)前，使用諸如Si MOSFET或者IGBT的硅基晶體管來(lái)設(shè)計(jì)大多數(shù)高電壓開(kāi)關(guān)電路。在圖1中示出了 Si功率MOSFET的示意圖。如示，源電極和柵電極10和11分別位于半導(dǎo)體主體13的一側(cè)，并且漏電極12在相對(duì)側(cè)上。在將圖1的晶體管插入分立電路之前，晶體管被裝在封裝中。在圖2和圖3中示出了傳統(tǒng)的晶體管封裝的示意性示例。參考圖2，封裝包括諸如殼體M和封裝基座23的結(jié)構(gòu)部分以及諸如引線20-22的非結(jié)構(gòu)部分。殼體M由絕緣材料形成，封裝基座23由傳導(dǎo)材料形成，柵極引線21由傳導(dǎo)材料形成，并且被電連接到晶體管的柵電極11，漏極引線22由傳導(dǎo)材料形成，并且被電連接到封裝基座23，并且源極引線20由傳導(dǎo)材料形成，并且被電連接到晶體管的源電極10。如示，晶體管被直接地安裝到封裝基座23，其中漏電極12與封裝基座23電和熱接觸。漏電極12和封裝基座23被連接為使得在所有的偏壓條件下其電勢(shì)大致相同，并且在操作期間產(chǎn)生的熱可以容易地散到封裝基座。由此，因?yàn)槁O引線22和漏電極12都被電連接到封裝基座23，所以漏極引線22和漏電極12被電連接。金屬鍵合線31能夠形成在柵電極11和柵極引線21之間形成電連接。類似地，源極引線20能夠經(jīng)由接合線30被電連接到源電極10。圖3中的封裝與圖2的相類似，除了在于封裝殼體沈由傳導(dǎo)材料形成，因此封裝基座M和殼體沈處于相同的電勢(shì)(即，它們被電連接)。對(duì)于該封裝，源極和柵極引線20和21分別與封裝殼體沈電隔離，同時(shí)漏極引線22被電連接到殼體。漏電極12被電連接到封裝基座23，柵極引線21被電連接到晶體管的柵電極11，并且源極引線20被電連接到晶體管的源電極10。如圖4中所示，當(dāng)在電路部件中或者在電路板上使用圖2的封裝的晶體管時(shí)，該封裝的晶體管通常通過(guò)在封裝基座23與熱沉27之間的絕緣隔離片觀被安裝在熱沉27上以形成晶體管部件25。使絕緣隔離片觀變薄，以允許晶體管所產(chǎn)生的熱通過(guò)絕緣隔離片觀傳遞到熱沉。然而，絕緣隔離片觀至少具有最小的厚度，因?yàn)闇p少絕緣隔離片觀的厚度增加在封裝基座23和熱沉27之間的電容。在許多情況下，將熱沉27連接到電路接地，因此在漏極和熱沉之間的電容轉(zhuǎn)變?yōu)樵诼O和接地之間的電容。當(dāng)沒(méi)有將熱沉連接到電路接地時(shí)，在熱沉和電路接地之間通常存在大的電容，因?yàn)闊岢恋谋砻娣e通常遠(yuǎn)遠(yuǎn)大于晶體管的表面積。這再次引起在漏極和電路接地之間大的總電容。圖5示出在將晶體管部件25安裝在電路部件或者電路板上并且將其源極連接到接地33之后的圖4的晶體管組件25的電路示意圖。電容器32表示封裝基座23和電路接地之間的電容，即，在漏電極12和電路接地之間的電容。在晶體管部件25的操作期間，電容器32的充電和放電不僅引起嚴(yán)重的開(kāi)關(guān)損耗，而且還導(dǎo)致發(fā)射電磁輻射，也被稱為電磁干擾(EMI)，從而降低電路的性能。電容器32能夠使得共模AC電流通過(guò)期望信號(hào)路徑外部的路徑流到接地。電容器32的電容越大，開(kāi)關(guān)損耗和共模EMI發(fā)射的強(qiáng)度就越高，這導(dǎo)致電性能的降低。因此，在可能需要厚絕緣隔離片觀的改善的電性能與可能需要薄絕緣隔離片的在操作期間由晶體管產(chǎn)生的熱的散發(fā)之間存在折衷。當(dāng)在諸如高電壓高功率開(kāi)關(guān)電路的電路中使用器件時(shí)，其開(kāi)關(guān)損耗和EMI可以被充分減輕并且同時(shí)可以充分地散熱的器件和封裝構(gòu)造是值得期待的。

發(fā)明內(nèi)容
在一個(gè)方面中，一種電子組件包括包裝在封裝中的高電壓開(kāi)關(guān)晶體管。高電壓開(kāi)關(guān)晶體管包括都在高電壓開(kāi)關(guān)晶體管的第一側(cè)上的源電極、柵電極以及漏電極。源電極被電連接到封裝的傳導(dǎo)結(jié)構(gòu)部分。在一個(gè)方面中，描述了一種部件。該部件包括第一晶體管，該第一晶體管被包裝在第一封裝中，該第一封裝包括包裝在第二封裝中的第二晶體管和第一傳導(dǎo)結(jié)構(gòu)部分，第二封裝包括第二傳導(dǎo)結(jié)構(gòu)部分。第一晶體管的源極被電連接到第一傳導(dǎo)結(jié)構(gòu)部分，并且第二晶體管的漏極被電連接到第二傳導(dǎo)結(jié)構(gòu)部分。在另一方面中，描述了一種部件。該部件包括第一晶體管，該第一晶體管包括第一源極，該第一晶體管被包裝在第一封裝中，第一封裝包括第一傳導(dǎo)結(jié)構(gòu)部分；以及第二晶體管，該第二晶體管包括第二源極和第二漏極，第二晶體管被包裝在第二封裝中，第二封裝包括第二傳導(dǎo)結(jié)構(gòu)部分。第一源極被電連接到第一傳導(dǎo)結(jié)構(gòu)部分，第二源極與第二傳導(dǎo)結(jié)構(gòu)部分電隔離，并且第二漏極與第二傳導(dǎo)結(jié)構(gòu)部分電隔離。在又一方面中，描述了一種電子組件。該組件包括第一晶體管，該第一晶體管包括第一源極和第一漏極；第二晶體管，該第二晶體管包括第二源極和第二漏極；單個(gè)封裝，該單個(gè)封裝包括傳導(dǎo)結(jié)構(gòu)部分，該封裝包裝第一晶體管和第二晶體管二者。將第一源極電連接到封裝的傳導(dǎo)結(jié)構(gòu)部分，將該第一漏極電連接到第二源極，并且將第一晶體管直接地安裝到封裝的傳導(dǎo)結(jié)構(gòu)部分。各種器件的實(shí)施例可以包括下述特征中的一個(gè)或多個(gè)。高電壓開(kāi)關(guān)晶體管能夠是橫向器件。高電壓開(kāi)關(guān)晶體管能夠是III-N晶體管。高電壓開(kāi)關(guān)晶體管能夠包括絕緣或者半絕緣襯底。高電壓開(kāi)關(guān)晶體管能夠被構(gòu)造為以大約300V或更高的偏壓進(jìn)行操作。高電壓開(kāi)關(guān)晶體管能夠是增強(qiáng)型晶體管。封裝的傳導(dǎo)結(jié)構(gòu)部分能夠包含封裝基座。封裝的傳導(dǎo)結(jié)構(gòu)部分能夠被電連接到熱沉。封裝的傳導(dǎo)結(jié)構(gòu)部分能夠被電連接到電路接地或者DC接地。高電壓開(kāi)關(guān)晶體管能夠是包括絕緣或者半絕緣部分的III-N晶體管。絕緣或者半絕緣部分能夠是絕緣或者半絕緣襯底。高電壓開(kāi)關(guān)晶體管能夠被直接地安裝在封裝的傳導(dǎo)結(jié)構(gòu)部分上，其中絕緣或者半絕緣部分與封裝的傳導(dǎo)結(jié)構(gòu)部分相鄰或者接觸。在電子組件的操作期間產(chǎn)生的EMI功率與電子組件的總輸出功率之間的第一比率能夠小于在第二電子組件的操作期間產(chǎn)生的EMI功率與第二電子組件的總輸出功率的第二比率，其中第二電子組件包括高電壓開(kāi)關(guān)晶體管，該高電壓開(kāi)關(guān)晶體管具有電連接到第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分的漏電極，并且第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分通過(guò)絕緣隔離片與電路接地或者DC接地相分離。與在第二組件的操作期間所發(fā)生的開(kāi)關(guān)功率損耗與第二電子組件的總輸出功率的第二比率相比，能夠減少在電子組件的操作期間發(fā)生的開(kāi)關(guān)功率損耗與電子組件的總輸出功率的第一比率，其中，第二電子組件包括具有電連接到第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分的漏電極的高電壓開(kāi)關(guān)晶體管，并且第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分通過(guò)絕緣隔離片與電路接地或者DC接地相分離。封裝能夠進(jìn)一步包含柵極引線、源極引線以及漏極引線，其中漏極引線在柵極引線和源極引線之間。封裝能夠進(jìn)一步包括柵極引線、源極引線以及漏極引線，其中源極引線是在柵極引線和漏極引線之間。第一晶體管或者第二晶體管能夠是高電壓開(kāi)關(guān)晶體管。第一傳導(dǎo)結(jié)構(gòu)部分能夠被直接地安裝在熱沉上，并且能夠被電連接到熱沉。第一傳導(dǎo)結(jié)構(gòu)部分能夠被電連接到電路接地或者DC接地。第二傳導(dǎo)結(jié)構(gòu)部分能夠被電連接到DC高電壓電源。第二傳導(dǎo)結(jié)構(gòu)部分能夠通過(guò)絕緣隔離片與電路接地或者DC接地相分離。在第二傳導(dǎo)結(jié)構(gòu)部分和電路接地或者DC接地之間的電容能夠使得第二傳導(dǎo)結(jié)構(gòu)部分被AC接地。第一晶體管的漏極能夠被電連接到第二晶體管的源極。第一晶體管能夠是低側(cè)開(kāi)關(guān)(lowsideswitch)并且第二晶體管能夠是高側(cè)開(kāi)關(guān)(highsideswitch)。半橋能夠由在此描述的器件來(lái)形成。橋接電路能夠由在此描述的器件來(lái)形成。第一晶體管或者第二晶體管能夠是III-N晶體管。第一晶體管或者第二晶體管能夠是橫向器件。第一晶體管和第二晶體管能夠共享共同的襯底。襯底能夠是絕緣或者半絕緣襯底。第一漏極和第二源極能夠由單個(gè)電極形成。器件或組件還能夠包括電容器，其中封裝包裝電容器。第二漏極能夠被電連接到電容器的第一端子，并且電容器的第二端子能夠被電連接到封裝的傳導(dǎo)結(jié)構(gòu)部分。封裝能夠包含第一源極引線、第一柵極引線、第一漏極引線、第二柵極引線以及第二漏極引線。第一晶體管能夠進(jìn)一步包括第一柵極，第二晶體管進(jìn)一步包括第二柵極，傳導(dǎo)結(jié)構(gòu)部分能夠被電連接到第一源極引線，第一柵極能夠被電連接到第一柵極引線，第二柵極能夠被電連接到第二柵極引線，第二漏極能夠被電連接到第二漏極引線，并且第一漏極和第二源極都能夠被電連接到第一漏極引線。在一些實(shí)現(xiàn)中，在此描述的器件能夠包括下述優(yōu)點(diǎn)中的一個(gè)或多個(gè)。封裝的橫向高電壓晶體管能夠減少或消除能夠從封裝構(gòu)造產(chǎn)生的DC接地或者在晶體管的漏極與電路之間的電容。在晶體管的漏極與電路或DC接地之間的電容能夠使得電流流到期望信號(hào)路徑外部的接地，這能夠在器件的操作期間增加EMI或者開(kāi)關(guān)損耗。增加的EMI或者開(kāi)關(guān)損耗能夠降低器件或者其中包括器件的電路的性能。因此，減少或者消除在晶體管的漏極與電路或DC接地之間的電容能夠?qū)е赂佑行У剡M(jìn)行操作的器件或者電路。另外，通過(guò)在此描述的一些晶體管來(lái)促進(jìn)散熱。散熱能夠提高器件的壽命和性能。散熱還可以允許器件在更廣范圍的應(yīng)用中進(jìn)行使用。


圖1是現(xiàn)有技術(shù)的硅基半導(dǎo)體晶體管的示意圖。圖2-圖4是現(xiàn)有技術(shù)的封裝的半導(dǎo)體晶體管的立體橫截面示圖。圖5是圖4的封裝的半導(dǎo)體晶體管的電路示意圖。圖6是封裝的半導(dǎo)體晶體管的立體橫截面圖。圖7是半橋的電路圖。圖8是半橋的組件的立體圖。圖9是圖8的半橋的兩個(gè)開(kāi)關(guān)中的每一個(gè)的橫截面?zhèn)纫晥D。圖10-圖11是半橋的電路圖。
圖12是半橋的兩個(gè)開(kāi)關(guān)中的每一個(gè)的橫截面?zhèn)纫晥D。圖13是由圖11中的兩個(gè)開(kāi)關(guān)形成的半橋的電路圖。圖14是能夠包裝半橋的兩個(gè)晶體管的單個(gè)封裝的立體圖。圖15-圖16是半橋的電子器件的側(cè)視圖。各個(gè)附圖中的相同的附圖標(biāo)記指示相同的元件。
具體實(shí)施例方式圖6是電子組件的示意圖，該電子組件包括在封裝中包裝的高電壓開(kāi)關(guān)晶體管。如在此所使用的，高電壓開(kāi)關(guān)晶體管是針對(duì)高電壓開(kāi)關(guān)應(yīng)用優(yōu)化的晶體管。即，當(dāng)晶體管截止時(shí)，該晶體管能夠阻塞諸如大約300V或更高的、大約600V或更高的、或者大約1200V或更高的高電壓，并且當(dāng)晶體管導(dǎo)通時(shí)，該晶體管具有用于其中使用該晶體管的應(yīng)用的充分低的導(dǎo)通電阻Ron,即，當(dāng)大量的電流通過(guò)器件時(shí)，該晶體管經(jīng)歷充分低的傳導(dǎo)損耗。高電壓開(kāi)關(guān)晶體管包括絕緣或者半絕緣部分44、半導(dǎo)體主體43、源電極40、柵電極41以及漏電極42。在一些實(shí)施例中，絕緣或者半絕緣部分44是絕緣或者半絕緣襯底或者載具晶圓，但是在其它的實(shí)施例中，絕緣或者半絕緣部分是半導(dǎo)體主體的絕緣或者半絕緣部分。在又一實(shí)施例中，絕緣或者半絕緣部分44是諸如晶圓級(jí)墊片的墊片。如在此所使用的，“襯底”是材料層，在襯底頂部外延地生長(zhǎng)半導(dǎo)體器件的半導(dǎo)體材料層，使得接觸襯底或者與襯底相鄰的半導(dǎo)體材料的一部分的晶體結(jié)構(gòu)至少部分地符合襯底的晶體結(jié)構(gòu)或者至少被部分地通過(guò)晶體結(jié)構(gòu)來(lái)確定。在一些實(shí)現(xiàn)中，襯底并不有助于任何電流導(dǎo)通通過(guò)半導(dǎo)體器件。如在此所使用的，“墊片”是絕緣材料，在該墊片頂部安裝半導(dǎo)體器件或者組件，以防止接觸墊片的器件或者組件的一部分電接觸在墊片下面的層或者結(jié)構(gòu)。例如，封裝的半導(dǎo)體晶體管能夠通過(guò)在半導(dǎo)體封裝與地面之間的墊片被安裝在地面上，使得該墊片防止半導(dǎo)體封裝電接觸地面。墊片與襯底的不同之處在于，在形成了半導(dǎo)體層之后，墊片被附接到器件或者組件。在一些實(shí)現(xiàn)中，墊片處于半導(dǎo)體器件和包裝器件的封裝之間。例如，在圖6中，當(dāng)絕緣或者半絕緣部分44是墊片時(shí)，墊片處于半導(dǎo)體主體43和封裝基座23之間。在一些實(shí)現(xiàn)中，在切割晶圓被以使得單獨(dú)器件中的每一個(gè)彼此分離之前，將墊片附接到包含多個(gè)器件的半導(dǎo)體晶圓。稱為“晶圓級(jí)墊片”的這種類型的墊片能夠是實(shí)用的，因?yàn)樗軌蚝?jiǎn)化在傳導(dǎo)襯底上形成的組件或者器件的制造。因?yàn)樵谇懈钪皩⒋蟮木A級(jí)墊片連接到晶圓，而不是先將晶圓切割成單獨(dú)的器件而然后將墊片連接到各個(gè)單獨(dú)的器件，所以出現(xiàn)制造工藝中的簡(jiǎn)化。封裝包括諸如殼體M和封裝基座23的結(jié)構(gòu)部分以及諸如引線20-22的非結(jié)構(gòu)部分。如在此所使用的，封裝的“結(jié)構(gòu)部分”是形成封裝的基本形狀或者成型的部分，并且提供封裝的結(jié)構(gòu)剛性。在許多情況下，當(dāng)在分立電路中使用封裝的晶體管時(shí)，將封裝的結(jié)構(gòu)部分直接安裝到電路或者電路板。在圖6的晶體管封裝中，封裝基座23由傳導(dǎo)材料形成，即，封裝基座23是封裝的傳導(dǎo)結(jié)構(gòu)部分。殼體M由絕緣材料形成，柵極引線21和漏極引線22中的每一個(gè)分別由傳導(dǎo)材料形成，并且源極引線20由傳導(dǎo)材料形成，并且被電連接到封裝基座23。如在此所使用的，如果通過(guò)在任何偏壓條件下始終被充分地傳導(dǎo)以確保接觸或者其它項(xiàng)中的每一個(gè)處的電勢(shì)都要相同，即，大約相同的材料來(lái)進(jìn)行連接，則兩個(gè)或者多個(gè)接觸或者其它項(xiàng)被稱為被“電連接”。在一些實(shí)現(xiàn)中，用傳導(dǎo)殼體來(lái)替換封裝基座23和殼體M，傳導(dǎo)殼體即與圖3的封裝殼體沈類似的完全地包圍被包裝的晶體管(未示出)的傳導(dǎo)結(jié)構(gòu)部分。絕緣或者半絕緣部分44被直接地安裝到封裝基座23。在一些實(shí)現(xiàn)中，諸如傳導(dǎo)或者半傳導(dǎo)襯底的附加的傳導(dǎo)或者半傳導(dǎo)層被包括在絕緣或者半絕緣部分44與封裝基座23(未示出)之間。當(dāng)包括附加的傳導(dǎo)或者半傳導(dǎo)層時(shí)，絕緣或者半絕緣部分44能夠是半絕緣半導(dǎo)體層，諸如半絕緣半導(dǎo)體緩沖層，在該半絕緣半導(dǎo)體層頂部形成包括在半導(dǎo)體主體43中的有源半導(dǎo)體層。在一些實(shí)現(xiàn)中，通過(guò)對(duì)半導(dǎo)體層進(jìn)行摻雜以呈現(xiàn)層電絕緣來(lái)形成半絕緣層，但是不如一些絕緣材料一樣絕緣。附加的傳導(dǎo)或者半導(dǎo)體層能夠是高電壓開(kāi)關(guān)晶體管的一部分，或者可以是單獨(dú)的層。封裝基座23能夠被直接地安裝到熱沉27，使得封裝基座23和熱沉27處于電熱接觸，即，它們被電連接，并且由晶體管產(chǎn)生的熱通過(guò)熱沉27來(lái)散發(fā)。熱沉27還可以是電路接地，或者可以被電連接到電路接地，其中封裝基座23被電連接到電路接地。源電極、柵電極和漏電極40-42位于晶體管的最上側(cè)上。即，源電極、柵電極和漏電極40-42位于距離安裝到封裝基座23的晶體管的一部分最遠(yuǎn)的半導(dǎo)體主體43的一側(cè)。可以通過(guò)采用橫向器件(即，橫向高電壓開(kāi)關(guān)晶體管)來(lái)實(shí)現(xiàn)使源電極、漏電極和柵電極位于半導(dǎo)體主體的相同側(cè)?？梢允擎I合布線并且由傳導(dǎo)材料形成的連接器31位于連接到柵電極41的一端并且位于連接到柵電極21的另一端，使得柵電極41被電連接到柵極引線21。類似地，漏極引線22經(jīng)由連接器62電連接到漏電極42，該連接器可以是鍵合布線，并且也由傳導(dǎo)材料形成。經(jīng)由也可以是鍵合布線的傳導(dǎo)的連接器60將源電極40電連接到殼體23。源電極40和源極引線20都可以被AC或者DC接地，因?yàn)樗鼈兌急浑娺B接與熱沉27電連接的封裝基座23，并且熱沉27可以是電路接地或者可以被電連接到電路接地，并且電路接地可以是AC或者DC接地。如在此所使用的，如果在操作期間始終保持處于固定的DC電勢(shì)，則結(jié)點(diǎn)、器件、層或者組件被稱為是“AC接地的”。AC和DC接地被統(tǒng)稱為“電路接地”。連接器31、60和32都彼此電隔離。在圖6中，示出源極引線20被示出為定位在柵極引線21和漏極引線22之間，這可能是有利的，因?yàn)榕c其中漏極引線被定位在柵極引線和源極引線之間的封裝中的晶體管相比，源極引線20能夠減少在輸入電流和輸出電流之間的干擾。然而，在一些情況下有利的是使漏極引線22被定位在柵極引線21和源極引線20之間，如圖2-圖4的封裝中所示出的，因?yàn)樵摌?gòu)造可能與可以結(jié)合封裝的晶體管使用的其他現(xiàn)有部分組件或組件更加兼容。高電壓開(kāi)關(guān)晶體管可以是能夠執(zhí)行先述高電壓開(kāi)關(guān)晶體管的功能的任何晶體管。在一些實(shí)現(xiàn)中，高電壓開(kāi)關(guān)晶體管是增強(qiáng)型器件，即，常關(guān)器件，使得閾值電壓大于0V，諸如大約1.5-2V或者更大。在其它實(shí)現(xiàn)中，高電壓開(kāi)關(guān)晶體管是耗盡型器件，即，常開(kāi)器件，使得閾值電壓小于0V。高電壓開(kāi)關(guān)晶體管可以是橫向器件，因?yàn)樵措姌O、漏電極和柵電極都在器件的同一側(cè)，所以能夠容易地制造橫向器件。高電壓開(kāi)關(guān)晶體管可以是III氮化物或者III-N器件或晶體管，諸如III-N高電子遷移率晶體管(HEMT)或者異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(HFET)。即，半導(dǎo)體主體43可以包括至少兩層的III-N材料。如在此所使用的，術(shù)語(yǔ)III氮化物或者III-N材料、層、器件等指根據(jù)化學(xué)計(jì)算公式AlxInyGazN的由化合物半導(dǎo)體材料構(gòu)成的器件或者材料，其中x+y+z大約是1。在2009年3月19日公開(kāi)的美國(guó)公開(kāi)號(hào)2009-0072272、2009年3月19日公開(kāi)的美國(guó)公開(kāi)號(hào)2009_0072240、2009年6月11日公開(kāi)的美國(guó)公開(kāi)號(hào)2009-0146185、2008年4月23日提交的美國(guó)專利申請(qǐng)?zhí)?2/108，449、2008年12月10日提交的美國(guó)專利申請(qǐng)?zhí)?2/332，觀4、2009年2月9日提交的美國(guó)專利申請(qǐng)?zhí)?2/368，248以及2009年3月19日公開(kāi)的美國(guó)公開(kāi)號(hào)2009-0072269中能夠找到可以被設(shè)計(jì)為滿足對(duì)于高電壓開(kāi)關(guān)晶體管的要求的III-N器件和器件結(jié)構(gòu)的示例，其全部?jī)?nèi)容通過(guò)引用將其所有的合并于此。對(duì)于圖6的電子組件，當(dāng)熱沉27是諸如DC接地的電路接地或者被電連接到電路接地，并且在漏電極42和電路接地之間的電容并不顯著時(shí)，即，它小得足以使得它沒(méi)有實(shí)質(zhì)地影響或者降低組件或者包含該組件的電路的性能。因此，與圖2-圖4的組件相比，能夠針對(duì)圖6的組件來(lái)減少在操作期間產(chǎn)生的開(kāi)關(guān)損耗和EMI或者共模EMI。圖7是半橋的電路圖，一個(gè)或者多個(gè)半橋能夠被組合以形成橋接電路。如在圖7中所看到的，半橋包括兩個(gè)開(kāi)關(guān)65和66，這兩個(gè)開(kāi)關(guān)通常都是由如所示出的進(jìn)行連接的高電壓開(kāi)關(guān)晶體管形成。開(kāi)關(guān)65的源極被電連接到電路接地或者DC接地33，開(kāi)關(guān)66的漏極被電連接到作為AC接地的DC高電壓電源38，并且開(kāi)關(guān)66的源極被電連接到開(kāi)關(guān)65的漏極。其源極被電連接到接地的開(kāi)關(guān)65通常被稱為“低側(cè)開(kāi)關(guān)”，并且其漏極被電連接到高電壓電源的開(kāi)關(guān)66通常被稱為“高側(cè)開(kāi)關(guān)”。在DC高電壓電源38以其固定的電壓取決于具體的電流應(yīng)用，但是通?？梢允谴蠹s300V或更高、大約600V或更高、或者大約1200V或更高。如在圖7中所看到的，半橋通常還包括分別與開(kāi)關(guān)65和66反向并聯(lián)連接的二極管75和76。然而，當(dāng)針對(duì)開(kāi)關(guān)65和66使用特定類型的晶體管時(shí)，可以消除，即不包括，這些二極管，如在2009年2月9日提交的美國(guó)專利申請(qǐng)?zhí)?2/368，2009中進(jìn)一步描述的，其通過(guò)引用將其合并于此。圖8和圖9圖示了圖7的半橋的兩個(gè)開(kāi)關(guān)中的每一個(gè)的構(gòu)造。具體地，與其中由圖2-圖4中所示的封裝的器件中的一個(gè)形成低側(cè)開(kāi)關(guān)65的半橋相比，開(kāi)關(guān)中的每一個(gè)都被封裝在能夠?qū)е掠糜诎霕虻臏p少的或者最小的EMI的構(gòu)造中。圖8示出了半橋的立體圖，同時(shí)圖9示出了兩個(gè)開(kāi)關(guān)中的每一個(gè)的立體橫截面圖。為了清楚起見(jiàn)，在圖示中沒(méi)有示出圖8和圖9的部件的一些特征；然而在下面描述了這些特征。在圖8和圖9的部件中，用于低側(cè)開(kāi)關(guān)65的封裝構(gòu)造與圖6的封裝的晶體管的相似或相同。低側(cè)開(kāi)關(guān)65包括包裝在封裝中的晶體管。該晶體管可以包括絕緣或者半絕緣部分44。晶體管能夠被直接地安裝到封裝，其中絕緣或者半絕緣部分44與封裝基座23相鄰或者接觸。晶體管的源電極40被電連接到封裝基座23。封裝基座23被直接連接到熱沉27，并且熱沉被電連接到電路或者DC接地33，使得封裝基座23和源電極40都被電連接到電路或者DC接地，即，它們被接地或者DC接地。柵電極41被電連接到封裝(未示出)的柵極引線21，并且漏電極42被電連接到封裝(未示出)的漏極引線22。源極引線20可以被電連接到封裝基座23。柵極引線和漏極引線都與封裝基座23電隔離。包括在低側(cè)開(kāi)關(guān)65的晶體管可以是高電壓開(kāi)關(guān)晶體管，并且源電極、柵電極和漏電極40-42都可以分別位于晶體管的最上側(cè)。在一些實(shí)現(xiàn)中，晶體管是III-N器件，諸如III-NHEMT或者HFET。在一些實(shí)現(xiàn)中，晶體管是增強(qiáng)型器件。在一些實(shí)現(xiàn)中，晶體管是橫向器件，諸如橫向高電壓開(kāi)關(guān)晶體管。圖8和圖9的部件中的高側(cè)開(kāi)關(guān)66包括包裝在第二封裝中的第二晶體管。第二晶體管可以包括絕緣或者半絕緣部分44’。第二晶體管可以被直接安裝到第二封裝，其中絕緣或者半絕緣部分44’與第二封裝的封裝基座23’相鄰或者接觸。第二晶體管的漏電極42’被電連接到第二封裝的封裝基座23’。第二晶體管的柵電極41’被電連接到第二封裝(未示出)的柵極引線21’，并且第二晶體管的源電極40’被電連接到第二封裝(未示出)的源極引線22’。在一些實(shí)現(xiàn)中，源電極、柵電極和漏電極40’-42’都分別都位于晶體管的最上側(cè)，并且可以是布線鍵合的連接器73將漏電極42’電連接到第二封裝的封裝基座23’，如在圖9中所看到的。在其它實(shí)現(xiàn)中，漏電極42’在半導(dǎo)體主體43’的分別與源和電極柵電極40’和41’相對(duì)側(cè)，并且漏電極42’被直接地安裝到第二封裝的封裝基座23’，如為圖2-圖4中的封裝的晶體管所示出的。低側(cè)開(kāi)關(guān)的漏極被電連接到高側(cè)開(kāi)關(guān)的源極(未示出)，這可以通過(guò)將第二封裝的源極引線20’電連接到第一封裝的漏極引線22來(lái)實(shí)現(xiàn)。第二封裝的漏極引線22’被電連接到第二封裝的封裝基座23’和DC高電壓電源(未示出)。第二封裝的源極引線和柵極引線都與第二封裝電隔離。第二封裝的封裝基座23’通過(guò)在封裝基座23’和熱沉27’之間的絕緣隔離片觀被安裝在熱沉27’上，并且熱沉27’被電連接到電路或者DC接地33。能夠使得絕緣隔離片觀很薄，以允許在晶體管進(jìn)行工作時(shí)所產(chǎn)生的熱通過(guò)絕緣隔離片觀從晶體管傳遞到熱沉。高側(cè)晶體管和低側(cè)晶體管66和65可以分別被安裝在獨(dú)立的熱沉27’和27上，如圖8和圖9中所示，或者它們可以同時(shí)被安裝在單個(gè)熱沉(未示出)上。在一些實(shí)現(xiàn)中，第二晶體管是III-N器件，諸如III-NHEMT或者HFET或者垂直電流通道電子晶體管(CAVET)。在一些實(shí)現(xiàn)中，第二晶體管是增強(qiáng)型器件。在一些實(shí)現(xiàn)中，第二晶體管是橫向器件，諸如橫向高電壓開(kāi)關(guān)晶體管，同時(shí)在一些實(shí)現(xiàn)中第二晶體管是垂直器件。在一些實(shí)現(xiàn)中，用于兩個(gè)開(kāi)關(guān)65和66的晶體管基本上相似或者相同。圖10示出了用于圖8和圖9的部件的電路圖，并且圖11示出了用于其中由圖2-圖4的封裝的晶體管中的一個(gè)形成兩個(gè)開(kāi)關(guān)165和166的半橋的電路圖。從這些電路圖中省略了在圖7中示出并且在一些情況下必須被包括在半橋中的二極管75和76，但是應(yīng)將其包括在半橋中。除了開(kāi)關(guān)65/165和66/166、DC接地33以及DC高電壓電源38之外，兩個(gè)電路包括由電容器72表示的在DC高電壓電源38和DC接地之間的大量電容。通過(guò)在高側(cè)開(kāi)關(guān)的封裝基座23’與熱沉27’之間的電容來(lái)給出電容器72的電容值。該電容是顯著的，因?yàn)楦邆?cè)開(kāi)關(guān)的封裝基座23’具有相當(dāng)大的橫截面積，并且與DC接地分離了短的距離，該距離是絕緣隔離片觀的厚度。然而，該電容在電路操作期間沒(méi)有引起任何實(shí)質(zhì)性的EMI,因?yàn)樵陔娙萜鞯娜魏我粋?cè)上的電壓近似地保持恒定。電容器72的相當(dāng)大的電容使DC高電壓電源38被AC耦接到DC接地，導(dǎo)致高電壓電源38用作AC接地，這對(duì)電路操作可能是有利的。因此，因?yàn)楦邆?cè)開(kāi)關(guān)的封裝基座23’被電連接到DC高電壓電源，所以高側(cè)開(kāi)關(guān)的封裝基座23’被AC接地。圖11的電路包含由電容器82表示的低側(cè)開(kāi)關(guān)165的漏電極和DC接地之間的顯著電容。如先前描述的，該顯著電容由很接近但是沒(méi)有電連接到DC接地的低側(cè)開(kāi)關(guān)的封裝基座產(chǎn)生。在圖8和圖9的構(gòu)造中，因?yàn)榈蛡?cè)開(kāi)關(guān)65的封裝基座23被電連接到DC接地，所以在用于該構(gòu)造的低側(cè)開(kāi)關(guān)的漏電極和DC接地之間不存在顯著電容。電容器82可能導(dǎo)致在電路操作期間EMI或共模EMI的增加。因此，與圖2-圖4的封裝的晶體管中的一個(gè)形成開(kāi)關(guān)165和166中的每一個(gè)的半橋相比，圖8和圖9的封裝構(gòu)造可能導(dǎo)致較低的EMI。圖12圖示了半橋的兩個(gè)開(kāi)關(guān)中的每一個(gè)的另一封裝構(gòu)造，具體地與圖2-圖4中所示的封裝構(gòu)造中的一個(gè)用于兩個(gè)開(kāi)關(guān)中的每一個(gè)的半橋相比，該封裝構(gòu)造可以引起半橋的減少的或者最小的EMI。如圖8和圖9的半橋，圖12的半橋中的每個(gè)開(kāi)關(guān)被單獨(dú)封裝。圖13是與圖12的部件相對(duì)應(yīng)的電路圖。再次為了清楚起見(jiàn)，在圖示中沒(méi)有示出圖12的部件的一些特征；然而，這些特征在下面進(jìn)行描述。在圖12的部件中，用于低側(cè)開(kāi)關(guān)65的封裝構(gòu)造與針對(duì)圖8和圖9中的低側(cè)開(kāi)關(guān)描述的相同。然而，高側(cè)開(kāi)關(guān)266被不同地構(gòu)造。高側(cè)開(kāi)關(guān)266再次包括包裝在第二封裝中的第二晶體管，該第二晶體管包括可以作為絕緣或者半絕緣襯底的絕緣或者半絕緣部分44’。第二晶體管被直接安裝到第二封裝，其中絕緣或者半絕緣部分44’與第二封裝的封裝基座23’相鄰或者接觸。源電極、柵電極和漏電極40’ -42’都分別位于晶體管的最上側(cè)，即，與封裝基座23’相對(duì)的一側(cè)。源電極40’被電連接到第二封裝(未示出)的源極引線，柵電極41’被電連接到第二封裝(未示出)的柵極引線，并且漏電極42’被電連接到第二封裝(未示出)的漏極引線。第二晶體管的源電極、柵電極和漏電極都與第二封裝的封裝基座23’電隔離。第二封裝的源極引線、柵極引線和漏極引線都與第二封裝(未示出)的封裝基座23’電隔離。第二封裝的封裝基座23’被直接安裝到熱沉27’，并且熱沉被電連接到電路或者DC接地33，使得封裝基座23’能夠被電連接到DC接地。再次，高側(cè)和低側(cè)晶體管266和265中的每一個(gè)能夠分別被安裝在獨(dú)立熱沉27’和27上，如圖12中所示，或者它們可以都被安裝在單個(gè)熱沉(未示出)上。在一些實(shí)現(xiàn)中，熱沉27/27’基本上不受任何電絕緣材料的影響。低側(cè)開(kāi)關(guān)的漏極被電連接到高側(cè)開(kāi)關(guān)的源極(未示出)，這可以通過(guò)將第二封裝的源極引線電連接到第一封裝的漏極引線來(lái)實(shí)現(xiàn)。第二封裝的漏極引線被電連接到DC高電壓電源(未示出)。在一些實(shí)現(xiàn)中，圖12中的第二晶體管是III-N器件，諸如III-NHEMT或者HFET。在一些實(shí)現(xiàn)中，第二晶體管是增強(qiáng)型器件。在一些實(shí)現(xiàn)中，第二晶體管是橫向器件，諸如橫向高電壓開(kāi)關(guān)晶體管。在一些實(shí)現(xiàn)中，用于兩個(gè)開(kāi)關(guān)65和66的晶體管基本上相似或者相同。如在圖13的電路圖中所看到的，圖12的部件沒(méi)有圖11的示圖所描繪的電路中引起更高EMI的電容器82，因?yàn)樵趫D12中低側(cè)晶體管的封裝基座被電連接到電路或者DC接地。因此，在電路操作期間能夠?qū)崿F(xiàn)低EMI。因?yàn)橛捎诟邆?cè)開(kāi)關(guān)沈6的構(gòu)造而導(dǎo)致在DC高電壓電源和接地之間不存在顯著電容(即，沒(méi)有電容器72)，所以DC高電壓電源38和電路或者DC接地33可能需要與分立電容器耦合，以確保DC高電壓電源38是AC接地。另夕卜，因?yàn)樵趫D12中在第二封裝的封裝基座23’和熱沉27’之間不存在絕緣隔離片，所以與其它半橋組件相比，圖12的部件能夠更加容易地散發(fā)在電路操作期間所產(chǎn)生的熱。圖14示出了能夠包裝半橋的兩個(gè)晶體管的單個(gè)封裝。如下所述，單個(gè)封裝還可以包裝其它的器件，諸如電容器。因此，單個(gè)器件與包裝在封裝中的器件一起可以形成單個(gè)電子組件。單個(gè)封裝包括由傳導(dǎo)材料(即，傳導(dǎo)結(jié)構(gòu)部分)形成的封裝基座23、由絕緣材料形成的殼體24、第一柵極引線91、第一漏極引線92、第二柵極引線93、第二漏極引線94以及電連接到封裝基座23的第一源極引線90。封裝基座23可以被直接安裝到熱沉27，使得封裝基座23和熱沉27處于電熱接觸。熱沉27可以是電路或者DC接地，或者可以被電連接到電路或者DC接地，使得熱沉27被接地。圖15和圖16示出了用于包裝在圖14的單個(gè)封裝中的兩個(gè)晶體管的構(gòu)造。再次為了清楚起見(jiàn)，在圖示中沒(méi)有示出圖15和圖16的晶體管構(gòu)造的一些特征；然而在下面描述了這些特征。參考圖15，低側(cè)開(kāi)關(guān)和高側(cè)開(kāi)關(guān)365和366分別都是每一個(gè)都可以包括諸如絕緣或者半絕緣襯底的絕緣或者半絕緣部分44/44’的晶體管。晶體管可以都是橫向器件，諸如III-NHEMT，其分別包括源電極、柵電極和漏電極40-42(或者40，-42，)。晶體管可以是高電壓開(kāi)關(guān)晶體管。晶體管都可以被直接安裝到封裝基座23，其中絕緣或者半絕緣部分44/44’與封裝基座23相鄰或者接觸。低側(cè)開(kāi)關(guān)65的源極40被電連接到封裝基座23，這導(dǎo)致源極40被電連接到封裝的第一源極引線90 (在圖14示出)。低側(cè)開(kāi)關(guān)365的柵極41被電連接到封裝的第一柵極引線91 (未示出)。高側(cè)開(kāi)關(guān)366的柵極41’被電連接到封裝的第二柵極引線93 (未示出)。高側(cè)開(kāi)關(guān)366的漏極42’被電連接到封裝的第二漏極引線94(未示出)。低側(cè)開(kāi)關(guān)365的漏極42和高側(cè)開(kāi)關(guān)366的源極40’都被電連接到封裝的第一漏極引線92 (未示出)。因此，低側(cè)開(kāi)關(guān)365的漏極42和高側(cè)開(kāi)關(guān)366的源極40’彼此電連接。高側(cè)開(kāi)關(guān)366的漏極42’也可以被電連接到電容器76的端子，其能夠通過(guò)與連接到漏極42’的端子相對(duì)的端子被安裝到封裝，該漏極42’被電連接到封裝基座23。電容器76能夠起到與圖10的電路圖中示出的電容器72相同的用途。特別地與兩個(gè)晶體管中的每一個(gè)被包裝在其自己的封裝中的構(gòu)造相比，圖15的構(gòu)造能夠簡(jiǎn)化半橋的制造工藝。另外，在封裝中包括電容器76能夠減少在電路AC接地(圖10中的33和38)和輸出結(jié)點(diǎn)(圖10中的78)之間的寄生電感。圖16的構(gòu)造與圖15的相似，不同之處在于在諸如絕緣或者半絕緣襯底的共同的絕緣或者半絕緣部分44上形成兩個(gè)晶體管365’和366’，并且兩個(gè)晶體管可以共享共同的有源器件層43。低側(cè)開(kāi)關(guān)的漏極和高側(cè)開(kāi)關(guān)的源極也可以由單個(gè)電極96形成。晶體管可以都是橫向器件，諸如III-NHEMT。晶體管可以是高電壓開(kāi)關(guān)晶體管。晶體管能夠被直接地安裝到封裝基座23，其中共同的絕緣或者半絕緣部分44與封裝基座23相鄰或者接觸。低側(cè)開(kāi)關(guān)的源極40能夠被電連接到封裝基座23，這導(dǎo)致源極40被電連接到封裝的第一源極引線90 (參見(jiàn)圖14)。低側(cè)開(kāi)關(guān)的柵極41能夠被電連接到封裝的第一柵極引線91 (連接未示出)。高側(cè)開(kāi)關(guān)的柵極41’能夠被電連接到封裝的第二柵極引線93 (連接未示出)。高側(cè)開(kāi)關(guān)的漏極42’能夠被電連接到封裝的第二漏極引線94(連接未示出)。作為低側(cè)開(kāi)關(guān)的漏極和高側(cè)開(kāi)關(guān)的源極的電極96能夠被電連接到封裝的第一漏極引線92(連接未示出)。高側(cè)開(kāi)關(guān)的漏極42’也能夠被電連接到電容器76的端子，其可以通過(guò)與電連接到封裝基座23的相對(duì)端子被安裝到封裝。電容器76能夠起到與圖9的電路圖中示出的電容器72相同的用途。與圖14的構(gòu)造相比較，該構(gòu)造能夠進(jìn)一步簡(jiǎn)化制造工藝。已經(jīng)描述了大量的實(shí)施例。然而，應(yīng)當(dāng)理解，在不脫離在此描述的器件和技術(shù)的范圍和精神的情況下可以進(jìn)行各種修改。因此，其它的實(shí)施例在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種電子組件，所述電子組件包括高電壓開(kāi)關(guān)晶體管，所述高電壓開(kāi)關(guān)晶體管被包裝在封裝中，其中所述高電壓開(kāi)關(guān)晶體管包括都在所述高電壓開(kāi)關(guān)晶體管的第一側(cè)上的源電極、柵電極以及漏電極，并且所述源電極被電連接到所述封裝的傳導(dǎo)結(jié)構(gòu)部分。
2.根據(jù)權(quán)利要求1所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管是III-N晶體管。
3.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管是橫向器件。
4.根據(jù)權(quán)利要求3所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管包括絕緣或者半絕緣襯底。
5.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管被構(gòu)造為以大約300V或更高的偏壓進(jìn)行操作。
6.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管是增強(qiáng)型晶體管。
7.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述封裝的傳導(dǎo)結(jié)構(gòu)部分包括封裝基座。
8.根據(jù)權(quán)利要求7所述的電子組件，其中，所述封裝的傳導(dǎo)結(jié)構(gòu)部分進(jìn)一步包括封裝殼體。
9.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述封裝的傳導(dǎo)結(jié)構(gòu)部分被電連接到熱沉。
10.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述封裝的傳導(dǎo)結(jié)構(gòu)部分被電連接到電路接地或者DC接地。
11.根據(jù)權(quán)利要求10所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管包括絕緣或者半絕緣部分。
12.根據(jù)權(quán)利要求11所述的電子組件，其中，所述絕緣或者半絕緣部分是絕緣或者半絕緣襯底。
13.根據(jù)權(quán)利要求11所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管被直接地安裝在所述封裝的傳導(dǎo)結(jié)構(gòu)部分上，其中所述絕緣或者半絕緣部分與所述封裝的傳導(dǎo)結(jié)構(gòu)部分相鄰或者接觸。
14.根據(jù)權(quán)利要求13所述的電子組件，其中，在所述電子組件的操作期間產(chǎn)生的EMI功率與所述電子組件的總輸出功率的第一比率小于在第二電子組件的操作期間產(chǎn)生的EMI功率與所述第二電子組件的總輸出功率的第二比率，其中，所述第二電子組件包括漏電極被電連接到所述第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分的高電壓開(kāi)關(guān)晶體管，并且所述第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分通過(guò)絕緣隔離片與所述電路接地或者所述DC接地相分1 O
15.根據(jù)權(quán)利要求13所述的電子組件，其中，在所述電子組件的操作期間發(fā)生的開(kāi)關(guān)功率損耗與所述電子組件的總輸出功率的第一比率小于在第二組件的操作期間發(fā)生的開(kāi)關(guān)功率損耗與所述第二電子組件的總輸出功率的第二比率，其中，所述第二電子組件包括漏電極被電連接到所述第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分的高電壓開(kāi)關(guān)晶體管，并且所述第二電子組件的封裝的傳導(dǎo)結(jié)構(gòu)部分通過(guò)絕緣隔離片與電路接地或者DC接地相分離。
16.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述高電壓開(kāi)關(guān)晶體管進(jìn)一步包括絕緣或者半絕緣部分和半導(dǎo)體主體，并且所述絕緣或者半絕緣部分處于所述半導(dǎo)體主體和所述封裝的傳導(dǎo)結(jié)構(gòu)部分之間。
17.根據(jù)權(quán)利要求16所述的電子組件，其中，所述絕緣或者半絕緣部分是墊片或者晶圓級(jí)墊片。
18.一種形成權(quán)利要求17所述的電子組件的方法，包括在半導(dǎo)體晶圓上形成半導(dǎo)體主體；將所述半導(dǎo)體晶圓附接到所述墊片或者所述晶圓級(jí)墊片；以及切割所述半導(dǎo)體晶圓。
19.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述封裝進(jìn)一步包括柵極弓I線、源極弓I線以及漏極引線，其中，所述漏極引線處于所述柵極引線和所述源極引線之間。
20.根據(jù)權(quán)利要求1或2所述的電子組件，其中，所述封裝進(jìn)一步包括柵極弓I線、源極弓I線以及漏極引線，其中，所述源極引線處于所述柵極引線和所述漏極引線之間。
21.—種部件，包括第一晶體管，所述第一晶體管被包裝在第一封裝中，所述第一封裝包括第一傳導(dǎo)結(jié)構(gòu)部分；以及第二晶體管，所述第二晶體管被包裝在第二封裝中，所述第二封裝包括第二傳導(dǎo)結(jié)構(gòu)部分；其中所述第一晶體管的源極被電連接到所述第一傳導(dǎo)結(jié)構(gòu)部分，并且所述第二晶體管的漏極被電連接到所述第二傳導(dǎo)結(jié)構(gòu)部分。
22.—種部件，包括第一晶體管，所述第一晶體管包括第一源極，所述第一晶體管被包裝在第一封裝中，所述第一封裝包括第一傳導(dǎo)結(jié)構(gòu)部分，以及第二晶體管，所述第二晶體管包括第二源極和第二漏極，所述第二晶體管被包裝在第二封裝中，所述第二封裝包括第二傳導(dǎo)結(jié)構(gòu)部分，其中所述第一源極被電連接到所述第一傳導(dǎo)結(jié)構(gòu)部分，所述第二源極與所述第二傳導(dǎo)結(jié)構(gòu)部分電隔離，并且所述第二漏極與所述第二傳導(dǎo)結(jié)構(gòu)部分電隔離。
23.根據(jù)權(quán)利要求21或22所述的部件，其中，所述第一晶體管或者所述第二晶體管是高電壓開(kāi)關(guān)晶體管。
24.根據(jù)權(quán)利要求21或22所述的部件，其中，所述第一傳導(dǎo)結(jié)構(gòu)部分或者所述第二傳導(dǎo)結(jié)構(gòu)部分被直接安裝在熱沉上，并且被電連接到所述熱沉。
25.根據(jù)權(quán)利要求21或22所述的部件，其中，所述第一傳導(dǎo)結(jié)構(gòu)部分或者所述第二傳導(dǎo)結(jié)構(gòu)部分被電連接到電路接地或者DC接地。
26.根據(jù)權(quán)利要求21所述的部件，其中，所述第二傳導(dǎo)結(jié)構(gòu)部分被電連接到DC高電壓電源。
27.根據(jù)權(quán)利要求沈所述的部件，其中，所述第二傳導(dǎo)結(jié)構(gòu)部分通過(guò)絕緣隔離片與電路接地或者DC接地相分離。
28.根據(jù)權(quán)利要求27所述的部件，其中，在所述第二傳導(dǎo)結(jié)構(gòu)部分與所述電路接地或者所述DC接地之間的電容使得所述第二傳導(dǎo)結(jié)構(gòu)部分被AC接地。
29.根據(jù)權(quán)利要求21或22所述的部件，其中，所述第一晶體管的漏極被電連接到所述第二晶體管的源極。
30.根據(jù)權(quán)利要求四所述的部件，其中，所述第一晶體管是低側(cè)開(kāi)關(guān)，并且所述第二晶體管是高側(cè)開(kāi)關(guān)。
31.一種半橋，所述半橋包括根據(jù)權(quán)利要求21或22所述的部件。
32.一種橋接電路，所述橋接電路包括根據(jù)權(quán)利要求31所述的多個(gè)半橋。
33.根據(jù)權(quán)利要求21或22所述的部件，其中，所述第一晶體管或者所述第二晶體管是III-N晶體管。
34.根據(jù)權(quán)利要求21或22所述的部件，其中，所述第一晶體管或者所述第二晶體管是橫向器件。
35.一種電子組件，包含第一晶體管，所述第一晶體管包括第一源極和第一漏極；第二晶體管，所述第二晶體管包括第二源極和第二漏極；以及單個(gè)封裝，所述單個(gè)封裝包括傳導(dǎo)結(jié)構(gòu)部分，所述封裝包裝所述第一晶體管和所述第二晶體管，其中所述第一源極被電連接到所述封裝的所述傳導(dǎo)結(jié)構(gòu)部分，所述第一漏極被電連接到所述第二源極，并且所述第一晶體管被直接地安裝到所述封裝的所述傳導(dǎo)結(jié)構(gòu)部分。
36.根據(jù)權(quán)利要求35所述的電子組件，其中，所述第一晶體管或者所述第二晶體管是III-N晶體管。
37.根據(jù)權(quán)利要求35或36所述的電子組件，其中，所述第一晶體管和所述第二晶體管共享共同的襯底。
38.根據(jù)權(quán)利要求37所述的電子組件，其中，所述襯底是絕緣或者半絕緣襯底。
39.根據(jù)權(quán)利要求37所述的電子組件，其中，所述第一漏極和所述第二源極由單個(gè)電極形成。
40.根據(jù)權(quán)利要求35或36所述的電子組件，進(jìn)一步包括電容器，其中所述封裝包裝所述電容器。
41.根據(jù)權(quán)利要求40所述的電子組件，其中，所述第二漏極被電連接到所述電容器的第一端子，并且所述電容器的第二端子被電連接到所述封裝的所述傳導(dǎo)結(jié)構(gòu)部分。
42.根據(jù)權(quán)利要求35或36所述的電子組件，其中，所述第一晶體管或者所述第二晶體管是高電壓開(kāi)關(guān)晶體管。
43.根據(jù)權(quán)利要求35或36所述的電子組件，其中，所述第一晶體管或者所述第二晶體管是橫向器件。
44.根據(jù)權(quán)利要求35或36所述的電子組件，其中，所述封裝包括第一源極弓I線、第一柵極引線、第一漏極引線、第二柵極引線以及第二漏極引線。
45.根據(jù)權(quán)利要求44所述的電子組件，其中，所述第一晶體管進(jìn)一步包括第一柵極，所述第二晶體管進(jìn)一步包括第二柵極，所述封裝的所述傳導(dǎo)結(jié)構(gòu)部分被電連接到所述第一源極引線，所述第一柵極被電連接到所述第一柵極引線，所述第二柵極被電連接到所述第二柵極引線，所述第二漏極被電連接到所述第二漏極引線，并且所述第一漏極和所述第二源極被電連接到所述第一漏極引線。
全文摘要
電子組件包括包裝在封裝中的高電壓開(kāi)關(guān)晶體管。高電壓開(kāi)關(guān)晶體管包括所有都在高電壓開(kāi)關(guān)晶體管的第一側(cè)上的源電極、柵電極、以及漏電極。源電極被電連接到封裝的傳導(dǎo)結(jié)構(gòu)部分。能夠形成使用上述晶體管和另一晶體管的組件，其中一個(gè)晶體管的源極能夠被電連接到包含晶體管的封裝的傳導(dǎo)結(jié)構(gòu)部分，并且第二晶體管的漏極被電連接到容納第二晶體管的封裝的第二傳導(dǎo)結(jié)構(gòu)部分。替代地，第二晶體管的源極與其傳導(dǎo)結(jié)構(gòu)部分電隔離，并且第二晶體管的漏極與其傳導(dǎo)結(jié)構(gòu)部分電隔離。
文檔編號(hào)H01L29/772GK102598256SQ201080049604
公開(kāi)日2012年7月18日 申請(qǐng)日期2010年11月2日 優(yōu)先權(quán)日2009年11月2日
發(fā)明者吳毅鋒 申請(qǐng)人:特蘭斯夫公司