專利名稱：半導(dǎo)體裝置和噪聲抑制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將半導(dǎo)體芯片安裝到安裝對(duì)象的半導(dǎo)體裝置以及噪聲抑制方法。
背景技術(shù)：
半導(dǎo)體芯片的安裝方法的示例包括在中介層(interposer)基板上安裝半導(dǎo)體芯片的倒裝芯片安裝技術(shù)。在該方法中，半導(dǎo)體芯片被布置為使得其提供有互連層的面面向中介層側(cè)，且因而中介層基板和半導(dǎo)體芯片通過凸塊彼此連接。此外，近年來，還提出了三維安裝結(jié)構(gòu)。在該結(jié)構(gòu)中，多個(gè)半導(dǎo)體芯片在與彼此相同的方向上堆疊，且半導(dǎo)體芯片通過穿透半導(dǎo)體芯片的基板的通孔彼此連接。日本特開專利公報(bào)No. 2008-270363公開了以倒裝芯片方式在電介質(zhì)基板上安裝高頻半導(dǎo)體的高頻封裝中為電介質(zhì)基板提供EBG結(jié)構(gòu)。根據(jù)該技術(shù)，構(gòu)成EBG結(jié)構(gòu)的通過孔減弱電磁波，且這改善了高頻半導(dǎo)體的輸入和輸出之間的高頻的隔離特性。相關(guān)文檔專利文檔日本特開專利公報(bào)No. 2008-270363。

發(fā)明內(nèi)容
在上述倒裝芯片安裝或三維安裝結(jié)構(gòu)中，諸如下側(cè)半導(dǎo)體芯片和中介層基板的半導(dǎo)體芯片和安裝對(duì)象通過諸如凸塊的連接構(gòu)件彼此連接。該連接構(gòu)件位于半導(dǎo)體芯片和安裝對(duì)象之間的空隙中。因此，從連接構(gòu)件輻射的電磁波可以通過半導(dǎo)體芯片和安裝對(duì)象之間的空隙泄露到外部且變成噪聲。本發(fā)明的目的是提供一種半導(dǎo)體裝置和一種噪聲抑制方法，其能夠防止電磁波通過半導(dǎo)體芯片和安裝對(duì)象之間的空隙泄露到外部。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種半導(dǎo)體裝置，包括 安裝對(duì)象；
安裝在安裝對(duì)象上方的第一半導(dǎo)體芯片；
多個(gè)第一導(dǎo)體，它們被重復(fù)地提供給選自由該第一半導(dǎo)體芯片和該安裝對(duì)象組成的組的一個(gè)元件；
第二導(dǎo)體，其被提供給選自由該第一半導(dǎo)體芯片和該安裝對(duì)象組成的組的另一元件， 該第二導(dǎo)體與該多個(gè)第一導(dǎo)體相對(duì)；以及
多個(gè)連接構(gòu)件，它們提供在該安裝對(duì)象和該第一半導(dǎo)體芯片之間的空隙處，該多個(gè)連接構(gòu)件將該多個(gè)第一導(dǎo)體電連接到該第二導(dǎo)體，
其中該多個(gè)第一導(dǎo)體通過該多個(gè)連接構(gòu)件和該第二導(dǎo)體彼此電連接。根據(jù)本發(fā)明的另一實(shí)施例，提供一種半導(dǎo)體裝置，包括 安裝對(duì)象；
安裝在安裝對(duì)象上方的第一半導(dǎo)體芯片；多個(gè)第一導(dǎo)體，它們被重復(fù)地提供給選自由該安裝對(duì)象和該第一半導(dǎo)體芯片組成的組的一個(gè)元件；
第二導(dǎo)體，其被提供給一個(gè)元件，該第二導(dǎo)體與該多個(gè)第一導(dǎo)體相對(duì)； 多個(gè)通孔，它們將該多個(gè)第一導(dǎo)體連接到該第二導(dǎo)體， 其中該多個(gè)第一導(dǎo)體通過該多個(gè)通孔和該第二導(dǎo)體彼此電連接。根據(jù)本發(fā)明的又一實(shí)施例，提供一種噪聲抑制方法，包括 向在其上方安裝半導(dǎo)體芯片的安裝對(duì)象提供第一導(dǎo)體；以及
向該半導(dǎo)體芯片提供第二導(dǎo)體，該第二導(dǎo)體位于與第一導(dǎo)體相對(duì)的區(qū)域， 其中選自由該第一導(dǎo)體和該第二導(dǎo)體組成的組的至少一個(gè)元件被形成為具有重復(fù)結(jié)構(gòu)，且通過使用該第一導(dǎo)體和該第二導(dǎo)體形成電磁帶隙(EBG)結(jié)構(gòu)， 該方法防止噪聲從安裝對(duì)象和第一半導(dǎo)體芯片之間的空隙泄露。本發(fā)明使得有可能防止電磁波通過半導(dǎo)體芯片和安裝對(duì)象之間的空隙泄露到外部。


從下面的優(yōu)選實(shí)施例和附圖，本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)將更加顯而易見。圖1示出圖示根據(jù)第一實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖2示出圖示上側(cè)半導(dǎo)體芯片和下側(cè)半導(dǎo)體芯片之間的連接部分的配置的放大剖面圖。圖3示出圖示第一區(qū)域和EBG結(jié)構(gòu)之間的位置關(guān)系的平面示意圖。圖4示出圖示根據(jù)第二實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖5示出圖示根據(jù)第三實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖6示出圖示根據(jù)第四實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖7示出圖示根據(jù)第五實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖8示出圖示根據(jù)第六實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖9示出圖示根據(jù)第七實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖10示出圖示根據(jù)第八實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖11示出圖示根據(jù)第九實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖12示出圖示根據(jù)第十實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。圖13示出圖示根據(jù)第十一實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。
具體實(shí)施例方式此后，將參考附圖描述本發(fā)明的實(shí)施例。在所有附圖中，相似的參考數(shù)字將給予具有基本相同功能的相似部件，且將不再重復(fù)其描述。圖1示出圖示根據(jù)第一實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該半導(dǎo)體裝置包括中介層基板400、多個(gè)半導(dǎo)體芯片600、半導(dǎo)體芯片620以及用作外部連接端子的焊球630。 多個(gè)半導(dǎo)體芯片600是存儲(chǔ)器芯片且堆疊在中介層基板400的一面上。半導(dǎo)體芯片620是系統(tǒng)LSI，且安裝在中介層基板400的另一面上。多個(gè)半導(dǎo)體芯片600和半導(dǎo)體芯片620在平面圖中彼此疊蓋。半導(dǎo)體芯片600以使得其有源面(即，在其上形成諸如晶體管的元件、多層布線以及重新分布層的面)面向相對(duì)于中介層基板400的相對(duì)方向的方式堆疊。半導(dǎo)體芯片600 中的每一個(gè)具有通孔(如圖2所示)，且通過通孔連接到位于下側(cè)的另一半導(dǎo)體芯片600或中介層基板400。最下面的半導(dǎo)體芯片600的通孔通過通孔和提供給中介層基板400的互連連接到半導(dǎo)體芯片620。焊球630中的每一個(gè)是用于將半導(dǎo)體裝置連接到主板等的外部連接端子且在其上安裝半導(dǎo)體芯片620的中介層基板400的面上提供。焊球630和半導(dǎo)體芯片620通過通孔和提供給中介層基板400的互連連接到焊球630。多個(gè)半導(dǎo)體芯片600通過中介層基板400的一面上的封裝樹脂640密封，且半導(dǎo)體芯片620通過中介層基板400的另一面上的封裝樹脂642密封。圖2示出圖示第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片100之間的連接部分的配置的放大剖面圖。第一半導(dǎo)體芯片200是上側(cè)半導(dǎo)體芯片600。第二半導(dǎo)體芯片100是下側(cè)半導(dǎo)體芯片600。在該圖示出的示例中，第一半導(dǎo)體芯片200安裝在第二半導(dǎo)體芯片100 上。第一半導(dǎo)體芯片200具有切割成導(dǎo)體片的第一導(dǎo)體圖案222，且第二半導(dǎo)體芯片100具有連接到切割成導(dǎo)體片的第一導(dǎo)體圖案222的導(dǎo)體圖案122。導(dǎo)體圖案122中的每一個(gè)在平面圖中在疊蓋切割成導(dǎo)體片的第一導(dǎo)體圖案222中的每一個(gè)的區(qū)域處形成。在切割成導(dǎo)體片的第一導(dǎo)體圖案222和導(dǎo)體圖案122中，至少切割成導(dǎo)體片的第一導(dǎo)體圖案222具有重復(fù)結(jié)構(gòu)，例如周期結(jié)構(gòu)。第一導(dǎo)體圖案222和第二導(dǎo)體圖案122構(gòu)成電磁帶隙(EBG)結(jié)構(gòu)20的至少一部分。即，在該實(shí)施例中，導(dǎo)體圖案122和切割成導(dǎo)體片的第一導(dǎo)體圖案222 在它們彼此面對(duì)的區(qū)域具有重復(fù)結(jié)構(gòu)，且該重復(fù)結(jié)構(gòu)形成為在厚度方向上從第二半導(dǎo)體芯片100跨越到第一半導(dǎo)體芯片200。重復(fù)結(jié)構(gòu)連接到選自由導(dǎo)體圖案122和切割成導(dǎo)體片的包括重復(fù)結(jié)構(gòu)的第一導(dǎo)體圖案222組成的組的一個(gè)元件。在圖中示出的示例中，切割成導(dǎo)體片的第一導(dǎo)體圖案222在第一半導(dǎo)體芯片200 的相對(duì)于第二半導(dǎo)體芯片100的面上形成。導(dǎo)體圖案122在第二半導(dǎo)體芯片100的相對(duì)于第一半導(dǎo)體芯片200的面上形成。第二半導(dǎo)體芯片100包括在與第一半導(dǎo)體芯片200相對(duì)的面上用于堆疊結(jié)構(gòu)的多層布線110和重新分布層，從而以重復(fù)方式堆疊導(dǎo)體層和絕緣層。重新分布層包括用作導(dǎo)體圖案122的多個(gè)島狀導(dǎo)體圖案。多層布線110包括片狀第一導(dǎo)體平面112和多個(gè)通孔 114。用作導(dǎo)體圖案122的多個(gè)島狀導(dǎo)體圖案周期性地布置。第一導(dǎo)體平面112相對(duì)于導(dǎo)體圖案122位于下層，且在平面圖中在疊蓋導(dǎo)體圖案122的區(qū)域中延伸。多個(gè)通孔114將用作導(dǎo)體圖案122的多個(gè)島狀導(dǎo)體圖案中的每一個(gè)連接到第一導(dǎo)體平面112。第一導(dǎo)體平面112連接到電源線或接地線，例如連接到電源線。切割成導(dǎo)體片的第一導(dǎo)體圖案222是在平面圖中在疊蓋用作導(dǎo)體圖案122的多個(gè)島狀導(dǎo)體圖案的每個(gè)位置處以島的形狀形成的島狀導(dǎo)體圖案。另外，“島狀”的意思在于切割成導(dǎo)體片的第一導(dǎo)體圖案222在層中彼此隔離，且切割成導(dǎo)體片的第一導(dǎo)體圖案222的形狀不僅限于四邊形、圓形等，且可以是諸如線、通過盤繞線形成的平面線圈等的形狀。第一半導(dǎo)體芯片200包括絕緣層210。絕緣層210位于切割成導(dǎo)體片的第一導(dǎo)體圖案222和基板之間。在該圖中示出的示例中，絕緣層210被提供在第一半導(dǎo)體芯片200的基板的背面上。切割成導(dǎo)體片的第一導(dǎo)體圖案222在絕緣層210上形成。絕緣層210例如由氧化硅膜、氮化硅膜或氧氮化硅膜形成。圖2中示出的半導(dǎo)體裝置包括用作連接構(gòu)件的多個(gè)凸塊302。凸塊302中的每一個(gè)將用作導(dǎo)體圖案122的多個(gè)島狀導(dǎo)體圖案中的每一個(gè)連接到用作切割成導(dǎo)體片的第一導(dǎo)體圖案222的多個(gè)島狀導(dǎo)體圖案中的任意一個(gè)。在第一半導(dǎo)體芯片200中，第一導(dǎo)體圖案222與包括在第一半導(dǎo)體芯片200中的其他導(dǎo)體是電無關(guān)的。在該實(shí)施例中，第一導(dǎo)體圖案222不直接連接到包括在第一半導(dǎo)體芯片200中的其他導(dǎo)體。多個(gè)第一導(dǎo)體圖案222 通過多個(gè)凸塊302、多個(gè)導(dǎo)體圖案122、多個(gè)通孔114和導(dǎo)體圖案112彼此電連接。第一半導(dǎo)體芯片200具有通孔230，且第二半導(dǎo)體芯片100具有通孔130。通孔 230的一端連接到用作第一外部連接端子的電極墊220，且通孔130的一端連接到用作第二外部連接端子的電極墊120。電極墊220在第一半導(dǎo)體芯片200的相對(duì)于第二半導(dǎo)體芯片 100的面上(即在重新分布層中)形成。電極墊220布置在與切割成導(dǎo)體片的第一導(dǎo)體圖案 222相同的層中。電極墊120在第二半導(dǎo)體芯片100的相對(duì)于第一半導(dǎo)體芯片200的面上形成。電極墊120布置在與導(dǎo)體圖案122相同的層中。電極墊220和120通過作為連接構(gòu)件的凸塊300彼此連接。通孔230和130、電極墊220和120以及凸塊300布置在對(duì)應(yīng)于不形成EBG結(jié)構(gòu)20的區(qū)域的第一區(qū)域10中。在該配置中，EBG結(jié)構(gòu)20的單位單元50由切割成導(dǎo)體片的第一導(dǎo)體圖案222的一個(gè)島狀導(dǎo)體圖案、凸塊302中的一個(gè)、導(dǎo)體圖案122的一個(gè)島狀導(dǎo)體圖案以及其中在平面圖中第一導(dǎo)體平面112和第一半導(dǎo)體芯片200的基板疊蓋切割成導(dǎo)體片的第一導(dǎo)體圖案222 中的一個(gè)的區(qū)域形成。單位單元50在平面圖中是二維重復(fù)的，且例如，是周期性布置的。在布置“重復(fù)”單位單元50的情況中，在彼此靠近定位的單位單元50中，優(yōu)選地， 相同通孔之間的距離(中心之間的距離)設(shè)置為處于用作假想噪聲的電磁波的波長(zhǎng)λ的一半內(nèi)?！爸貜?fù)”的意思還包括任意單位單元50中的配置的一部分不完善的情況。在其中單位單元50具有二維布置的情況中，“重復(fù)”的意思還包括其中單位單元50是部分不完善的情況?！爸芷凇钡囊馑及ㄆ渲袠?gòu)成元件的部分在單位單元50的部分中偏離的情況或其中單位單元50的部分的布置本身偏離的情況。即，在“周期性”中允許一定程度的缺陷，因?yàn)楸M管嚴(yán)格意義上周期性的缺失，只要單位單元50重復(fù)布置，則可以獲得元材料屬性。出現(xiàn)缺陷的假想原因包括其中互連或通孔被做成在單位單元之間穿透的情況、其中在向現(xiàn)有互連布局添加元材料結(jié)構(gòu)的情況中由于現(xiàn)有通孔或圖案、制造錯(cuò)誤而不能放置單位單元的情況、其中現(xiàn)有通孔或圖案用作單位單元的一部分的情況等。EBG結(jié)構(gòu)20是所謂的蘑菇型EBG結(jié)構(gòu)，且第一導(dǎo)體平面112對(duì)應(yīng)于連接到蘑菇的導(dǎo)體平面。通孔114、導(dǎo)體圖案122和凸塊302對(duì)應(yīng)于蘑菇的電感部分，且切割成導(dǎo)體片的第一導(dǎo)體圖案222對(duì)應(yīng)于蘑菇的頭部。第一半導(dǎo)體芯片200的基板(第三導(dǎo)體)對(duì)應(yīng)于與蘑菇相對(duì)的第二導(dǎo)體平面且變成接地線。在這種配置中，EBG結(jié)構(gòu)20的每個(gè)電容的幅度通過第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片100之間的空隙以及切割成導(dǎo)體片的第一導(dǎo)體圖案 222的大小和布置控制。EBG結(jié)構(gòu)20的電感組件通過通孔114的長(zhǎng)度和直徑控制。EBG結(jié)構(gòu)20的帶隙可以通過調(diào)節(jié)這些物理因素調(diào)節(jié)。封裝樹脂640被注入在第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片100之間。因此， EBG結(jié)構(gòu)20的電容的幅度可以通過調(diào)節(jié)封裝樹脂640的材料調(diào)節(jié)。
圖3示出圖示第一區(qū)域和EBG結(jié)構(gòu)20之間的位置關(guān)系的平面示意圖。如圖2所示，在第一區(qū)域10中提供通孔230和130、電極墊220和120以及凸塊300。與EBG結(jié)構(gòu)20 相比，第一區(qū)域10布置在第一半導(dǎo)體芯片200的中心側(cè)。EBG結(jié)構(gòu)20形成為環(huán)繞第一區(qū)域 10。圖2對(duì)應(yīng)于沿著圖3的A-A’截取的剖面圖。接下來，將描述該實(shí)施例的操作和效果。在該實(shí)施例中，EBG結(jié)構(gòu)20使用切割成導(dǎo)體片的第一半導(dǎo)體圖案222和導(dǎo)體圖案122形成。切割成導(dǎo)體片的第一導(dǎo)體圖案222在第一半導(dǎo)體芯片200中形成。導(dǎo)體圖案122在第二半導(dǎo)體芯片100中形成。因而，EBG結(jié)構(gòu)20在第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片100之間的空隙中形成。因此，防止噪聲在空隙中傳播且輻射到外部。用于噪聲的源的示例包括凸塊300。如果若干半導(dǎo)體芯片600像該實(shí)施例一樣垂直且相鄰堆疊，則多個(gè)半導(dǎo)體芯片600可以同時(shí)切換，且因而從凸塊300輻射的噪聲增加。 如果EBG結(jié)構(gòu)20以從凸塊300輻射的噪聲的頻率被包括在EBG結(jié)構(gòu)20的帶隙中的這種方式設(shè)計(jì)，則防止從凸塊300輻射的噪聲從第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片100之間的空隙泄露。在該實(shí)施例中，切割成導(dǎo)體片的第一導(dǎo)體圖案222與將要成為第二導(dǎo)體平面的第一半導(dǎo)體芯片200的基板相對(duì)。絕緣層210插入在第一導(dǎo)體圖案222和第一半導(dǎo)體芯片 200的基板之間。因此，在EBG結(jié)構(gòu)20中，主要決定帶隙的電容組件可以被計(jì)算為由切割成導(dǎo)體片的第一導(dǎo)體圖案222和第一半導(dǎo)體芯片200的基板形成的簡(jiǎn)單平行板電容。因而， EBG結(jié)構(gòu)20中的電容的設(shè)計(jì)變得簡(jiǎn)單。尤其在該實(shí)施例中，存在調(diào)節(jié)絕緣層210的厚度和材料的靈活度，且因此上述效果增加。圖4示出圖示根據(jù)第二實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該圖對(duì)應(yīng)于第一實(shí)施例中的圖2。根據(jù)該實(shí)施例的半導(dǎo)體裝置與根據(jù)第一實(shí)施例的半導(dǎo)體裝置具有相同的配置，除了第一半導(dǎo)體芯片200的基板在與第二半導(dǎo)體芯片100相對(duì)的面中提供有雜質(zhì)區(qū)域 202 (第三導(dǎo)體)。雜質(zhì)區(qū)域202在平面圖中在疊蓋構(gòu)成切割成導(dǎo)體片的第一導(dǎo)體圖案222 的多個(gè)島狀導(dǎo)體圖案的區(qū)域中延伸。在EBG結(jié)構(gòu)20中，雜質(zhì)區(qū)域202對(duì)應(yīng)于蘑菇型EBG結(jié)構(gòu)中的第二導(dǎo)體平面。根據(jù)該實(shí)施例，可以獲得與第一實(shí)施例相同的效果。另外，可以通過調(diào)節(jié)雜質(zhì)區(qū)域 202的雜質(zhì)濃度調(diào)節(jié)有效電容，且因而可以控制EBG結(jié)構(gòu)20的帶隙。尤其在低電阻中，可以提高每單位面積的電容。因而，既使使用相同的面積，EBG結(jié)構(gòu)20的帶隙可以向低頻側(cè)偏移。圖5示出圖示根據(jù)第三實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該圖對(duì)應(yīng)于第一實(shí)施例中的圖2。除了以下方面，根據(jù)該實(shí)施例的半導(dǎo)體裝置與根據(jù)第一實(shí)施例的半導(dǎo)體裝置具有相同的配置。首先，第二半導(dǎo)體芯片100不提供有通孔114。第一半導(dǎo)體芯片200具有多個(gè)通孔 212。多個(gè)通孔212提供在絕緣層210中，且將切割成導(dǎo)體片且以多個(gè)島狀導(dǎo)體圖案形成的第一導(dǎo)體圖案222連接到第一半導(dǎo)體芯片200的基板。第二導(dǎo)體圖案122不直接連接到包括在第二半導(dǎo)體芯片100中的其他導(dǎo)體。在該實(shí)施例中，EBG結(jié)構(gòu)20也是所謂的蘑菇型EBG結(jié)構(gòu)，且具有從第一實(shí)施例中的EBG結(jié)構(gòu)20的結(jié)構(gòu)垂直反轉(zhuǎn)的結(jié)構(gòu)。即，EBG結(jié)構(gòu)20具有其中第一導(dǎo)體平面112 (第三導(dǎo)體)與蘑菇的頭部相對(duì)的結(jié)構(gòu)。第一半導(dǎo)體芯片200的基板對(duì)應(yīng)于連接到蘑菇的導(dǎo)體平面。通孔212、第一導(dǎo)體圖案222和凸塊302對(duì)應(yīng)于蘑菇的電感部分。切割成導(dǎo)體片的第二導(dǎo)體圖案112對(duì)應(yīng)于蘑菇的頭部。多個(gè)第二導(dǎo)體圖案122通過多個(gè)凸塊302、多個(gè)第一導(dǎo)體圖案222、多個(gè)通孔212和第一半導(dǎo)體芯片200的基板彼此電連接。根據(jù)該實(shí)施例，可以獲得與第一實(shí)施例相同的效果。圖6示出圖示根據(jù)第四實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該圖對(duì)應(yīng)于第三實(shí)施例中的圖5。根據(jù)該實(shí)施例的半導(dǎo)體裝置與根據(jù)第三實(shí)施例的半導(dǎo)體裝置具有相同的配置，除了第一半導(dǎo)體芯片200的基板在與第二半導(dǎo)體芯片100相對(duì)的面中提供有雜質(zhì)區(qū)域 202。雜質(zhì)區(qū)域202在平面圖中在疊蓋構(gòu)成第一導(dǎo)體圖案222的多個(gè)島狀導(dǎo)體圖案的區(qū)域中延伸。在EBG結(jié)構(gòu)20中，雜質(zhì)區(qū)域202對(duì)應(yīng)于蘑菇型EBG結(jié)構(gòu)中的下側(cè)導(dǎo)體平面。多個(gè)第二導(dǎo)體圖案122通過多個(gè)凸塊302、多個(gè)第一導(dǎo)體圖案222、多個(gè)通孔212以及雜質(zhì)區(qū)域 202彼此電連接。根據(jù)該實(shí)施例，可以獲得與第三實(shí)施例相同的效果。另外，蘑菇型EBG結(jié)構(gòu)中的下側(cè)導(dǎo)體平面的電阻可以做得很低。因此，EBG結(jié)構(gòu)20的帶隙的上升和下降可以變陡。圖7示出圖示根據(jù)第五實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該圖對(duì)應(yīng)于第一實(shí)施例中的圖2。除了以下方面，根據(jù)該實(shí)施例的半導(dǎo)體裝置與根據(jù)第一實(shí)施例的半導(dǎo)體裝置具有相同的配置。首先，第一半導(dǎo)體芯片200提供有導(dǎo)體圖案250 (第三導(dǎo)體)和絕緣層M0。導(dǎo)體圖案250具有片形狀且在絕緣層210上形成。絕緣層240在導(dǎo)體圖案250上形成。構(gòu)成切割成導(dǎo)體片的第一導(dǎo)體圖案222的多個(gè)島狀導(dǎo)體圖案在絕緣層240上形成。在該實(shí)施例中，通孔230是電源線或接地線，且通過導(dǎo)體圖案250和在絕緣層240 中提供的導(dǎo)體圖案242連接到電極墊220。S卩，導(dǎo)體圖案250連接到通孔230。在該實(shí)施例中，像第一實(shí)施例一樣，EBG結(jié)構(gòu)20是所謂的蘑菇型EBG結(jié)構(gòu)。然而， 取代第一半導(dǎo)體芯片200的基板，導(dǎo)體圖案250對(duì)應(yīng)于上側(cè)導(dǎo)體平面。根據(jù)該實(shí)施例，也可以獲得與第一實(shí)施例相同的效果。另外，由第一導(dǎo)體圖案222 和導(dǎo)體圖案250形成的電容可以通過絕緣層MO的材料和厚度控制。因而，帶隙的控制可以更加容易。圖8示出圖示根據(jù)第六實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該圖對(duì)應(yīng)于第七實(shí)施例中的圖7。除了以下方面，根據(jù)該實(shí)施例的半導(dǎo)體裝置與根據(jù)第七實(shí)施例的半導(dǎo)體裝置具有相同的配置。首先，第二半導(dǎo)體芯片100不提供有通孔114。第一半導(dǎo)體芯片200具有多個(gè)通孔 2440多個(gè)通孔244被提供在絕緣層240中，且切割成導(dǎo)體片的第二導(dǎo)體圖案122通過凸塊 302和導(dǎo)體圖案222連接到片狀導(dǎo)體圖案250。類似于第三實(shí)施例，EBG結(jié)構(gòu)20是所謂的蘑菇型EBG結(jié)構(gòu)且具有從第一實(shí)施例中的EBG結(jié)構(gòu)20的結(jié)構(gòu)垂直反轉(zhuǎn)的結(jié)構(gòu)。即，第一導(dǎo)體平面112對(duì)應(yīng)于與蘑菇的頭部相對(duì)的導(dǎo)體平面。第一半導(dǎo)體芯片200的導(dǎo)體圖案250對(duì)應(yīng)于下側(cè)導(dǎo)體平面。通孔M4、導(dǎo)體圖案 222和凸塊302對(duì)應(yīng)于蘑菇的電感部分。切割成導(dǎo)體片的第二導(dǎo)體圖案122對(duì)應(yīng)于蘑菇的頭部。多個(gè)第二導(dǎo)體圖案122通過多個(gè)凸塊302、多個(gè)第一導(dǎo)體圖案222、多個(gè)通孔M4以及導(dǎo)體圖案250彼此電連接。
根據(jù)該實(shí)施例，可以獲得與第一實(shí)施例相同的效果。另外，不必改變第二半導(dǎo)體芯片100的多層布線。EBG結(jié)構(gòu)還可以在不針對(duì)堆疊設(shè)計(jì)的半導(dǎo)體芯片上形成。圖9示出圖示根據(jù)第七實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。該半導(dǎo)體裝置與第一至第六實(shí)施例中的任意一個(gè)相同，除了 EBG結(jié)構(gòu)22提供在半導(dǎo)體芯片600中的最低半導(dǎo)體芯片602和中介層基板400之間。在該實(shí)施例中，半導(dǎo)體芯片602與第一半導(dǎo)體芯片200具有相同的配置，且提供有絕緣層210、電極墊220、切割成導(dǎo)體片的第一導(dǎo)體圖案222以及通孔230。中介層基板400提供有第二導(dǎo)體圖案422、通孔414、平面導(dǎo)體圖案412以及電極墊420。電極墊420通過凸塊300連接到電極墊220。第二導(dǎo)體圖案422、通孔414和導(dǎo)體圖案412在平面圖中具有與第一實(shí)施例中的導(dǎo)體圖案122、通孔114以及第一導(dǎo)體圖案112 相同的布局。導(dǎo)體圖案412連接到電源線或接地線，例如連接到電源線。在該實(shí)施例中，EBG結(jié)構(gòu)22的單位單元52具有類似于第一實(shí)施例的單位單元50 的蘑菇結(jié)構(gòu)。具體而言，導(dǎo)體圖案412對(duì)應(yīng)于連接到蘑菇結(jié)構(gòu)的導(dǎo)體平面。通孔414、第二導(dǎo)體圖案422以及凸塊302對(duì)應(yīng)于蘑菇的電感部分。切割成導(dǎo)體片的第一導(dǎo)體圖案222對(duì)應(yīng)于蘑菇的頭部。第一半導(dǎo)體芯片200的基板對(duì)應(yīng)于與蘑菇的頭部相對(duì)的導(dǎo)體平面。EBG 結(jié)構(gòu)22形成為環(huán)繞第一區(qū)域10。多個(gè)第一導(dǎo)體圖案222通過多個(gè)凸塊302、多個(gè)導(dǎo)體圖案 412、多個(gè)通孔414和導(dǎo)體圖案412彼此電連接。根據(jù)該實(shí)施例，可以獲得與第一實(shí)施例相同的效果。另外，EBG結(jié)構(gòu)22使用切割成導(dǎo)體片的第一導(dǎo)體圖案222和第二導(dǎo)體圖案422形成。切割成導(dǎo)體片的第一導(dǎo)體圖案222 在半導(dǎo)體芯片602中形成。第二導(dǎo)體圖案422在中介層基板400中形成。因而，EBG結(jié)構(gòu) 22在半導(dǎo)體芯片602和中介層基板400之間的空隙中形成。因此，防止噪聲在空隙中傳播且輻射到外部。圖10示出圖示根據(jù)第八實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。除了以下方面，該半導(dǎo)體裝置與根據(jù)圖5中示出的第三實(shí)施例具有相同的配置。首先，第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片100通過執(zhí)行在第一半導(dǎo)體芯片200 中形成的電感器(未示出)和在第二半導(dǎo)體芯片100中形成的電感器IM之間的通信來發(fā)射和接收彼此之間的信號(hào)。因此，不形成在圖5中示出的通孔130和230以及凸塊300。這導(dǎo)致不形成凸塊302。S卩，在第一半導(dǎo)體芯片200和第二導(dǎo)體芯片100之間的空隙中不提供用于將第一導(dǎo)體圖案222連接到第一導(dǎo)體平面112的導(dǎo)體。EBG結(jié)構(gòu)20不具有第二導(dǎo)體圖案122和通孔114。該實(shí)施例中的EBG結(jié)構(gòu)20是蘑菇型EBG結(jié)構(gòu)，但是第一導(dǎo)體平面112對(duì)應(yīng)于與蘑菇的頭部相對(duì)的導(dǎo)體平面。第一半導(dǎo)體芯片200的基板對(duì)應(yīng)于連接到蘑菇的導(dǎo)體平面。通孔212對(duì)應(yīng)于蘑菇的電感部分。切割成導(dǎo)體片的第一導(dǎo)體圖案222對(duì)應(yīng)于蘑菇的頭部。多個(gè)第一導(dǎo)體圖案222通過多個(gè)通孔212 和第一導(dǎo)體芯片200的基板彼此電連接。根據(jù)該實(shí)施例，可以獲得與第三實(shí)施例相同的效果。另外，無需凸塊連接，且因此， 制作工藝可以簡(jiǎn)單。圖11示出圖示根據(jù)第九實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。除了 EBG結(jié)構(gòu)20 的配置，該半導(dǎo)體裝置與根據(jù)圖10中示出的第八實(shí)施例的半導(dǎo)體裝置具有相同的配置。該實(shí)施例中的EBG結(jié)構(gòu)20不包括通孔212和第一導(dǎo)體圖案222。而是，EBG結(jié)構(gòu)20包括雜質(zhì)區(qū)域202、切割成導(dǎo)體片的第二導(dǎo)體圖案122以及通孔114。雜質(zhì)區(qū)域202、切割成導(dǎo)體片的第二導(dǎo)體圖案122以及通孔114的配置類似于第二實(shí)施例中的圖4中示出的配置。該EBG結(jié)構(gòu)20是蘑菇型EBG結(jié)構(gòu)，但是雜質(zhì)區(qū)域202對(duì)應(yīng)于與蘑菇的頭部相對(duì)的導(dǎo)體平面。第一導(dǎo)體平面112對(duì)應(yīng)于連接到蘑菇的導(dǎo)體平面。通孔114對(duì)應(yīng)于蘑菇的電感部分。切割成導(dǎo)體片的第二導(dǎo)體圖案122對(duì)應(yīng)于蘑菇的頭部。多個(gè)第二導(dǎo)體圖案122通過多個(gè)通孔114和導(dǎo)體圖案112彼此電連接。根據(jù)該實(shí)施例，可以獲得與第八實(shí)施例相同的效果。另外，可以通過雜質(zhì)區(qū)域202 調(diào)節(jié)有效電容，且因而可以控制EBG結(jié)構(gòu)20的帶隙。尤其在低電阻，可以提高每單位面積的電容。因而，既使使用相同的面積，EBG結(jié)構(gòu)20的帶隙可以向低頻側(cè)偏移。在該實(shí)施例中，不必提供雜質(zhì)區(qū)域202。在這種情況中，第一半導(dǎo)體芯片200的基板對(duì)應(yīng)于蘑菇型EBG 結(jié)構(gòu)中的上側(cè)導(dǎo)體平面。圖12示出圖示根據(jù)第十實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。除了 EBG結(jié)構(gòu)20 的配置，該半導(dǎo)體裝置與根據(jù)第一實(shí)施例的半導(dǎo)體裝置具有相同的配置。首先，第一導(dǎo)體圖案222 (第三導(dǎo)體)不具有島形狀且是片狀導(dǎo)體圖案。不提供凸塊 302。該EBG結(jié)構(gòu)20是蘑菇型EBG結(jié)構(gòu)，但是平面第一導(dǎo)體圖案222對(duì)應(yīng)于與蘑菇的頭部相對(duì)的導(dǎo)體平面。第一導(dǎo)體平面112對(duì)應(yīng)于下側(cè)導(dǎo)體平面。通孔114對(duì)應(yīng)于蘑菇的電感部分。切割成導(dǎo)體片的第二導(dǎo)體圖案122對(duì)應(yīng)于蘑菇的頭部。根據(jù)該實(shí)施例，可以獲得與第一實(shí)施例相同的效果。另外，因?yàn)橥箟K連接部分的數(shù)目小，所以可以提高半導(dǎo)體裝置的產(chǎn)出率。圖15示出圖示根據(jù)第十一實(shí)施例的半導(dǎo)體裝置的配置的剖面圖。在該半導(dǎo)體裝置中，半導(dǎo)體芯片610以倒裝芯片方式安裝在中介層基板400上。半導(dǎo)體芯片610以使得其中形成多層布線650和重新分布層的面面朝下的方式安裝在中介層基板400上。重新分布層的電極墊6 通過凸塊300連接到中介層基板400的電極墊420。電極墊628、凸塊300 和電極墊420布置在第一區(qū)域14中。在重新分布層中提供用作導(dǎo)體片626的多個(gè)島狀導(dǎo)體圖案。這些多個(gè)島狀導(dǎo)體圖案通過凸塊302連接到中介層基板400的島狀第二導(dǎo)體圖案422。中介層基板400的配置類似于第七實(shí)施例示出的配置。多層布線650包括片狀導(dǎo)體平面616。導(dǎo)體平面616在導(dǎo)體片6 下方的互連層中形成且在平面圖中位于疊蓋導(dǎo)體平面616的區(qū)域中。EBG結(jié)構(gòu)M的單位單元56具有與第一實(shí)施例的單位單元50相同的蘑菇結(jié)構(gòu)。具體而言，導(dǎo)體圖案412對(duì)應(yīng)于連接到蘑菇的導(dǎo)體平面。通孔414、第二導(dǎo)體圖案422和凸塊 302對(duì)應(yīng)于蘑菇的電感部分。導(dǎo)體片擬6對(duì)應(yīng)于蘑菇的頭部。導(dǎo)體平面616對(duì)應(yīng)于與蘑菇的頭部相對(duì)的導(dǎo)體平面。另外，EGB結(jié)構(gòu)M形成為環(huán)繞第一區(qū)域14。在該實(shí)施例中，EBG結(jié)構(gòu)M使用導(dǎo)體片擬6和第二導(dǎo)體圖案422形成。導(dǎo)體片626 在半導(dǎo)體芯片610上形成。第二導(dǎo)體圖案422在中介層基板400上形成。因而，EBG結(jié)構(gòu) 24在半導(dǎo)體芯片610和中介層基板400之間的空隙中形成。因此，防止噪聲在空隙中傳播且輻射到外部。
此前，已經(jīng)參考附圖描述了本發(fā)明的實(shí)施例，但是這些描述僅是說明性的且可以采用不同于上述配置的各種配置。例如，EBG結(jié)構(gòu)20至M的配置不限于上述實(shí)施例，且呈現(xiàn)EBG屬性的任意結(jié)構(gòu)可以作為EBG結(jié)構(gòu)20至M應(yīng)用。本專利申請(qǐng)要求于2009年11月10日提交的日本專利申請(qǐng)No. 2009-257070的優(yōu)先權(quán)，此處通過引用并入該申請(qǐng)的公開內(nèi)容。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 安裝對(duì)象；安裝在該安裝對(duì)象上方的第一半導(dǎo)體芯片；多個(gè)第一導(dǎo)體，它們被重復(fù)地提供給選自由該第一半導(dǎo)體芯片和該安裝對(duì)象組成的組的一個(gè)元件；第二導(dǎo)體，其被提供給選自由該第一半導(dǎo)體芯片和該安裝對(duì)象組成的組的另一元件， 該第二導(dǎo)體與該多個(gè)第一導(dǎo)體相對(duì)；以及多個(gè)連接構(gòu)件，其被提供在安裝對(duì)象和第一半導(dǎo)體芯片之間的空隙處，該多個(gè)連接構(gòu)件將該多個(gè)第一導(dǎo)體電連接到該第二導(dǎo)體，其中該多個(gè)第一導(dǎo)體通過該多個(gè)連接構(gòu)件和第二導(dǎo)體彼此電連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括提供給該一個(gè)元件的第三導(dǎo)體，該第三導(dǎo)體位于該一個(gè)元件的內(nèi)層處且位于第一導(dǎo)體下方，該第三導(dǎo)體與該多個(gè)第一導(dǎo)體相對(duì)，該第三導(dǎo)體不電連接到該一個(gè)元件中的第一導(dǎo)體。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置， 其中該第二導(dǎo)體在該另一元件的內(nèi)層處形成， 該半導(dǎo)體裝置還包括通孔，其被提供給該另一元件且將第二導(dǎo)體電連接到該連接構(gòu)件。
4.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的半導(dǎo)體裝置， 其中該另一元件是第一半導(dǎo)體芯片，以及該第二導(dǎo)體是第一半導(dǎo)體芯片的基板。
5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的半導(dǎo)體裝置，其中選自由該第一導(dǎo)體和該第二導(dǎo)體組成的組的一個(gè)元件被連接到電源，且另一元件被連接到地。
6.一種半導(dǎo)體裝置，包括 安裝對(duì)象；安裝在安裝對(duì)象上方的第一半導(dǎo)體芯片；多個(gè)第一導(dǎo)體，它們被重復(fù)地提供給選自由安裝對(duì)象和第一半導(dǎo)體芯片組成的組的一個(gè)元件；被提供給該一個(gè)元件的第二導(dǎo)體，該第二導(dǎo)體與該多個(gè)第一導(dǎo)體相對(duì)；多個(gè)通孔，它們將該多個(gè)第一導(dǎo)體連接到第二導(dǎo)體，其中該多個(gè)第一導(dǎo)體通過該多個(gè)通孔和第二導(dǎo)體彼此電連接。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置， 其中該一個(gè)元件是第一半導(dǎo)體芯片，以及該第二導(dǎo)體是第一半導(dǎo)體芯片的基板。
8.根據(jù)權(quán)利要求6或7所述的半導(dǎo)體裝置，還包括第三導(dǎo)體，其被提供給選自由安裝對(duì)象和第一半導(dǎo)體芯片組成的組的該另一元件，該第三導(dǎo)體與該多個(gè)第一導(dǎo)體相對(duì)。
9.根據(jù)權(quán)利要求1至8中的任一項(xiàng)所述的半導(dǎo)體裝置，還包括第一外部連接端子，其被形成在第一半導(dǎo)體芯片的與安裝對(duì)象相對(duì)的面上方； 第二外部連接端子，其被形成在安裝對(duì)象的與第一半導(dǎo)體芯片相對(duì)的面上方；以及連接構(gòu)件，其將第一外部連接端子連接到第二外部連接端子，其中第一導(dǎo)體和第二導(dǎo)體形成為在平面圖中環(huán)繞第一外部連接端子、第二外部連接端子和連接構(gòu)件。
10.根據(jù)權(quán)利要求1至9中的任一項(xiàng)所述的半導(dǎo)體裝置，其中該第一導(dǎo)體被形成在第一半導(dǎo)體芯片的與安裝對(duì)象相對(duì)的面上方。
11.根據(jù)權(quán)利要求1至9中的任一項(xiàng)所述的半導(dǎo)體裝置，其中該第一導(dǎo)體被形成在安裝對(duì)象的與第一半導(dǎo)體芯片相對(duì)的面上方。
12.根據(jù)權(quán)利要求1至11中的任一項(xiàng)所述的半導(dǎo)體裝置， 其中該安裝對(duì)象是中介層基板。
13.根據(jù)權(quán)利要求1至11中的任一項(xiàng)所述的半導(dǎo)體裝置， 其中該安裝對(duì)象是第二半導(dǎo)體芯片。
14.一種噪聲抑制方法，包括向在其上方安裝半導(dǎo)體芯片的安裝對(duì)象提供第一導(dǎo)體；以及向該半導(dǎo)體芯片提供第二導(dǎo)體，該第二導(dǎo)體位于與第一導(dǎo)體相對(duì)的區(qū)域， 其中選自由第一導(dǎo)體和第二導(dǎo)體組成的組的至少一個(gè)元件形成為具有重復(fù)結(jié)構(gòu)，且通過使用第一導(dǎo)體和第二導(dǎo)體來形成電磁帶隙(EBG)結(jié)構(gòu)，該方法防止噪聲從安裝對(duì)象和第一半導(dǎo)體芯片之間的空隙泄露。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置和噪聲抑制方法。第一半導(dǎo)體芯片(200)被安裝在第二半導(dǎo)體芯片(100)上。第一半導(dǎo)體芯片(200)具有第一導(dǎo)體圖案(222)。第二半導(dǎo)體芯片(100)具有第二導(dǎo)體圖案(122)。第二導(dǎo)體圖案(122)在平面圖中在疊蓋第一導(dǎo)體圖案(222)的區(qū)域處形成。選自由第一導(dǎo)體圖案(222)和第二導(dǎo)體圖案(122)組成的組的至少一個(gè)元件具有重復(fù)結(jié)構(gòu)。
文檔編號(hào)H01L25/18GK102598262SQ20108005097
公開日2012年7月18日 申請(qǐng)日期2010年9月1日 優(yōu)先權(quán)日2009年11月10日
發(fā)明者石田尚志, 竹村浩一 申請(qǐng)人:日本電氣株式會(huì)社