專利名稱：用于鰭式fet和三柵極器件的環(huán)繞式接觸的制作方法
用于鰭式FET和三柵極器件的環(huán)繞式接觸
背景技術(shù)：
在常規(guī)的鰭式FET和三柵極晶體管器件中，源極和漏極區(qū)的接觸區(qū)域，即源極和漏極區(qū)域的頂部，隨著鰭高增加是恒定的，由此隨著鰭高增加，由于接觸界面面積小，導(dǎo)致驅(qū)動電流的增減不是最佳。因此，常規(guī)鰭式FET和三柵極晶體管器件的源極和漏極區(qū)域頂部的區(qū)域隨著鰭高度增加而保持基本恒定。


、在附圖的圖中以舉例的方式而非限制方式例示這里公開的實施例，其中類似的附圖標(biāo)記指示類似元件，并且其中圖I示出了根據(jù)這里公開的主題的示范性鰭式FET或三柵極晶體管100 ；圖2A-2I示出了根據(jù)這里公開的主題形成接觸結(jié)構(gòu)的工藝步驟序列；以及圖3示出了與圖2A-2I所示工藝步驟序列對應(yīng)的工藝流程。應(yīng)該認識到，為了簡單和/或例示清晰起見，圖中所示的元件未必是按比例繪制的。例如，為了清楚起見，一些元件的尺度可能相對于其他元件被放大。此外，如果認為合適，在各幅圖之間重復(fù)使用附圖標(biāo)記以指示對應(yīng)和/或相似的元件。
具體實施例方式這里描述了用于鰭式FET和三柵極器件的接觸結(jié)構(gòu)的實施例。在以下描述中，闡述了很多具體細節(jié)以提供對這里公開的實施例的透徹理解。不過，相關(guān)領(lǐng)域的技術(shù)人員將認識到，可以實踐這里公開的實施例而無需一個或多個具體細節(jié)，或利用其他方法、部件、材料等。在其他情況下，未詳細示出或描述公知的結(jié)構(gòu)、材料或操作以避免使說明書各方面模糊。在整個說明書中，提到“一個實施例”或“實施例”表示在至少一個實施例中包括了結(jié)合實施例描述的特定特征、結(jié)構(gòu)或特性。于是，整個說明書中各處出現(xiàn)短語“在一個實施例中”或“在實施例中”未必全都指相同實施例。此外，可以在一個或多個實施例中以適當(dāng)方式組合特定特征、結(jié)構(gòu)或特性。這里使用“示范性”一詞表示“充當(dāng)范例、實例或例示”。這里描述為“示范性”的任何實施例都不應(yīng)被解釋為一定相對于其他實施例是優(yōu)選或有利的。這里公開的主題涉及用于鰭式FET或三柵極晶體管器件的接觸結(jié)構(gòu)，其利用了環(huán)繞結(jié)構(gòu)，使得接觸面積有利地隨著鰭高增加而增減。亦即，根據(jù)這里公開的主題，接觸面積隨著鰭高度增加而成比例得增加。圖I示出了根據(jù)這里公開的主題的示范性鰭式FET或三柵極晶體管100。在襯底101上形成三柵極晶體管100。在示范性實施例中，襯底101是絕緣襯底,其包括下方單晶硅襯底102，所述單晶硅襯底102上形成絕緣層103，例如二氧化硅膜。不過，可以在任何絕緣襯底上形成三柵極晶體管100，例如由硅的二氧化物、氮化物、氧化物或藍寶石形成的襯底。在示范性實施例中，襯底101可以是半導(dǎo)體襯底，例如，但不限于單晶硅襯底或砷化鎵襯底。在又一示范性實施例中，襯底101可以是全部由例如硅形成的體結(jié)構(gòu)。三柵極晶體管100包括形成于絕緣襯底101的絕緣體103上的半導(dǎo)體主體104。半導(dǎo)體主體104可以由任何半導(dǎo)體材料形成，例如，但不限于硅、鍺、硅-鍺合金、砷化鎵、銻化銦、磷化鎵、銻化鎵或碳納米管。半導(dǎo)體主體104可以由任何能夠通過施加外部電控制可逆地從絕緣態(tài)改變?yōu)閷?dǎo)電態(tài)的材料形成。在一個示范性實施例中，在希望晶體管100具有最佳電氣性能時，半導(dǎo)體主體104理想地是單晶膜。例如，當(dāng)在高性能應(yīng)用中，例如在高密度電路(例如微處理器中)使用晶體管100時，半導(dǎo)體主體104為單晶膜。不過，在將晶體管100用于性能要求較不嚴格的應(yīng)用中時，例如用于液晶顯示器中時，半導(dǎo)體主體104可以是多晶膜。絕緣體103將半導(dǎo)體主體104與單晶硅襯底101絕緣。在示范性實施例中，半導(dǎo)體主體104包括單晶娃膜。半導(dǎo)體主體104包括一對橫向相對側(cè)壁105和106,側(cè)壁分開一定距離，該距離定義半導(dǎo)體主體104的寬度。此外，半導(dǎo)體主體104包括頂表面107，頂表面107與襯底101上形成的底表面(未不出)相對。頂表面107和底表面(未不出)之間的距離定義主體高度。在一個示范性實施例中，主體高度基本等于主體寬度。在另一示范性實施 例中，半導(dǎo)體主體104的寬度和高度小于大約30納米，理想地小于大約20納米。在又一示范性實施例中，主體高度介于大約主體寬度的一半到主體寬度兩倍之間。三柵極晶體管100還包括形成于半導(dǎo)體主體104三側(cè)上和周圍的柵極電介質(zhì)層(未示出)。柵極電介質(zhì)層形成于側(cè)壁105上或與側(cè)壁105相鄰，形成于頂表面107上，形成于主體104的側(cè)壁106上或與側(cè)壁106相鄰。柵極電介質(zhì)層可以由任何柵極電介質(zhì)材料形成。在一個示范性實施例中，柵極電介質(zhì)層包括二氧化硅、氮氧化硅或氮化硅電介質(zhì)層。在另一示范性實施例中，柵極電介質(zhì)層包括形成為厚度介于大約5人和大約20A之間的氮氧化娃膜。在又一不范性實施例中，柵極電介質(zhì)層是Hi-K柵極電介質(zhì)層,例如金屬氧化物電介質(zhì)，例如，但不限于五氧化鉭、氧化鉭、氧化鉿、二氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化錯娃、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭、銀酸鉛鋅和鋯鈦酸鉛(PZT)。三柵極器件100還包括柵極電極109。柵極電極109形成于柵極電介質(zhì)層上和周圍。亦即，柵極電極109形成于半導(dǎo)體主體104中形成柵極電介質(zhì)的三側(cè)上的柵極電介質(zhì)上或與其相鄰。柵極電極109具有一對橫向相對的側(cè)壁110和111，側(cè)壁分開一定距離，該距離界定晶體管100的柵極長度Lg。在示范性實施例中，柵極電極109的橫向相對側(cè)壁110和111在基本垂直于半導(dǎo)體主體104的橫向相對側(cè)壁105和106的方向上延伸。柵極電極109可以由任何適當(dāng)?shù)臇艠O電極材料形成。在一個示范性實施例中，柵極電極109包括被摻雜到大約I X IO19原子/cm3和大約I X IO20原子/cm3之間濃度密度的多晶硅。在另一示范性實施例中，柵極電極109可以是金屬柵極電極，例如，但不限于鎢、鉭、鈦、鉿、錯、招、釕、鈕、鉬、鈷、鎳及它們的碳化物和氮化物。在示范性實施例中，柵極電極109由具有介于大約4. 6eV和大約4. SeV之間的中等間隙逸出功的材料形成。還應(yīng)當(dāng)認識到，柵極電極109未必一定是單種材料，而可以包括薄膜的復(fù)合疊置體，例如，但不限于多晶硅/金屬電極或金屬/多晶硅電極。三柵極晶體管100還包括源極區(qū)120和漏極區(qū)130。如圖I所示，在柵極電極109的相對側(cè)上在半導(dǎo)體主體104中形成源極區(qū)112和漏極區(qū)113。源極區(qū)112和漏極區(qū)113由同樣的導(dǎo)電類型，例如N型或P型形成。在示范性實施例中，源極區(qū)112和漏極區(qū)113包括介于大約I X IO19原子/cm3和大約I X IO21原子/cm3之間的摻雜濃度。源極區(qū)112和漏極區(qū)113可以由均勻濃度形成或可以包括不同濃度或摻雜分布的子區(qū)，例如尖端區(qū)域(例如，源極/漏極擴展區(qū))。在一個示范性實施例中，在晶體管100是對稱晶體管時，源極區(qū)112和漏極區(qū)113將包括同樣的摻雜濃度和分布。在另一示范性實施例中，在三柵極晶體管100被形成為不對稱晶體管時，那么源極區(qū)112和漏極區(qū)113的摻雜濃度和分布可以改變，以獲得特定的電氣特性。在另一示范性實施例中，源極和漏極區(qū)112和113包括形成于半導(dǎo)體主體104暴露表面上的半導(dǎo)體膜115以形成源極和漏極接觸區(qū)域。在另一示范性實施 例中，在源極-漏極區(qū)域中凹陷蝕刻鰭之后生長膜115，膜115將用于使溝道發(fā)生應(yīng)變。一個范例是應(yīng)變硅鍺SiGe。另一個范例是應(yīng)變碳化硅SiC。位于源極區(qū)112和漏極區(qū)113之間的半導(dǎo)體主體104的部分界定晶體管100的溝道區(qū)(未示出)。還可以將溝道區(qū)定義為柵極電極109圍繞的半導(dǎo)體主體104的區(qū)域。不過，有時源極/漏極區(qū)可以通過例如擴散，稍微延伸到柵極電極下方，以界定稍小于柵極電極長度Lg的溝道區(qū)。在示范性實施例中，溝道區(qū)包括本征或不摻雜單晶硅。在一個示范性實施例中，溝道區(qū)包括摻雜單晶硅。在溝道區(qū)摻雜時，典型地將其摻雜到介于大約IXlO16原子/cm3到大約IXlO19原子/cm3之間的電導(dǎo)率水平。在示范性實施例中，在溝道區(qū)摻雜時，典型地將溝道區(qū)摻雜成與源極區(qū)112和漏極區(qū)113相反的導(dǎo)電類型。例如，在源極和漏極區(qū)是N型導(dǎo)電時，溝道區(qū)將被摻雜成P型導(dǎo)電。類似地，在源極和漏極區(qū)是P型導(dǎo)電時，溝道區(qū)將被摻雜成N型導(dǎo)電。通過這種方式，可以將三柵極晶體管100分別形成NMOS晶體管或PMOS晶體管?？梢詫系绤^(qū)進行均勻摻雜或可以非均勻摻雜或摻雜不同濃度，以提供特定的電氣和性能特性。例如，如果需要，溝道區(qū)可以包括“暈圈”區(qū)域。晶體管100的一個示范性實施例包括形成于柵極電極109側(cè)壁上的側(cè)壁間隔體114。在另一示范性實施例中，源極和漏極區(qū)112和113包括形成于半導(dǎo)體主體104暴露表面上的半導(dǎo)體膜115以形成源極和漏極接觸區(qū)域。在另一示范性實施例中，在源極-漏極區(qū)域中凹陷蝕刻鰭之后生長膜115，膜115將用于使溝道發(fā)生應(yīng)變。一個范例是應(yīng)變SiGe。此外，如果需要，可以在柵極電極109頂部形成半導(dǎo)體膜116。半導(dǎo)體膜116可以是單晶膜或多晶膜。在一個示范性實施例中，半導(dǎo)體膜116是外延(單晶)硅膜。在另一示范性實施例中，硅膜115由選擇性沉積工藝形成，其中僅在包含硅的暴露區(qū)域上形成硅，例如在半導(dǎo)體主體104的暴露頂表面上和側(cè)壁上。金屬117形成于源極和漏極區(qū)上以及柵極電極109頂部。金屬117可以由例如鈦、鎢、鎳、銅或鈷，或接觸電阻等于或好于NiSi的任何其他金屬或硅化物接觸形成。金屬117形成于源極和漏極區(qū)上以形成源極和漏極接觸區(qū)，使得接觸區(qū)有利地隨著鰭高增大而增減。在示范性替代實施例中，可以通過使金屬117與硅或硅鍺反應(yīng)來形成娃化物。在圖2A-2I中示出了根據(jù)這里公開的主題的實施例制造三柵極晶體管的方法。圖3是總結(jié)了圖2A-2I中所示制造三柵極晶體管的過程的流程圖。三柵極晶體管的制造開始于襯底201。在一個示范性實施例中，如圖2A中所示，在襯底201上形成硅或半導(dǎo)體膜202。在另一示范性實施例中，襯底201包括絕緣襯底，例如基于氧化物的襯底。在又一示范性實施例中，絕緣襯底201包括底部單晶硅襯底203和頂部絕緣層204，例如硅-二氧化物膜或硅-氮化物膜。絕緣層204將半導(dǎo)體膜202與襯底203隔離。在一個示范性實施例中，將絕緣層204形成為具有大約200A和大約2000A之間的厚度。有時將絕緣層204稱為“掩埋氧化物”層。當(dāng)在絕緣襯底201上形成硅或半導(dǎo)體膜202時，生成了絕緣體上硅或半導(dǎo)體(SOI)襯底200。在其他示范性實施例中，襯底201可以是半導(dǎo)體襯底，例如，但不限于硅單晶襯底或砷化鎵襯底。盡管在一個示范性實施例中半導(dǎo)體膜202是硅膜，但在其他示范性實施例中，半導(dǎo)體膜202可以是其他類型的半導(dǎo)體膜，例如，但不限于鍺、硅鍺合金、砷化鎵、銻化銦、磷化鎵、銻化鎵或碳納米管。在一個示范性實施例中，半導(dǎo)體膜202是本征(即未摻雜)硅膜。在其他示范性實施例中，將半導(dǎo)體膜202摻雜成濃度水平介于約I X IO16原子/cm3和約I X IO19原子/cm3的P型或N型電導(dǎo)率?？梢酝ㄟ^例如離子注入摻雜半導(dǎo)體膜202(即在沉積半導(dǎo)體膜202的同時摻雜)或在襯底201上形成半導(dǎo)體膜202之后摻雜。在形成之后摻雜使得能夠在同一絕緣襯底上容易地制造PMOS和NMOS三柵極器件。制造過程中這一點處的半導(dǎo)體主體摻雜水平?jīng)Q定了器件溝道區(qū)的摻雜水平。 將半導(dǎo)體膜202形成為厚度大致等于接下來形成的所制造三柵極晶體管的半導(dǎo)體主體希望的高度。在一個示范性實施例中，半導(dǎo)體膜202的厚度或高度205小于大約30納米，理想地小于大約20納米。在另一示范性實施例中，將半導(dǎo)體膜202形成為厚度大致等于所制造三柵極晶體管希望的柵極“長度”。在又一示范性實施例中，將半導(dǎo)體膜202形成為比器件的期望柵極長度更厚。在又一示范性實施例中，將半導(dǎo)體膜202形成為厚度使得所制造的三柵極晶體管能夠以針對其設(shè)計柵極長度(Lg)完全耗盡方式工作。半導(dǎo)體膜202可以形成于襯底201上。圖3中的步驟301對應(yīng)于根據(jù)這里公開的主題的實施例制造三柵極晶體管的這個部分。在通常稱為SMOX技術(shù)的形成絕緣體上硅(SOI)襯底的一種示范性技術(shù)中，以高劑量向單晶硅襯底中注入氧原子，然后退火以在襯底之內(nèi)形成掩埋氧化物204。掩埋氧化物204上方的單晶硅襯底的部分變?yōu)楣枘?02。用于形成SOI襯底的另一種示范性技術(shù)是通常稱為結(jié)合SOI的外延硅膜轉(zhuǎn)移技術(shù)。在結(jié)合SOI技術(shù)中，第一硅晶片在其表面上生長有薄氧化物，稍后其將充當(dāng)SOI結(jié)構(gòu)中的掩埋氧化物204。接下來，向第一硅晶片中進行高劑量氫注入，以在第一晶片的硅表面下方形成高應(yīng)力區(qū)域。然后翻轉(zhuǎn)第一晶片并結(jié)合到第二硅晶片的表面。然后沿著氫注入生成的高應(yīng)力平面劈開第一晶片，獲得SOI結(jié)構(gòu)，其包括頂部的薄硅層和單晶硅襯底頂部所有下方的掩埋氧化物。平滑技術(shù)，例如HC平滑或化學(xué)機械拋光(CMP)可用于將半導(dǎo)體膜202的頂表面平滑成其期望厚度。在另一示范性替代實施例中，襯底201可以由體材料，例如硅形成。在制造過程中的這個點，如果需要，可以在SOI襯底200中形成隔離區(qū)(未示出)，以便使其中要形成的各晶體管彼此隔離?？梢酝ㄟ^例如用光刻和蝕刻技術(shù)蝕刻掉圍繞三柵極晶體管的襯底膜202的部分，然后利用絕緣膜，例如SiO2回填蝕刻的區(qū)域，形成隔離區(qū)。為了在襯底200上形成三柵極晶體管，如圖2B所示，在半導(dǎo)體膜202上形成光致抗蝕劑掩模206。光致抗蝕劑掩模206包含界定接下來在半導(dǎo)體膜202中形成一個或多個半導(dǎo)體主體或鰭的位置的圖案或多個圖案?？梢酝ㄟ^光刻技術(shù)，包括對毯式沉積的光致抗蝕劑膜進行掩蔽、曝光和顯影，形成光致抗蝕劑掩模206。光致抗蝕劑圖案界定三柵極晶體管中接下來形成的半導(dǎo)體主體或鰭的期望寬度。在一個示范性實施例中，該圖案界定寬度等于或大于所制造晶體管柵極長度Lg期望寬度的鰭或主體。因此，用于制造晶體管的最嚴格光刻約束與柵極電極構(gòu)圖相關(guān)，而非與半導(dǎo)體主體或鰭定義相關(guān)。在一個示范性實施例中，半導(dǎo)體主體或鰭將具有小于或等于大約30納米，理想地小于或等于大約20納米的寬度。在一個示范性實施例中，半導(dǎo)體主體或鰭的圖案寬度近似等于硅主體高度205。此外，光致抗蝕劑掩模206還可以包括用于界定要形成源極著陸(landing)焊盤(未示出)和漏極著陸焊盤(未示出)的位置的圖案。著陸焊盤(未示出)可用于將所制造晶體管的各源極區(qū)連接在一起并將各漏極區(qū)連接在一起。
在形成光致抗蝕劑掩模206之后，如有需要，與光致抗蝕劑掩模206對準地蝕刻半導(dǎo)體膜202，以形成一個或多個硅主體207或鰭207 (圖2C)以及源極和漏極著陸焊盤。圖3中的步驟302對應(yīng)于根據(jù)這里公開的主題的實施例制造三柵極晶體管的這個部分。蝕刻半導(dǎo)體膜202直到暴露出下方的掩埋氧化物層204?？梢允褂冒雽?dǎo)體蝕刻技術(shù)，例如各向異性等離子體蝕刻或反應(yīng)離子蝕刻來與掩模206對準地蝕刻半導(dǎo)體膜202。在已經(jīng)蝕刻半導(dǎo)體膜202形成一個或多個半導(dǎo)體主體或鰭207 (以及源極/漏極著陸焊盤，如果需要的話)之后，例如，利用化學(xué)脫模和O2灰化去除光致抗蝕劑掩模，以產(chǎn)生襯底和半導(dǎo)體主體，如圖2C中所示。在示范性替代實施例中，可以形成阱和Vt注入。接下來，如圖2D中所示,在每個半導(dǎo)體主體207上和周圍形成柵極電介質(zhì)層208。亦即，在每個半導(dǎo)體主體207的頂表面209上以及在每個半導(dǎo)體主體207的橫向相對側(cè)壁210和211上形成柵極電介質(zhì)層208。柵極電介質(zhì)可以是沉積的電介質(zhì)或生長的電介質(zhì)。在一個示范性實施例中，柵極電介質(zhì)層208是利用干法/濕法氧化工藝生長的硅-二氧化物介質(zhì)膜。在示范性實施例中，將硅-二氧化物膜生長到介于大約5人和大約13人之間的厚度。在另一示范性實施例中，柵極電介質(zhì)膜207是沉積的電介質(zhì)，例如，但不限于高介電常數(shù)膜，例如金屬氧化物電介質(zhì)，例如五氧化鉭和氧化鈦或其他高K電介質(zhì)，例如鋯酸鹽、鈦酸鹽(PZT)或鋇鍶(BST)。例如，可以通過化學(xué)氣相沉積(CVD)形成高介電常數(shù)膜。在示范性替代實施例中，可以為Hi-K/金屬柵極制造過程形成偽柵極。在形成柵極電介質(zhì)層208之后，形成柵極電極212。圖3中的步驟303對應(yīng)于根據(jù)這里公開的主題的實施例制造三柵極晶體管的這個部分。如圖2D和2E所示，在柵極電介質(zhì)層208的所有側(cè)上形成柵極電極212。圖2E示出了通過單個柵極電極212耦合在一起的兩個晶體管，而圖2D僅示出了一個晶體管。柵極電極212具有與底表面(未示出，形成于絕緣層204上)相反且具有一對橫向相對側(cè)壁214和215的頂表面213 (圖2D)。橫向相對側(cè)壁214和215之間的距離界定三柵極晶體管的柵極長度Lg。在一個示范性實施例中，柵極長度Lg小于或等于大約30納米，理想地小于或等于大約20納米。例如，可以通過在圖2D所示的襯底上毯式沉積適當(dāng)?shù)臇艠O電極材料來形成柵極電極212。在一個示范性實施例中，將柵極電極212形成為具有大約200A和大約3000人之間的厚度。在另一示范性實施例中，柵極電極212的厚度或高度至少是半導(dǎo)體主體208高度的三倍。然后利用光刻和蝕刻技術(shù)對柵極電極材料構(gòu)圖以由柵極電極材料形成柵極電極212。在一個示范性實施例中,柵極電極材料包括多晶娃。在另一示范性實施例中，柵極電極材料包括多晶硅-鍺合金。在又一示范性實施例中，柵極電極材料可以包括金屬膜，例如鎢、鉭及其氮化物。接下來，在半導(dǎo)體主體208中柵極電極212的相對側(cè)上形成用于晶體管的源極216和漏極區(qū)217。在示范性替代實施例中，可以形成尖端和間隔體。圖3中的步驟304對應(yīng)于根據(jù)這里公開的主題的實施例制造三柵極晶體管的這個部分。在一個示范性實施例中，源極區(qū)216和漏極區(qū)217包括尖端或源極/漏極擴展區(qū)(未示出)?？梢酝ㄟ^向半導(dǎo)體主體207中柵極電極212兩側(cè)置入摻雜劑來形成這樣的源極和漏極擴展區(qū)以便形成尖端區(qū)域。如果利用源極和漏極著陸焊盤(未示出)，在此時也可以對源極和漏極著陸焊盤進行摻雜。對于PMOS三柵極晶體管，將半導(dǎo)體鰭或主體208摻雜成濃度介于約I X IO20原子/cm3和約IXlO21原子/cm3的P型導(dǎo)電。對于NMOS三柵極晶體管，將半導(dǎo)體鰭或主體208摻雜成濃度介于約I XlO2tl原子/cm3和約IXlO21原子/cm3的N型導(dǎo)電。在一個示范性實施例中，通過離子注入摻雜硅膜。在另一示范性實施例中，在垂直方向(即垂直于襯底200的方向)上進行離子注入。在柵極電極212是多晶硅柵極電極時，可以在離子注入工藝期間對柵極電極212進行摻雜。柵極電極212充當(dāng)掩模以防止離子注入步驟對三柵極晶體管的溝道區(qū)(未示出)摻雜。溝道區(qū)是半導(dǎo)體主體208中位于柵極電極212下方或被其圍繞的部分。如果柵極電極212是金屬電極，可以在離子注入過程期間使用電介質(zhì)硬掩模阻擋摻雜。在其他示范性實施例中，可以使用其他示范性方法，例如固體源擴散，對半導(dǎo)體主體摻雜以形成源極和漏極擴展區(qū)。在另一示范性實施例中，源極和漏極區(qū)216和217包括形成于半導(dǎo)體主體207暴露表面上的半導(dǎo)體膜(未示出)以形成源極和漏極接觸區(qū)域。在另一示范性實施例中，在源極-漏極區(qū)域中凹陷蝕刻鰭之后生長半導(dǎo)體膜(未示出)，半導(dǎo)體膜將用于使溝道發(fā)生應(yīng)變。一個范例是應(yīng)變硅鍺SiGe。另一個范例是應(yīng)變碳化硅SiC。
在示范性實施例中，可以在形成源極/漏極區(qū)或源極/漏極擴展區(qū)之前在半導(dǎo)體主體207中形成“暈圈”區(qū)(未示出)。暈圈區(qū)是器件溝道區(qū)中形成的摻雜區(qū)，與器件的溝道區(qū)導(dǎo)電類型相同，但比其摻雜濃度稍高?？梢酝ㄟ^利用大角度離子注入技術(shù)在柵極電極下方離子注入摻雜劑來形成暈圈區(qū)域。接下來，如果需要，可以進一步處理襯底以形成額外的特征，例如重摻雜的源極/漏極接觸區(qū)域、源極和漏極區(qū)上的沉積硅、以及柵極電極，也可以在柵極電極上形成源極/漏極接觸。可以通過在鰭周圍沉積金屬并使其發(fā)生反應(yīng)或使其不發(fā)生反應(yīng)來形成源極/漏極接觸。如果使沉積金屬未反應(yīng)，那么會移除不希望的區(qū)域中的金屬。在一個示范性實施例中，可以在柵極電極212的側(cè)壁上形成電介質(zhì)側(cè)壁間隔體218 (圖2F)?？梢岳脗?cè)壁間隔體218偏移重度源極/漏極接觸注入，可用于在選擇性硅沉積工藝期間隔離源極/漏極區(qū)域和柵極電極?？梢酝ㄟ^毯式沉積保形介質(zhì)膜在襯底200上方形成間隔體218，介質(zhì)膜例如是，但不限于氮化硅、氧化硅、氮氧化硅或其組合。以保形的方式沉積形成間隔體218的介質(zhì)膜，使得介質(zhì)膜在諸如柵極電極212的側(cè)壁的垂直表面上，以及在諸如半導(dǎo)體主體207頂部和柵極電極212頂部的水平表面上形成基本相等的高度。在一個示范性實施例中，介質(zhì)膜是通過熱壁低壓化學(xué)氣相沉積(LPCVD)工藝形成的氮化硅膜。介質(zhì)膜的沉積厚度確定了所形成間隔體的寬度或厚度。在示范性實施例中，將介質(zhì)膜形成為具有大約20人和大約200人之間的厚度。接下來，對介質(zhì)膜進行各向異性蝕刻，例如，等離子體蝕刻或反應(yīng)離子蝕刻，以形成側(cè)壁間隔體218，如圖2F中所示。介質(zhì)膜的各向異性蝕刻從諸如柵極電極212的頂部(以及著陸焊盤(未示出)的頂部(如果使用的話))的水平表面移除介質(zhì)膜，留下與諸如柵極電極212的側(cè)壁的垂直表面相鄰的電介質(zhì)側(cè)壁間隔體。繼續(xù)進行蝕刻充分長時間以從所有水平表面上移除介質(zhì)膜。在示范性實施例中，利用過度蝕刻，使得半導(dǎo)體主體207的側(cè)壁上的間隔體材料被移除，如圖2F所示。如圖2F所示，結(jié)果形成了沿柵極電極212側(cè)壁延伸和與其相鄰的側(cè)壁間隔體218。側(cè)壁間隔體218的高度被示為小于柵極電極212的高度。
接下來，如果需要，可以在半導(dǎo)體主體207的暴露表面上(以及著陸焊盤(未示出)上)形成半導(dǎo)體膜219，如圖2G所示。此外，如果需要，可以在柵極電極212頂部形成半導(dǎo)體膜220。半導(dǎo)體膜220可以是單晶膜或多晶膜。在示范性實施例中，半導(dǎo)體膜219是外延(單晶)硅膜。在一個示范性實施例中，硅膜219由選擇性沉積工藝形成，其中僅在包含硅的暴露區(qū)域上形成硅，例如在半導(dǎo)體主體207的暴露頂表面上和側(cè)壁上。在選擇性沉積工藝中，硅膜不會形成于電介質(zhì)區(qū)域上，例如側(cè)壁間隔體218上。在柵極電極212包括多晶硅膜時，半導(dǎo)體膜還會選擇性地形成于柵極電極212的頂表面上，以形成硅膜220。在一個示范性實施例中，將硅膜220形成為具有大約50人和大約500人之間的厚度。硅膜可以是就地摻雜(即在沉積期間摻雜)或接下來通過例如離子注入或固體源擴散摻雜的。將硅膜摻雜成器件源極和漏極區(qū)期望的導(dǎo)電類型。在示范性實施例中，沉積的硅膜219和220是本征硅膜(即，不摻雜的硅膜)。沉積半導(dǎo)體膜219形成升高的源極和漏極區(qū)，改善了器件的寄生特性。
在一個示范性實施例中，如圖2H中所示，利用垂直離子注入角度通過離子注入對沉積的硅膜219和220進行摻雜。離子注入工藝將沉積的硅膜219和位于下方的半導(dǎo)體主體207摻雜到介于大約I X IO20原子/cm3以及大約I X IO21原子/cm3之間的濃度，以形成源極接觸區(qū)216和漏極接觸區(qū)(圖2H中未示出)。側(cè)壁間隔體218偏移源極/漏極接觸注入步驟并將尖端區(qū)域(未示出)界定為側(cè)壁間隔體218下方的摻雜硅主體區(qū)域。于是，制造過程源極區(qū)216和漏極區(qū)217 (圖2H中未示出)的每個都包括尖端區(qū)域和接觸區(qū)域。尖端區(qū)域(未示出)是位于側(cè)壁間隔體218下方的半導(dǎo)體主體207的區(qū)域。接觸區(qū)域是與側(cè)壁間隔體218的外緣相鄰的半導(dǎo)體主體207和沉積的硅膜219的區(qū)域。此外，在利用時，源極/漏極接觸區(qū)域包括源極和漏極著陸焊盤(未示出)。接下來，金屬221以環(huán)繞構(gòu)造形成于源極和漏極區(qū)上以及柵極電極212頂部。在一個示范性實施例中，在ILD層中，例如沉積的SiO2 (未示出)中形成用于形成接觸通孔的溝槽，使得源極和漏極區(qū)的頂部和側(cè)壁暴露出來。然后利用CVD技術(shù)在源極和漏極區(qū)的暴露部分上沉積金屬221。在另一示范性實施例中，然后利用ALD技術(shù)在源極和漏極區(qū)的暴露部分上形成金屬221。利用像鎢的金屬填充通孔的剩余部分。利用化學(xué)機械拋光從通孔外部的區(qū)域移除鎢和接觸金屬。在另一示范性實施例中，在通孔內(nèi)部沉積金屬并發(fā)生反應(yīng)以形成不耗盡整個鰭的金屬硅化物，然后利用通孔金屬填充通孔，使用化學(xué)機械拋光從通孔外部移除金屬。在另一示范性實施例中，可以通過對器件進行熱處理在源極和漏極區(qū)的表面上與金屬接觸地形成硅化物。在一個示范性實施例中，形成硅化物，使其不耗盡整個源極區(qū)或整個漏極區(qū)，使得金屬221和源極和漏極區(qū)之間的界面面積與鰭高成比例。然后例如通過化學(xué)蝕刻去除多余金屬221。在使用Hi-K金屬柵極的一個示范性實施例中，在柵極上不會形成硅化物。圖3中的步驟305對應(yīng)于根據(jù)這里公開的主題的實施例制造三柵極晶體管的這個部分。金屬221可以由向源極和漏極區(qū)提供良好接觸的材料形成，例如，但不限于鈦、鎢、鎳、銅或鈷，或接觸電阻等于或小于NiSi的接觸電阻的任何其他金屬。金屬221形成于源極和漏極區(qū)上以形成源極和漏極接觸區(qū)，使得接觸區(qū)有利地隨著鰭高增大而增減。對例示的實施例進行的以上描述，包括摘要中描述的內(nèi)容，并非意在窮舉或限制到公開的精確形式。盡管出于例示目的在這里描述了具體實施例和范例，但相關(guān)領(lǐng)域的技術(shù)人員將認識到，在這一說明書的范圍之內(nèi)各種等價修改是可能的。
可以考慮到以上詳細描述做出這些修改。以下權(quán)利要求中使用的術(shù)語不應(yīng)被解釋為將范圍限制到說明書和權(quán)利要求中公開的具體實施例。相反，這里公開的實施例范圍要由以下權(quán)利要求決定，要根據(jù)權(quán)利要求解釋的成熟原則來解釋 權(quán)利要求。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 襯底；以及 形成于所述襯底上的半導(dǎo)體主體，所述半導(dǎo)體主體包括源極區(qū)和漏極區(qū)，所述源極區(qū)和所述漏極區(qū)中的至少一個包括第一側(cè)表面、第二側(cè)表面和頂表面，所述第一側(cè)表面與所述第二側(cè)表面相對， 金屬層，所述金屬層形成于基本全部所述第一側(cè)表面、基本全部所述第二側(cè)表面以及所述源極區(qū)和所述漏極區(qū)中的所述至少一個的所述頂表面上。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述金屬層提供與基本所有所述第一和第二側(cè)表面之間的接觸表面，所述接觸表面與所述半導(dǎo)體主體的高度成比例地縮放。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述襯底包括絕緣襯底或體襯底。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中所述金屬層包括鈦、鎢、鎳、銅或鈷或接觸電阻等于或小于NiSi的接觸電阻的任何其他金屬，或其組合。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，還包括 柵極電介質(zhì)層，所述柵極電介質(zhì)層形成于所述第一側(cè)表面、所述第二側(cè)表面以及所述源極區(qū)和所述漏極區(qū)之間的所述半導(dǎo)體主體的所述頂表面上，以及 形成于所述柵極電介質(zhì)層上的柵極電極。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，還包括 柵極電介質(zhì)層，所述柵極電介質(zhì)層形成于所述第一側(cè)表面、所述第二側(cè)表面以及所述源極區(qū)和所述漏極區(qū)之間的所述半導(dǎo)體主體的所述頂表面上，以及 形成于所述柵極電介質(zhì)層上的柵極電極。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述金屬層提供與基本所有所述第一和第二側(cè)表面之間的接觸表面，所述接觸表面與所述半導(dǎo)體主體的高度成比例地縮放。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述金屬層包括鈦、鎢、鎳、銅或鈷或接觸電阻等于或小于NiSi的接觸電阻的任何其他金屬，或其組合。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述襯底包括絕緣襯底或體襯底。
10.一種形成半導(dǎo)體器件的方法，所述方法包括 提供襯底；以及 在所述襯底上形成半導(dǎo)體主體，所述半導(dǎo)體主體包括源極區(qū)和漏極區(qū)，所述源極區(qū)和所述漏極區(qū)中的至少一個包括第一側(cè)表面、第二側(cè)表面和頂表面，所述第一側(cè)表面與所述第二側(cè)表面相對，以及 在基本全部所述第一側(cè)表面、基本全部所述第二側(cè)表面以及所述源極區(qū)和所述漏極區(qū)中的所述至少一個的所述頂表面上形成金屬層。
11.根據(jù)權(quán)利要求10所述的方法，其中所述金屬層提供與基本所有所述第一和第二側(cè)表面之間的接觸表面，所述接觸表面與所述半導(dǎo)體主體的高度成比例地縮放。
12.根據(jù)權(quán)利要求11所述的方法，其中所述襯底包括絕緣襯底或體襯底。
13.根據(jù)權(quán)利要求12所述的方法，其中所述金屬層包括鈦、鎢、鎳、銅或鈷或接觸電阻等于或小于NiSi的接觸電阻的任何其他金屬，或其組合。
14.根據(jù)權(quán)利要求13所述的方法，還包括 在所述第一側(cè)表面、所述第二側(cè)表面以及所述源極區(qū)和所述漏極區(qū)之間的所述半導(dǎo)體主體的所述頂表面上形成柵極電介質(zhì)層，以及在所述柵極電介質(zhì)層上形成柵極電極。
15.根據(jù)權(quán)利要求10所述的方法，還包括 在所述第一側(cè)表面、所述第二側(cè)表面以及所述源極區(qū)和所述漏極區(qū)之間的所述半導(dǎo)體主體的所述頂表面上形成柵極電介質(zhì)層，以及在所述柵極電介質(zhì)層上形成柵極電極。
16.根據(jù)權(quán)利要求15所述的方法，其中所述金屬層提供與基本所有所述第一和第二側(cè)表面之間的接觸表面，所述接觸表面與所述半導(dǎo)體主體的高度成比例地縮放。
17.根據(jù)權(quán)利要求16所述的方法，其中所述金屬層包括鈦、鎢、鎳、銅或鈷或接觸電阻等于或小于NiSi的接觸電阻的任何其他金屬，或其組合。
18.根據(jù)權(quán)利要求17所述的方法，其中所述襯底包括絕緣襯底或體襯底。
全文摘要
一種半導(dǎo)體器件包括襯底和形成于襯底上的半導(dǎo)體主體。半導(dǎo)體主體包括源極區(qū)和漏極區(qū)。源極區(qū)或漏極區(qū)或其組合包括第一側(cè)表面、第二側(cè)表面和頂表面。第一側(cè)表面與第二側(cè)表面相對，頂表面與底表面相對。源極區(qū)或漏極區(qū)或其組合包括形成于基本全部第一側(cè)表面、基本全部第二側(cè)表面和頂表面上的金屬層。
文檔編號H01L21/336GK102668093SQ201080052947
公開日2012年9月12日 申請日期2010年12月2日 優(yōu)先權(quán)日2009年12月23日
發(fā)明者K·庫恩, L·希弗倫, R·米恩德魯, S·M·塞亞 申請人:英特爾公司