專利名稱：一種芯片襯墊的設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及大規(guī)模集成電路測試領(lǐng)域，尤其涉及ー種芯片襯墊的設(shè)計(jì)方法。
背景技術(shù)：
晶圓測試(wafer probe)，是對晶圓上的每個(gè)晶粒(die)進(jìn)行針測，標(biāo)記出電氣特性不合格的晶粒，以在晶圓切割后，將不合格的晶粒予以淘汰，避免増加不必要的制造成本。隨著智能卡芯片競爭的加劇，芯片的尺寸被做得越來越小(目前已達(dá)到了 1. 4mm2 左右)，芯片尺寸的變小，使得晶圓測試所用探針卡的排針空間也越來越小。同時(shí)，為了降低測試成本，還要求對多個(gè)芯片同時(shí)進(jìn)行測試，并要求盡可能高的同測數(shù)。但是，現(xiàn)有的大規(guī)模集成電路測試儀在進(jìn)行多個(gè)芯片的同測時(shí)，由于只考慮布局相關(guān)的問題，不考慮同測， 因此，芯片襯墊(pad)的擺放位置往往設(shè)計(jì)得不是很合理。例如，圖1的襯墊排列方式，是在同一個(gè)芯片的水平方向上放置兩個(gè)襯墊，這樣，在探針卡的出針方向(X軸方向)上就需要針對每個(gè)芯片出兩層探針，4個(gè)芯片就需要8層探針，這加大了探針卡的制作和維護(hù)的難度，尤其是對于小尺寸芯片的大規(guī)模同測(例如256同測)，現(xiàn)有的探針卡制作エ藝根本無法實(shí)現(xiàn)所需探針卡的制作，從而導(dǎo)致大規(guī)模的同測不能進(jìn)行。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供ー種芯片襯墊的設(shè)計(jì)方法，它可以降低探針卡的制作和維護(hù)難度，提高探針卡的穩(wěn)定性，并有助于實(shí)現(xiàn)小尺寸芯片的大規(guī)模同測。為解決上述技術(shù)問題，本發(fā)明的芯片襯墊的設(shè)計(jì)方法，主要是在探針卡的出針方向上，盡量減少每個(gè)芯片所擺放的襯墊個(gè)數(shù)，而在與出針方向垂直的方向上排列的襯墊個(gè)數(shù)則可以不受限制。本發(fā)明的芯片襯墊的設(shè)計(jì)方法，在芯片版圖設(shè)計(jì)時(shí)考慮到了芯片的同測，盡可能地減少了探針卡出針方向上的pad放置個(gè)數(shù)，從而減少了測試所需探針的層數(shù)，與現(xiàn)有的 pad排列方式相比，本發(fā)明的pad排列方式能夠降低探針卡的制作和維護(hù)的難度及成本，提高探針卡的穩(wěn)定性，從而使小尺寸芯片的大規(guī)模同測成為可能。


圖1是現(xiàn)有的芯片襯墊排列方式示意圖；圖2是本發(fā)明實(shí)施例的芯片襯墊排列方式示意圖。
具體實(shí)施例方式為對本發(fā)明的技術(shù)內(nèi)容、特點(diǎn)與功效有更具體的了解，現(xiàn)結(jié)合附圖及實(shí)施例，對本發(fā)明詳述如下本發(fā)明的芯片襯墊的設(shè)計(jì)方法，要求在進(jìn)行芯片的版圖設(shè)計(jì)吋，首先確認(rèn)探針卡上的出針方向是否可以上下出針(Y方向)或者左右出針(X方向)，然后，在探針卡的出針方向上盡可能地減少pad的放置個(gè)數(shù)。在本發(fā)明ー實(shí)施例中，探針卡只能左右出針，因此，在X方向上要盡量減少pad的擺放個(gè)數(shù)。本實(shí)施例將同一芯片的所有pad從上到下排成了 1列(該列在芯片中所處的位置可以是任意的，即可以在芯片的中間，也可以在芯片的邊上)，如圖2所示，在X方向上，每個(gè)芯片只放置ー個(gè)pad，而在Y方向上，pad的排列個(gè)數(shù)則不受限制，可以按照通常的排列方式放置多個(gè)pad(圖2中為6個(gè))，上下相鄰兩個(gè)pad之間的距離也可以是通常排列方式下的距離，以給相鄰兩根探針的排布留下足夠的空間。此外，在相鄰pad之間的距離保持不變的前提下，pad的位置可以適當(dāng)?shù)刈笥乙苿?。采用上述單列式的排列方式后，探針卡在出針的X方向上，針對每個(gè)芯片就只需要出ー層探針即可，這樣，4個(gè)芯片只需要4層探針，與圖1的pad排列方式相比，明顯減少了探針的層數(shù)，從而不僅降低了探針卡在制作和使用維護(hù)上的難度，而且還可以提高探針卡的穩(wěn)定性和使用壽命，減少工程上因?yàn)樘结樋ǖ脑蚨鴰淼闹T多問題，使小尺寸芯片進(jìn)行高同測數(shù)的測試成為可能。
權(quán)利要求
1.ー種芯片襯墊的設(shè)計(jì)方法，其特征在于所述芯片在探針卡的出針方向上只擺放ー 個(gè)襯墊。
2.如權(quán)利要求1所述的芯片襯墊的設(shè)計(jì)方法，其特征在于所述芯片在與所述出針方向垂直的方向上排列的襯墊個(gè)數(shù)不受限制。
3.如權(quán)利要求2所述的芯片襯墊的設(shè)計(jì)方法，其特征在于在與所述出針方向垂直的方向上，相鄰兩個(gè)襯墊之間的距離相同并保持不變。
4.如權(quán)利要求3所述的芯片襯墊的設(shè)計(jì)方法，其特征在于所述襯墊能在所述出針方向上移動。
全文摘要
本發(fā)明公開了一種芯片襯墊的設(shè)計(jì)方法，主要是盡量減少每個(gè)芯片在探針卡的出針方向上擺放的pad的個(gè)數(shù)。該方法在芯片版圖設(shè)計(jì)時(shí)考慮了芯片的同測，盡量減少了探針卡出針方向上的pad放置個(gè)數(shù)，從而減少了芯片測試時(shí)所需探針的層數(shù)，降低了探針卡制作和維護(hù)的難度及成本，提高了探針卡的穩(wěn)定性，使小尺寸芯片的大規(guī)模同測成為可能。
文檔編號H01L23/00GK102593117SQ20111000758
公開日2012年7月18日 申請日期2011年1月14日 優(yōu)先權(quán)日2011年1月14日
發(fā)明者?？Ｖ? 辛吉升 申請人:上海華虹Nec電子有限公司