專利名稱：抗輻照eeprom存儲陣列隔離結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種抗輻照EEPROM存儲陣列的隔離結(jié)構(gòu)，屬于集成電路技術(shù)領(lǐng)域。
背景技術(shù)：
EEPROM存儲陣列作為非揮發(fā)存儲設(shè)備，大量用于航空與航天領(lǐng)域。但是由于空間 應(yīng)用環(huán)境的復(fù)雜性，存儲陣列常常會受到輻照的影響而使關(guān)鍵數(shù)據(jù)丟失或器件失效。如何 滿足空間應(yīng)用的需要，提高EEPROM的抗輻照性能，是多年來研究的熱點?，F(xiàn)有技術(shù)中由NMOS管形成的存儲單元之間不增加額外的隔離結(jié)構(gòu)，單元與單元 之間由工藝過程中的場氧進行隔離。如圖1所示，該EEPROM存儲單元制作在半導(dǎo)體襯底8 上，包括N型有源區(qū)2，柵氧化層3，柵4，左右兩個NMOS管之間為場氧1。在常規(guī)環(huán)境中，場 氧1中沒有導(dǎo)電溝道，不存在漏電流。在輻照環(huán)境中，在場氧1區(qū)會產(chǎn)生電離電子-空穴對； 由于陷阱的俘獲作用，在Si/Si02系統(tǒng)的S^2 —側(cè)堆積正電荷，形成界面態(tài)，有可能形成場 氧下反型的漏電溝道。場氧漏電溝道能延伸到鄰近的晶體管的N型有源區(qū)2，這將在相鄰的 NMOS管之間產(chǎn)生漏電流Id。所以標準EEPROM存儲單元陣列結(jié)構(gòu)不具備在輻照環(huán)境中應(yīng)用 的價值。

發(fā)明內(nèi)容
本發(fā)明目的在于解決上述問題，在現(xiàn)有的工藝基礎(chǔ)上，研究了輻照對EEPROM存儲 陣列的影響，提出了一種新的抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)，使EEPROM存儲陣列具有抗 輻照能力。按照本發(fā)明提供的技術(shù)方案，所述抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)包括制作在 半導(dǎo)體襯底上的EEPROM存儲單元，所述EEPROM存儲單元呈陣列排列，EEPROM存儲單元之 間通過場氧相隔離，在所述場氧下面增加場注，使得存儲陣列中的每個EEPROM存儲單元與 其上下左右四個EEPROM存儲單元通過所述場注隔開，所述場注與相鄰EEPROM存儲單元不 接觸。所述場注呈現(xiàn)網(wǎng)格狀結(jié)構(gòu)。由EEPROM存儲單元構(gòu)成的存儲陣列的字線選擇柵采用二鋁縱向走線，控制柵和 位線采用三鋁橫向走線。所述EEPROM存儲單元由NMOS管形成。所述場注是在場氧填充之前向半導(dǎo)體襯底表面注入硼，使得場注區(qū)存在大量的空 穴。本次發(fā)明的優(yōu)點是保證器件性能的條件下，在單元與單元之間使用場注隔離結(jié) 構(gòu)，以防止單元之間的漏電，在抗輻照加固的同時沒有影響到存儲單元陣列的存儲性能。


圖1為已有技術(shù)中EEPROM存儲陣列內(nèi)單元之間漏電原理圖。
圖2為本發(fā)明隔離結(jié)構(gòu)平面示意圖。圖3為本發(fā)明單元之間隔離原理剖面圖。圖4為本發(fā)明存儲陣列結(jié)構(gòu)平面示意圖。
具體實施例方式下面結(jié)合附圖和實施例對發(fā)明的技術(shù)方案進行詳細說明。本發(fā)明對EEPROM存儲 陣列設(shè)計方案如下。針對輻照效應(yīng)對EEPROM存儲陣列的影響是輻照會形成場氧下反型的漏電結(jié) 構(gòu)，場氧漏電溝道能延伸到鄰近的晶體管的有源區(qū)，使相鄰單元管之間的隔離失效，形成靜 態(tài)漏電流通道，導(dǎo)致器件失效。在設(shè)計EEPROM存儲陣列設(shè)計時，利用場注技術(shù)，對相鄰的 EEPROM單元進行隔離。隔離后相鄰單元之間不存在漏電流通路?？馆椪誆EPROM存儲單元外圍均為場氧1，根據(jù)場氧隔離的漏電原理，采用了如圖2 所示的結(jié)構(gòu)，在每個存儲單元外圍加入場注5形成一個場注環(huán)。該場注環(huán)有一定的寬度W， 此寬度W保證了一定的注入面積，使得輻照環(huán)境下場注5隔離有效；該場注環(huán)與相鄰單元的 N型有源區(qū)2保持一定的距離D，此距離D保證了 N型有源區(qū)2與襯底8之間的擊穿電壓不 會由于場注5的存在而降低。該結(jié)構(gòu)的工作原理如圖3所示，半導(dǎo)體襯底8上制作有場氧1，兩個相鄰的存儲單 元各自的N型有源區(qū)2，柵氧化層3，柵4，場注5。與圖1相比，單元與單元之間的場氧1下 面添加了場注5。場注5是在場氧1填充之前向半導(dǎo)體襯底8表面注入一定劑量的硼，使得 場注5區(qū)存在大量的空穴。由于界面態(tài)存在而產(chǎn)生電子漏電流時，會被場注5區(qū)的空穴所 復(fù)合，阻斷了電流的通路，因此不會在存儲單元與存儲單元之間產(chǎn)生漏電流。圖4是本發(fā)明采用場注隔離結(jié)構(gòu)的陣列示意圖。在該陣列結(jié)構(gòu)中，存儲單元的字 線選擇柵SGf 4由二鋁6縱向走線，位線BLf 4和控制柵CGf 4由三鋁7橫向走線；每一個 EEPROM存儲單元周圍都環(huán)繞著場注5，使其與上下左右四個存儲單元完全由場注5隔開。該 場注5呈網(wǎng)格狀結(jié)構(gòu)。本發(fā)明解決了由輻照所產(chǎn)生的總劑量效應(yīng)(TID)對EEPROM存儲陣列中相鄰存儲 單元之間場區(qū)漏電的影響，提高了 EEPROM器件存儲單元陣列的抗輻照能力，采用200 KRad (Si)以上抗輻照存儲單元組成的存儲陣列抗總劑量能力可達到200 KRad (Si)以上。
權(quán)利要求
1.抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)，包括制作在半導(dǎo)體襯底上的EEPROM存儲單 元，所述EEPROM存儲單元呈陣列排列，EEPROM存儲單元之間通過場氧相隔離，其特征在 于在所述場氧下面增加場注，使得存儲陣列中的每個EEPROM存儲單元與其上下左右四個 EEPROM存儲單元通過所述場注隔開，所述場注與相鄰EEPROM存儲單元不接觸。
2.如權(quán)利要求1所述抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)，其特征在于所述場注呈現(xiàn)網(wǎng)格 狀結(jié)構(gòu)。
3.如權(quán)利要求1所述抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)，其特征在于由EEPROM存儲單 元構(gòu)成的存儲陣列的字線選擇柵采用二鋁縱向走線，控制柵和位線采用三鋁橫向走線。
4.如權(quán)利要求1所述抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)，其特征在于所述EEPROM存儲 單元由NMOS管形成。
5.如權(quán)利要求1所述抗輻照EEPROM存儲陣列隔離結(jié)構(gòu)，其特征在于所述場注是在場氧 填充之前向半導(dǎo)體襯底表面注入硼，使得場注區(qū)存在大量的空穴。
全文摘要
本發(fā)明公布了一種抗輻照EEPROM存儲單元陣列隔離結(jié)構(gòu)，包括制作在半導(dǎo)體襯底上的EEPROM存儲單元，所述EEPROM存儲單元呈陣列排列，EEPROM存儲單元之間通過場氧相隔離，在所述場氧下面增加場注，使得存儲陣列中的每個EEPROM存儲單元與其上下左右四個EEPROM存儲單元通過所述場注隔開。該設(shè)計解決了由輻照所產(chǎn)生的總劑量效應(yīng)對EEPROM存儲陣列中相鄰存儲單元之間場區(qū)漏電的影響。本發(fā)明利用場注技術(shù)，對相鄰的EEPROM存儲單元進行隔離。該陣列設(shè)計抗總劑量能力達到200KRad(Si)以上，隔離后相鄰單元之間不存在漏電流通路。在抗輻照加固的同時，沒有影響到存儲單元陣列本身的存儲性能。
文檔編號H01L23/552GK102110692SQ20111002504
公開日2011年6月29日 申請日期2011年1月24日 優(yōu)先權(quán)日2011年1月24日
發(fā)明者封晴, 張艷飛, 李博, 王曉玲, 田海燕 申請人:中國電子科技集團公司第五十八研究所